KR101168391B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR101168391B1
KR101168391B1 KR1020100130006A KR20100130006A KR101168391B1 KR 101168391 B1 KR101168391 B1 KR 101168391B1 KR 1020100130006 A KR1020100130006 A KR 1020100130006A KR 20100130006 A KR20100130006 A KR 20100130006A KR 101168391 B1 KR101168391 B1 KR 101168391B1
Authority
KR
South Korea
Prior art keywords
insulating film
storage electrode
semiconductor device
axis direction
contact plug
Prior art date
Application number
KR1020100130006A
Other languages
English (en)
Other versions
KR20120068396A (ko
Inventor
최종찬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100130006A priority Critical patent/KR101168391B1/ko
Publication of KR20120068396A publication Critical patent/KR20120068396A/ko
Application granted granted Critical
Publication of KR101168391B1 publication Critical patent/KR101168391B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 반도체 소자는 본 발명의 반도체 소자는 X축 방향으로 연장되는 웨이브 타입의 절연막과, 상기 절연막 사이에 구비되는 섬타입의 저장전극 콘택플러그와, 상기 저장전극 콘택플러그의 일측 및 타측으로 연결되며 사선방향으로 배열되는 저장전극을 포함하여, 저장전극과 이와 이웃하는 저장전극 콘택플러그가 브릿지되는 문제를 해결하여 반도체 소자의 신뢰성을 향상시키는 효과를 제공한다.

Description

반도체 소자{Semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 보다 자세하게는 저장전극을 포함하는 반도체 소자에 관한 것이다.
반도체 소자들은 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 점점 더 고집적화될 필요가 있다. 반도체 소자의 집적도가 높아지면서 디자인 룰(design rule)이 감소하게 되어 반도체 소자의 패턴도 미세화되고 있다. 반도체 소자의 극미세화 및 고집적화가 진행됨에 따라 메모리 용량의 증가에 비례하여 전체적인 칩(chip) 면적은 증가되고 있지만 실제로 반도체 소자의 패턴이 형성되는 셀(cell) 영역의 면적은 감소되고 있다. 따라서, 원하는 메모리 용량을 확보하기 위해서는 한정된 셀 영역 내에 보다 많은 패턴이 형성되어야만 하므로, 패턴의 선폭(critical dimension)이 감소된 미세 패턴을 형성하여야 한다.
한편, 반도체 소자의 종류 중에서 디램(DRAM)은 캐패시터 및 트랜지스터로 구성된 단위 셀(unit cell)을 다수 포함하고 있다. 이 중 캐패시터는 데이터를 임시 저장하기 위해 사용되고, 트랜지스터는 환경에 따라 전기 전도도가 변화하는 반도체의 성질을 이용하여 제어 신호(워드 라인)에 대응하여 비트라인과 캐패시터 간 데이터를 전달하기 위해 사용된다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)의 세 영역으로 구성되어 있다. 게이트로 입력되는 제어 신호에 따라 소스와 드레인 간 전하의 이동이 일어난다. 소스와 드레인 간 전하의 이동은 채널(channel) 영역을 통해 이루어지는데 바로 이 채널이 반도체의 성질을 이용한 것이다.
반도체 기판에 통상적인 트랜지스터를 만드는 경우 반도체 기판에 게이트를 형성하고 게이트의 양 옆에 불순물을 도핑하여 소스와 드레인을 형성해 왔다. 이 경우 게이트 아래 소스와 드레인 사이가 트랜지스터의 채널 영역이 된다. 이러한 수평 채널 영역을 가지는 트랜지스터는 일정 면적의 반도체 기판을 차지하고 있다. 복잡한 반도체 기억 장치의 경우 내부에 포함된 다수의 트랜지스터로 인하여 전체 면적을 줄이는 데 어려움이 발생한다.
반도체 소자의 고집적화로 인하여 캐패시터가 차지하는 면적이 점차 감소함에 따라 캐패시터의 유효 표면적이 감소하여 캐패시터의 정전용량을 충분히 확보하지 못하는 문제가 발생하였다. 캐패시터에 대한 정전용량은 유전체막의 종류에 의해 결정되는 유전율이 큰 유전체막을 사용할수록, 전극의 유효 표면적을 증가시킬수록 커지므로 이를 이용한 캐패시터의 정전용량 확보 방법이 연구되고 있다.
현재 캐패시터의 정전용량을 확보하기 위하여 사용되는 방법은 저장전극을 3차원 형태의 콘케이브(Concave) 구조, 실린더(CYlinder) 구조로 변경하여 전극의 유효 표면적을 증가시키는 방법이다. 콘케이브 구조의 캐패시터는 층간절연막에 캐패시터의 전극이 형성될 홀을 만들고, 홀의 내부 표면에 캐패시터의 저장 전극을 형성시키고, 그 상부에 유전체막과 상부 전극을 적층하여 형성한다.
반도체 소자가 점점 더 고집적화되면서 콘케이브 구조의 캐패시터로도 제한된 셀 면적 내에서 셀당 요구되는 충분한 캐패시터 용량을 확보하기 힘들게 되었다. 따라서, 콘케이브 구조의 캐패시터보다 큰 표면적을 제공할 수 있는 실린더 구조의 캐패시터가 제안되었다.
도 1은 종래기술에 따른 반도체 소자의 레이아웃을 나타낸 평면도이고, 도 2는 도 1의 X-X'를 자른 단면도이다.
도 1에 도시된 바와 같이, 종래기술에 따른 반도체 소자는 반도체 기판(10)과, 반도체 기판(10) 상부에 구비되며 X축 방향과 수직한 Y축 방향으로 장축을 갖고 X축 방향으로 이격되어 배열되는 비트라인(12)과, Y축 방향과 수직하고 X축 방향으로 장축을 갖고 Y축 방향으로 이격되며 배열되는 절연막(14)과, 비트라인(12)과 이웃하는 절연막(14)의 사이를 매립하되, 비트라인(12)의 상부 연장선에 구비되는 층간절연막(16)과, 절연막(14) 및 층간절연막(16)에 의해 노출된 영역에 매립된 저장전극 콘택플러그(18)과, 저장전극 콘택플러그(18)의 일부와 상기 비트라인(12)의 상부 연장선상의 층간절연막(16)의 일부와 오버랩되도록 구비되는 저장전극(20)을 포함한다.
여기서, 저장전극(20)이 저장전극 콘택플러그(18)의 일부와 상기 비트라인(12)의 상부 연장선상의 층간절연막(16)의 일부와 오버랩되는 방향은 X축 방향인데, 이와 같은 형태로 구비하는 것은 서로 이웃하는 저장전극(20)의 오버랩마진을 향상시키기 위함이다. 보다 구체적인 것은 도 1의 'A' 부분의 단면도인 도 2를 참조하여 설명한다.
도 2에 도시된 바와 같이, 저장전극(20)은 저장전극 콘택플러그(18)의 일부와 상기 비트라인(12)의 상부 연장선상의 층간절연막(16)의 일부가 X축 방향으로 오버랩되도록 구비됨에 따라 'A'와 같이 저장전극(20)과 이웃하는 저장전극 콘택플러그(18) 즉, 저장전극(20) 하부에 연결되는 저장전극 콘택플러그(18)와 X축 방향으로 이웃하는 저장전극 콘택플러그와 브릿지되어 반도체 소자의 신뢰성이 저하되는 문제를 유발하는 한계가 있다.
본 발명은 반도체 소자의 고집적화로 인해 저장전극과 이와 이웃하는 저장전극 콘택플러그가 브릿지되어 반도체 소자의 신뢰성을 저하시키는 문제를 해결하고자 한다.
본 발명의 반도체 소자는 X축 방향으로 연장되는 웨이브 타입의 절연막과, 상기 절연막 사이에 구비되는 섬타입의 저장전극 콘택플러그와, 상기 저장전극 콘택플러그의 일측 및 타측으로 연결되며 사선방향으로 배열되는 저장전극을 포함하는 것을 특징으로 한다.
그리고, 상기 절연막 및 상기 저장전극 콘택플러그 사이에 구비되는 층간절연막을 더 포함하는 것을 특징으로 한다.
그리고, 상기 층간절연막 하부에 X축 방향으로 이격되고 Y축 방향으로 연장되며 배열되는 비트라인을 더 포함하는 것을 특징으로 한다.
그리고, 상기 절연막은 상기 비트라인 상부에 사선형태로 구비되는 제 1 절연막과, 상기 제 1 절연막의 일측과 연결되며 서로 이웃하는 상기 비트라인 사이의 영역에서 직선형태로 구비되는 제 2 절연막과, 상기 제 2 절연막의 일측과 연결되며 상기 비트라인의 상부에 사선형태로 구비되는 제 3 절연막과, 상기 제 3 절연막의 일측과 연결되며 서로 이웃하는 상기 비트라인 사이의 영역에서 직선형태로 구비되는 제 4 절연막이 X축 방향으로 반복되어 연장되는 것을 특징으로 한다.
그리고, 상기 제 1 절연막 및 상기 제 3 절연막은 Y축을 중심으로 대칭인 형태로 구비되는 것을 특징으로 한다.
그리고, 상기 저장전극은 X축 방향으로 장축을 갖는 직사각형 타입을 포함하는 것을 특징으로 한다.
그리고, 상기 저장전극은 타원형 타입(oval type)을 포함하는 것을 특징으로 한다.
본 발명은 반도체 소자의 레이아웃을 변경하여 저장전극과 이와 이웃하는 저장전극 콘택플러그가 브릿지되는 문제를 해결하여 반도체 소자의 신뢰성을 향상시키는 효과를 제공한다.
도 1은 종래 기술에 따른 반도체 소자의 레이아웃을 나타낸 평면도.
도 2는 도 1의 X-X'를 자른 단면도.
도 3은 본 발명에 따른 반도체 소자의 레이아웃을 나타낸 평면도.
도 4는 도 3의 X-X'를 자른 단면도.
이하에서는 본 발명의 실시예에 따라 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명에 따른 반도체 소자의 레이아웃을 나타내 평면도이다.
도 3에 도시된 바와 같이, 본 발명의 반도체 소자는 반도체 기판(100)과, 반도체 기판(100) 상부에 구비되며 Y축 방향으로 연장되고 X축 방향으로 이격되어 배열되는 비트라인(102)과, X축 방향으로 연장되며 웨이브 타입으로 Y축 방향으로 이격되어 배열되는 절연막(104)과, 비트라인(102)과 이웃하는 절연막(104)의 사이를 매립하되 비트라인(102)의 상부 연장선에 구비되는 층간절연막(106)과, 절연막(104) 및 층간절연막(106)에 의해 노출된 영역에 매립된 저장전극 콘택플러그(108)와, 저장전극 콘택플러그(108)의 일측 및 타측으로 연결되며 사선방향으로 배열되는 저장전극(110)을 포함하는 것이 바람직하다.
여기서, 비트라인(102)은 라인타입을 갖는 것이 바람직하고, 절연막(104)은 비트라인(102) 상부의 연장선 상에서 사선형태로 구비되는 절연막(104a)와, 절연막(104a)의 일측과 연결되며 서로 이웃하는 비트라인(102) 사이의 영역에서 직선형태로 구비되는 절연막(104b)와, 절연막(104b)의 일측과 연결되며 비트라인(102) 상부의 연장선 상에서 사선형태로 구비되는 절연막(104c)과, 절연막(104c)의 일측과 연결되며 서로 이웃하는 비트라인(102) 사이의 영역에서 직선형태로 구비되는 절연막(104d)를 포함하여 X축 방향으로 반복되어 연장되는 것이 바람직하다. 이때, 절연막(104a)과 절연막(104c)는 Y축을 중심으로 대칭인 형태를 갖는 것이 바람직하다.
저장전극 콘택플러그(108)는 절연막(104)과 층간절연막(106)에 의해 노출된 영역에 매립된 형태로 구비되기 때문에, 절연막(104)에 의해 사선방향으로 이격되어 배열되며 섬타입을 갖는 것이 바람직하다. 따라서, 저장전극 콘택플러그(108)는 X축 방향으로 일직선 상에 놓이는 것이 아닌 비트라인(102) 상부에 구비되는 층간절연막(106)과 웨이브 타입으로 연결된 형태로 배열되는 것이 바람직하다. 여기서 층간절연막(106)은 절연막(104)의 웨이브 형태에 따라 비트라인(102)의 상부에서 사선형태로 구비된다.
또한, 저장전극(110)은 저장전극 콘택플러그(108)의 일측 및 타측과 연결되기 때문에 저장전극 콘택플러그(108)가 절연막(104)에 의해 사선방향으로 이격되는 정도보다 더욱 사선방향으로 이격된다. 이는 서로 이웃하여 사선방향으로 배열되는 저장전극(110)이 Y축 방향으로 더욱 이격됨을 의미한다. 따라서, 저장전극(110)의 Y축 방향의 마진을 용이하게 확보할 수 있다. 이때, 저장전극(110)은 반드시 저장전극 콘택플러그(108) 상부에 구비되어야 하는 것은 아니고 Y축 방향의 마진을 더 확보하기 위해서는 상기 비트라인(102)의 상부 연장선상의 층간절연막(106)의 일부와 연결되어도 무관하다. 여기서, 저장전극(110)은 저장전극 콘택플러그(108)의 일측 상부와 연결되므로 X축으로 장축을 갖는 직사각형 타입 또는 타원형 타입(oval type)을 포함하는 것이 바람직하다.
도 4에 도시된 바와 같이, 동일 단면도에서 저장전극(110)은 각각의 저장전극 콘택플러그(108) 상부에 연결된 형태로 구비되지는 않는데, 이는 서로 이웃하고 있는 저장전극(110)은 Y축 방향으로 서로 이격되므로 동일 단면 상에 서로 이웃하는 두개의 저장전극(110)이 모두 나타나지 않고 그 중 하나의 저장전극(110)만이 나타나기 때문이다. 이처럼, 동일 단면도에서 저장전극(110)이 각각의 저장전극 콘택플러그(108) 상부에 연결된 형태로 구비되지는 않을 정도로 서로 이웃하고 있는 저장전극(110)이 Y축 방향으로 이격됨에 따라 저장전극(110)과, 이와 이웃한 저장전극 콘택플러그(108)가 브릿지되는 문제를 방지할 수 있다.
상술한 바와 같이, 본 발명은 서로 이웃하는 저장전극 콘택플러그(108)가 Y축 방향으로 이격되도록 구비하고, 저장전극 콘택플러그(108) 상부와 연결되되 Y축 방향으로 더 이격되도록 연결되도록 저장전극(110)을 구비시킴으로써, X축 방향으로 이격되는 저장전극(110)의 마진을 확보할 수 있다.
본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.

Claims (7)

  1. 반도체 기판 상부에 구비되며 X축 방향으로 이격되고 Y축 방향으로 연장되며 배열되는 비트라인;
    상기 비트라인 상부에 사선형태로 구비되는 제 1 절연막, 상기 제 1 절연막의 일측과 연결되며 서로 이웃하는 상기 비트라인 사이의 영역에서 직선형태로 구비되는 제 2 절연막, 상기 제 2 절연막의 일측과 연결되며 상기 비트라인의 상부에 사선형태로 구비되는 제 3 절연막, 상기 제 3 절연막의 일측과 연결되며 서로 이웃하는 상기 비트라인 사이의 영역에서 직선형태로 구비되는 제 4 절연막이 X축 방향으로 반복되어 연장되는 웨이브 타입의 절연막;
    상기 절연막 사이에 구비되는 섬타입의 저장전극 콘택플러그; 및
    상기 저장전극 콘택플러그의 일측 및 타측으로 연결되며 사선방향으로 배열되는 저장전극을 포함하는 것을 특징으로 것을 특징으로 하는 반도체 소자.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    청구항 1에 있어서,
    상기 절연막 및 상기 저장전극 콘택플러그 사이에 구비되는 층간절연막을 더 포함하는 것을 특징으로 하는 반도체 소자.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    청구항 2에 있어서,
    상기 비트라인은 상기 층간절연막 하부에 구비되는 것을 특징으로 하는 반도체 소자.
  4. 삭제
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    청구항 1에 있어서,
    상기 제 1 절연막 및 상기 제 3 절연막은 Y축을 중심으로 대칭인 형태로 구비되는 것을 특징으로 하는 반도체 소자.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    청구항 1에 있어서,
    상기 저장전극은
    X축 방향으로 장축을 갖는 직사각형 타입을 포함하는 것을 특징으로 하는 반도체 소자.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    청구항 1에 있어서,
    상기 저장전극은
    타원형 타입(oval type)을 포함하는 것을 특징으로 하는 반도체 소자.
KR1020100130006A 2010-12-17 2010-12-17 반도체 소자 KR101168391B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100130006A KR101168391B1 (ko) 2010-12-17 2010-12-17 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100130006A KR101168391B1 (ko) 2010-12-17 2010-12-17 반도체 소자

Publications (2)

Publication Number Publication Date
KR20120068396A KR20120068396A (ko) 2012-06-27
KR101168391B1 true KR101168391B1 (ko) 2012-07-25

Family

ID=46687089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130006A KR101168391B1 (ko) 2010-12-17 2010-12-17 반도체 소자

Country Status (1)

Country Link
KR (1) KR101168391B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287794A (ja) 2006-04-13 2007-11-01 Elpida Memory Inc 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287794A (ja) 2006-04-13 2007-11-01 Elpida Memory Inc 半導体記憶装置

Also Published As

Publication number Publication date
KR20120068396A (ko) 2012-06-27

Similar Documents

Publication Publication Date Title
KR101961322B1 (ko) 매립 채널 어레이를 갖는 반도체 소자
US20200176453A1 (en) Semiconductor structure with capacitor landing pad and method of make the same
CN108389860B (zh) 半导体装置
US8637990B2 (en) Semiconductor device and method for fabricating the same
US8492815B2 (en) Semiconductor memory
CN109698193B (zh) 一种半导体存储器的阵列结构
US8710570B2 (en) Semiconductor device having vertical channel
US8507994B2 (en) Semiconductor device
US8779487B2 (en) Semiconductor devices including storage node landing pads separated from bit line contact plugs
US10431587B2 (en) Semiconductor device for avoiding short circuit between adjacent storage nodes and manufacturing method thereof
KR100532424B1 (ko) 반도체 메모리 장치 및 그 제조방법
KR101168391B1 (ko) 반도체 소자
CN109830480B (zh) 动态随机存取存储器
KR101037501B1 (ko) 고집적 반도체 기억 장치
KR101177486B1 (ko) 반도체 소자 및 그 형성 방법
KR20010073289A (ko) 디램 소자
KR101139461B1 (ko) 반도체 소자 및 그 형성 방법
US9245946B2 (en) Semiconductor device and method of fabricating the same
KR101714004B1 (ko) 트랜치 형의 커패시터를 포함하는 반도체 장치
KR20070013072A (ko) 캐패시터들을 갖는 디램 소자 및 그의 제조방법
KR101067862B1 (ko) 반도체 기억 장치 및 그의 제조 방법
KR20060001489A (ko) 반도체 소자
KR101585212B1 (ko) 배선 구조물 및 셀 구조물, 그리고 이를 포함하는 반도체 장치
KR20080088918A (ko) 반도체 소자의 저장 캐패시터 및 그의 형성 방법
KR20110098517A (ko) 리저버 캐패시터를 구비하는 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee