KR100701381B1 - 자기 정렬 실리사이드를 이용한 소스 라인을 가지는플래쉬 메모리 및 그 형성 방법 - Google Patents

Abstract

본 발명은 플래쉬 메모리에 있어서의 소스 라인 형성 방법에 있어서, 셀의 집적도를 향상할 수 있도록 한다는 것으로, 이를 위하여 본 발명은, 플래쉬 메모리 소자에 있어서, 이온 주입 공정을 통해 정션으로써 소스 라인을 형성하는 종래 방식과는 달리, 자기 정렬 실리사이드를 이용하여 소스 라인을 형성하도록 함으로써, 공정이 단순해질 뿐 아니라, 플래쉬 메모리 소자에 있어서 소스 라인의 전기저항이 감소함에 따라서, 셀 집적도의 증가와 함께 동작 속도 및 특성도 역시 개선될 수 있는 것이다.

Description

자기 정렬 실리사이드를 이용한 소스 라인을 가지는 플래쉬 메모리 및 그 형성 방법 {FLASH MEMORY WITH SOURCE LINE OF SELF-ALIGNED SILICIDE AND METHOD FOR FORMING THE SAME}

도 1은 종래의 형성 방법에 따라 소스 라인을 형성한 플래쉬 메모리의 일부분을 확대한 사시도,

도 2는 종래의 형성 방법에 따라 소스 라인을 형성한 플래쉬 메모리의 일부분을 확대한 단면도,

도 3a 내지 3d는 본 발명의 바람직한 실시 예에 따라 소스 라인을 형성하는 과정을 도시한 공정 순서도.

<도면의 주요부분에 대한 부호의 설명>

300 : 기판 310 : 포토레지스트(photoresist)

320 : 트렌치(trench) 330 : 코발트 실리사이드(Co-silicide)

340 : 자기 정렬 실리사이드(self-aligned silicide)

본 발명은 플래쉬 메모리 및 플래쉬 메모리에 있어서의 소스 라인을 형성하는 방법에 관한 것으로, 더욱 상세하게는 자기 정렬 실리사이드를 이용한 소스 라인을 가지는 플래쉬 메모리 및 이러한 플래쉬 메모리에 있어서 자기 정렬 실리사이드(self-aligned silicide)를 이용하여 소스 라인을 형성하는 방법에 관한 것이다.

통상적으로, 플래쉬 메모리는 비휘발성 메모리로서, 기기 부품의 용도로부터 시작하여 최근에는 대용량 저장 용도로서 그 활용도가 증가함에 따라 칩의 집적도도 함께 증가하고 있으며, 다양한 제품에 응용되고 있다.

그런데, 플래쉬 메모리의 일반적인 구조는, 게이트 산화막인 터널 산화막(tunnel oxide), 터널 산화막과 ONO(oxide-nitride-oxide) 계층 사이에 위치하여 전하(전자)를 보유하는 플로팅 게이트(floating gate), 절연체 역할을 담당하는 절연막인 ONO 계층, 그리고 ONO 계층의 상부에 위치하며 플로팅 게이트에 바이어스를 가하는 컨트롤 게이트(control gate)를 포함하는 다층 구조를 포함하고, 플로팅 게이트 하부의 채널 영역을 사이에 두고 서로 이격된 소스/드레인 영역을 또한 포함한다.

위와 같은 셀(cell) 구조를 갖는 플래쉬 메모리 소자는 프로그래밍(programming)시 컨트롤 게이트에 워드 라인(word line), 드레인에 비트라인(bit line)을 통해 프로그래밍 전압을 인가한다. 그러면 드레인의 전자는 터널 산화막을 거쳐 플로팅 게이트 쪽으로 핫-캐리어 방식으로 주입되어 셀 트랜지스터의 프로그램이 수행된다. 반면에, 데이터를 소거(erase)할 때에는 소스에 소스 라인 (source line)을 통해 소거 전압을 인가한다. 그러면 플로팅 게이트에 주입되어 있던 전자는 다시 터널 산화막을 통해 채널 쪽으로 방출되고 셀 트랜지스터의 문턱 전압을 낮추어 소거가 수행된다.

이 때, 상기한 바와 같은 플래쉬 메모리의 소스 라인으로는 정션(junction)이 널리 활용되고 있고, 또한 소스 라인을 형성하는 종래의 방법으로는, 잘 알려진 바와 같이 이온 주입(ion implant)를 통해서 정션(junction)을 형성하는 방법이 널리 사용되고 있다.

종래의 형성 방법에 따라 형성된, 정션으로 이루어진 소스 라인을 가지는 플래쉬 메모리의 일부분을 확대한 사시도를 도 1에 나타내었다. 여기서, 도면 부호 100이 소스 라인에 해당하며, 도면 부호 120은 소스 콘택(source contact)이 형성되는 영역을 나타내고, 도면 부호 140은 게이트 라인(gate line), 도면 부호 160은 드레인 라인(drain line)을 각각 나타내고 있다. 또한, 상기 도 1의 플래쉬 메모리의 일부분을 측면에서 바라본 단면도를 도 2에 나타내었다. 여기서, 도면 부호 200이 소스 라인을 형성하고 있는 정션 임플란트(junction implant)에 해당하며, 도면 부호 220은 소스 콘택(source contact)을 지시하고 있다.

그런데, 이와 같이 정션(200)으로 형성된 소스 라인(100)은, 각 셀(cell) 당 약 300Å에 해당하는 높은 전기저항을 가지게 되므로 전류의 손실이 크고, 이에 따라서 약 16 개의 셀마다 한 개의 소스 콘택(220)을 형성해서 전류를 공급하고 있다. 이처럼, 전류의 손실이 클 뿐 아니라, 약 16 개의 셀마다 한 개의 소스 콘택(220)이 필요하기 때문에 레이아웃(layout) 상으로도 상당한 손실을 감수할 수밖에 없다.

이와 같이, 종래의 플래쉬 메모리 및 그 소스 라인을 형성하는 방법에 따르면, 높은 저항으로 인해 불필요한 전류의 손실이 커지고, 레이아웃에 있어서도 많은 소스 콘택이 필요하게 되어 상당한 손실을 피할 수 없게 되어, 결국 셀의 집적도 저하를 가져오는 문제가 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 자기 정렬 실리사이드(self-aligned silicide)를 이용한 소스 라인을 가지는 플래쉬 메모리와, 자기 정렬 실리사이드를 사용하여 소스 라인을 형성함으로써 셀의 집적도를 향상할 수 있도록 하는 소스 라인 형성 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 일 측면에 따른 본 발명은, 소스 라인을 포함하는 플래쉬 메모리로서, 상기 소스 라인은 자기 정렬 실리사이드(self-aligned silicide)로 형성된 것을 특징으로 하는 플래쉬 메모리를 제공한다.

상기 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 플래쉬 메모리에 있어서의 소스 라인을 형성하는 방법으로서, 포토레지스트를 이용하여 소스 라인을 위한 트렌치를 형성하는 식각 공정과, 필드 산화층을 제거하는 공정과, 코발트 실리사이드(Co-silicide)를 증착하는 증착 공정과, 포토레지스트를 제거하는 공정과, 자기 정렬 실리사이드를 형성하는 열처리 공정을 포함하는 소스 라인 형성 방법을 제공한다.

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.

이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예에 대하여 상세하게 설명한다.

본 발명의 핵심 기술요지는, 플래쉬 메모리 소자에 있어서, 이온 주입 공정을 통해 정션으로써 소스 라인을 형성하는 전술한 종래 방식과는 달리, 자기 정렬 실리사이드를 이용하여 소스 라인을 형성하는 것과, 그 결과로 형성된 자기 정렬 실리사이드를 이용한 소스 라인을 가지는 플래쉬 메모리를 제공하는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.

[실시 예 1]

이하에서 본 실시 예에 따른 자기 정렬 실리사이드를 이용한 소스 라인 형성 방법을 첨부 도면을 참조하여 보다 상세히 설명한다. 도 3a 내지 3d는 본 실시 예에 따른 소스 라인 형성 방법의 과정을 도시한 공정 순서도이다.

우선, 도 3a에 도시되어 있는 바와 같이, 소스 라인이 형성될 부분만을 개방하고 있는 패턴을 가지는 포토레지스트(photoresist; PR)(310)를 이용하여, 소스 라인이 형성될 부분에 해당하는 기판(300)의 일부를 식각함으로써, 트렌치(trench)(320)를 형성한다. 이 때, 도 3a에 도시된 구조에서는, 전체적인 공정 순서에 따라서, 플래쉬 메모리의 셀 구조를 형성하는 게이트 층이 기판 상에 존재하거나 또는 존재하지 않을 수 있으나, 그 존재 여부가 본 발명에 있어서 큰 영향을 미치지 않기 때문에, 이해를 돕기 위해서 도시하지 않았다.

상기 식각 공정을 수행한 이후에, 소스 라인을 형성하기 위한 전처리로서, 필드 산화층(field oxide), 즉 예컨대 STI(shallow trench isolation)를 제거하는 공정을 수행한다.

다음으로, 도 3b에 도시되어 있는 바와 같이 코발트 실리사이드(Co-silicide)(330)를 증착하는 공정을 수행한다. 이 때, 포토레지스트(310)는 아직까지 제거되지 않은 채로 잔존하고 있기 때문에, 트렌치(320)의 노출면과 함께 포토레지스트(310)의 상면 및 측면에도 코발트 실리사이드(330)가 증착된다.

이어서, 포토레지스트(310)를 제거하는 공정을 수행한다. 이 때, 포토레지스트(310)를 제거하면서, 동시에 포토레지스트(310)의 상면 및 측면에 증착되어 있던 코발트 실리사이드도 함께 제거되어, 결국 도 3c에 도시된 바와 같이 트렌치(330)의 노출면에만 코발트 실리사이드가 잔존하게 된다.

마지막으로, 도 3d에 도시된 바와 같이 증착되어 있는 코발트 실리사이드를 기반으로 하여, 열처리를 통해 자기 정렬 실리사이드(self-aligned silicide; salicide)(340)를 형성하는 공정을 수행한다.

이와 같은 방법으로 형성된 자기 정렬 실리사이드(340)는 종래의 방법에 따른 플래쉬 메모리 소자에서는 정션이 담당하고 있었던 소스 라인으로서 동작하여, 전류의 도전 수단으로 이용될 수 있다.

이 때, 자기 정렬 실리사이드로 소스 라인을 형성하면, 그 전기저항으로서 각 셀 당 약 5 내지 6 Ω에 해당하는 낮은 전기저항을 가지게 되므로, 전류의 손실 을 효과적으로 방지할 수 있게 되며, 이에 따라서 소스 콘택(source contact) 1 개가 담당할 수 있는 셀의 개수가 약 50~60 배 정도로 크게 증가할 수 있다. 다시 말해서, 동일한 개수의 셀을 처리하기 위해서 필요한 소스 콘택의 개수가 획기적으로 감소하고, 그 결과로서 셀의 집적도가 향상될 수 있게 된다.

상기한 바와 같은 소스 라인에 있어서의 전기 저항의 감소는 또한, 소자의 동작 속도 및 특성에 있어서도 상당한 개선 효과를 나타내게 된다.

이상 설명한 바와 같이 본 발명에 따르면, 플래쉬 메모리 소자에 있어서, 이온 주입 공정을 통해 정션으로써 소스 라인을 형성하는 전술한 종래 방식과는 달리, 자기 정렬 실리사이드를 이용하여 소스 라인을 형성하도록 하고, 이와 같은 방법으로 형성된 자기 정렬 실리사이드를 이용한 소스 라인을 가지는 플래쉬 메모리를 제공함으로써, 결과적으로 전술한 종래의 형성 방법에서 소스 라인 형성을 위해 사용되었던 이온 주입 공정이 불필요하게 되므로 공정이 단순해질 뿐 아니라, 플래쉬 메모리 소자에 있어서 소스 라인의 전기저항이 감소함에 따라서, 셀 집적도의 증가와 함께 동작 속도 및 특성도 역시 개선된다.

Claims (2)

1. 삭제
2. 플래쉬 메모리에 있어서 자기 정렬 실리사이드(self-aligned silicide)를 이용한 소스 라인을 형성하는 방법으로서,

   포토레지스트를 이용하여 소스 라인을 위한 트렌치를 형성하는 식각 공정과,

   필드 산화층을 제거하는 공정과,

   상기 포토레지스트와 상기 트렌치의 노출면에 코발트 실리사이드(Co-silicide)를 증착하는 증착 공정과,

   상기 포토레지스트를 제거하는 공정과,

   상기 트렌치의 노출면에 증착된 코발트 실리사이드를 기반으로 하여 자기 정렬 실리사이드를 형성하는 열처리 공정

   을 포함하는 소스 라인 형성 방법.

Images