KR100700914B1 - Bipolar Phototransistor and Fabrication Process Method Thereof - Google Patents

Bipolar Phototransistor and Fabrication Process Method Thereof Download PDF

Info

Publication number
KR100700914B1
KR100700914B1 KR1020060016536A KR20060016536A KR100700914B1 KR 100700914 B1 KR100700914 B1 KR 100700914B1 KR 1020060016536 A KR1020060016536 A KR 1020060016536A KR 20060016536 A KR20060016536 A KR 20060016536A KR 100700914 B1 KR100700914 B1 KR 100700914B1
Authority
KR
South Korea
Prior art keywords
emitter
base
layer
forming
impurities
Prior art date
Application number
KR1020060016536A
Other languages
Korean (ko)
Inventor
박종문
박건식
유성욱
윤용선
김상기
구진근
김보우
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060016536A priority Critical patent/KR100700914B1/en
Application granted granted Critical
Publication of KR100700914B1 publication Critical patent/KR100700914B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0232Optical elements or arrangements associated with the device
    • H01L31/02327Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236Superlattices; Multiple quantum well structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/11Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
    • H01L31/1105Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

A bipolar photo-transistor and its manufacturing method are provided to improve a photo conversion efficiency and to enhance a current gain by performing selectively an ion implantation using a lattice type base. An epitaxial layer(311) is formed on a silicon substrate(310). A lattice type base(330) is formed on the epitaxial layer. The lattice type base is selectively implanted with predetermined ions. An emitter(350) is formed on the base. An ARC(Anti-Reflective coating)(360) is deposited on the resultant structure. An emitter electrode(380) for contacting the emitter is formed on the ARC. A collector electrode is formed by depositing a metallic material onto a lower surface of the substrate.

Description

바이폴라 광트랜지스터 및 그 제조방법{Bipolar Phototransistor and Fabrication Process Method Thereof}Bipolar phototransistor and its manufacturing method {Bipolar Phototransistor and Fabrication Process Method Thereof}

도 1a는 종래 기술에 따른 바이폴라 광트랜지스터의 평면도이다.1A is a plan view of a bipolar phototransistor according to the prior art.

도 1b는 도 1a의 Ⅰ-Ⅰ'선에 따른 바이폴라 광트랜지스터의 단면도이다.FIG. 1B is a cross-sectional view of the bipolar phototransistor taken along line II ′ of FIG. 1A.

도 2a 내지 도 2f는 도 1a 및 도 1b의 바이폴라 광트랜지스터의 제작공정을 단계별로 나타낸 공정 순서도이다.2A to 2F are process flowcharts illustrating step-by-step manufacturing processes of the bipolar phototransistors of FIGS. 1A and 1B.

도 3a는 본 발명에 따른 바이폴라 광트랜지스터의 평면도이다.3A is a plan view of a bipolar phototransistor according to the present invention.

도 3b는 도 3a의 Ⅱ-Ⅱ'선에 따른 바이폴라 광트랜지스터의 단면도이다.3B is a cross-sectional view of the bipolar phototransistor taken along line II-II ′ of FIG. 3A.

도 4는 도 3b의 광트랜지스터의 제작공정을 단계별로 개시한 블럭도이다.4 is a block diagram illustrating a manufacturing process of the phototransistor of FIG. 3B step by step.

도 5a 내지 도 5f는 도 4의 단계별 공정도이다.5A through 5F are step by step process diagrams of FIG. 4.

* 도면의 주요부분에 대한 구체적인 설명 *Detailed description of the main parts of the drawings

100, 300: 광트랜지스터 110, 310: 기판100, 300: phototransistor 110, 310: substrate

111, 311: 에피층 130, 330: 베이스111, 311: epi layer 130, 330: base

331: 주입영역(clear) 332: 미주입영역(dark)331: injection region (clear) 332: non-infusion region (dark)

150, 350: 에미터 355: 차단층150, 350 emitter 355: barrier layer

160, 360: 반반사막 180, 380: 에미터 (금속)전극160, 360: anti-reflective film 180, 380: emitter (metal) electrode

본 발명은 바이폴라 광트랜지스터 및 그 제조 방법에 관한 것으로, 보다 구체적으로는, 전류 이득 향상 및 전류의 누설을 줄이는 등 소자의 특성을 향상시킬 수 있는 바이폴라 광트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to a bipolar phototransistor and a method for manufacturing the same, and more particularly, to a bipolar phototransistor and a method for manufacturing the same that can improve the characteristics of the device, such as to improve the current gain and reduce the leakage of current.

일반적으로 광트랜지스터는 외부에서 입력되는 광이 전류로 변환되어(광기전력효과) 증폭되는 특성으로 출력 전류를 얻을 수 있다. 광트랜지스터는 광이 입력되면 전류가 발생하는 소자 중 하나인 포토 다이오드(2극 소자)에 비해 응답속도는 떨어지지만, 3극 소자이기 때문에 입력된 광이 전류로 변환 증폭되어 출력으로 나타나기 때문에 감도가 좋아 빛 센서로 이용될 수 있다. 또한, 광트랜지스터 소자의 특성은 증폭률(전류이득), 누설전류, 응답속도, 항복전압 등에 있으며, 각 특성을 고려하여 응용분야에 적절하게 사용되도록 재료나 공정방법이 다양하게 존재하고 있다.In general, the phototransistor can obtain the output current with the characteristic that the light input from the outside is converted into current (photovoltaic effect) and amplified. The phototransistor has a slower response speed than photodiode (two-pole device), which is one of the devices that generate current when light is input, but because it is a three-pole device, the input light is converted into current and amplified and displayed as an output. It can be used as a light sensor. In addition, the characteristics of the phototransistor device include amplification factor (current gain), leakage current, response speed, breakdown voltage, and the like, and various materials and processing methods exist to be appropriately used in an application field in consideration of each characteristic.

이하, 첨부된 도면을 참조하려 종래 기술에 따른 광트랜지스터를 설명하면 다음과 같다.Hereinafter, an optical transistor according to the prior art will be described with reference to the accompanying drawings.

도 1a는 종래 기술에 따른 바이폴라 광트랜지스터의 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ'선에 따른 바이폴라 광트랜지스터의 단면도이다. FIG. 1A is a plan view of a bipolar phototransistor according to the prior art, and FIG. 1B is a cross-sectional view of the bipolar phototransistor taken along line II ′ of FIG. 1A.

도 1a 및 도 1b를 참조하면, 종래 바이폴라 광트랜지스터(100)는 기판(110), 기판(110)상에 형성되는 베이스(130), 에미터(150) 및 기판(110) 하부에 형성되는 콜렉터(170)를 포함한다. 또한, 광트랜지스터(100)는 에피층(111), 반반사막(160), 금속전극(180)을 더 포함한다.1A and 1B, a conventional bipolar phototransistor 100 includes a substrate 110, a base 130 formed on the substrate 110, an emitter 150, and a collector formed under the substrate 110. And 170. In addition, the phototransistor 100 further includes an epitaxial layer 111, a semireflective film 160, and a metal electrode 180.

도 2a 내지 도 2f는 도 1의 바이폴라 광트랜지스터의 제작공정을 단계별로 나타낸 공정 순서도이다.2A to 2F are process flowcharts illustrating step-by-step manufacturing processes of the bipolar phototransistor of FIG. 1.

도 2a를 참조하면, 도 1의 바이폴라 광트랜지스터(100)를 제조하기 위해서는, 우선, 기판(110)을 준비하고, 기판(110) 상에 에피층(111)을 형성한다. 이때. 기판(110)은 고농도 실리콘 기판을 이용하고, 에피층(111)은 상대적으로 농도가 낮은 것을 이용한다.Referring to FIG. 2A, to manufacture the bipolar phototransistor 100 of FIG. 1, first, a substrate 110 is prepared, and an epitaxial layer 111 is formed on the substrate 110. At this time. The substrate 110 uses a high concentration silicon substrate, and the epi layer 111 uses a relatively low concentration.

도 2b를 참조하면, 기판(110)상에 에피층(111)이 형성된 다음, 에피층(111) 상에 산화막(112)을 성장시킨다. 산화막(112)이 성장된 다음, 사진전사작업을 이용하여 감광막(미도시) 상에 베이스 형상을 정의한다. 베이스 형상이 정의되면, 식각공정을 통하여 산화막(112)에 베이스 형상을 재현시킨 후 베이스 형상에 베이스 불순물을 이온 주입한다. 베이스 형상에 베이스 불순물이 주입되면, 감광막을 제거한 다음 열처리 공정을 수행하여 베이스(130)를 형성한다. 이때, 열처리 공정 수행시 산화막(113)이 형성된다.Referring to FIG. 2B, an epitaxial layer 111 is formed on the substrate 110, and then an oxide film 112 is grown on the epitaxial layer 111. After the oxide film 112 is grown, a base shape is defined on a photoresist film (not shown) by using a photographic transfer operation. When the base shape is defined, the base shape is reproduced in the oxide film 112 through an etching process, and then base impurities are implanted into the base shape. When the base impurity is injected into the base shape, the photoresist layer is removed, and then the base 130 is formed by performing a heat treatment process. At this time, the oxide film 113 is formed when the heat treatment process is performed.

도 2c를 참조하면, 베이스(130)가 형성된 다음, 사진전사작업을 이용하여 감광막(미도시)상에 에미터 형상을 정의한다. 에미터 형상이 정의되면, 식각 공정을 통하여 산화막(113) 상에서 에미터 형상을 재현시킨 후 에미터 불순물을 이온 주입한다. 에미터 형상에 에미터 불순물이 주입되면, 감광막을 제거한 다음 열처리 공정을 수행하여 에미터(150)를 형성한다. 이때, 열처리 과정 수행시 기판(110) 상에는 산화막(114)이 형성된다.Referring to FIG. 2C, after the base 130 is formed, an emitter shape is defined on a photoresist film (not shown) by using a photographic transfer operation. When the emitter shape is defined, the emitter impurities are ion implanted after reproducing the emitter shape on the oxide film 113 through an etching process. When the emitter impurities are injected into the emitter shape, the photoresist film is removed and then a heat treatment process is performed to form the emitter 150. At this time, an oxide film 114 is formed on the substrate 110 during the heat treatment process.

도 2d를 참조하면, 에피층(111) 및 베이스(130)와 에미터(150) 상에 형성된 산화막(112, 114) 상에는 반반사막(160)이 형성된다.Referring to FIG. 2D, a semireflective film 160 is formed on the epitaxial layer 111 and the oxide films 112 and 114 formed on the base 130 and the emitter 150.

도 2e를 참조하면, 반반사막(160)상에 형성된 감광막(미도시) 상에 사진전사작업을 이용하여 에미터 접촉창을 정의한다. 에미터 접촉창(165)이 정의되면, 반반사막(160)과 산화막(114)을 식각하여 에미터 접촉창(165)을 형성한다. 그 다음, 금속막(미도시)을 증착한 후 사진전사작업을 통해 금속전극 형상을 감광막(미도시)상에 정의하고, 금속전극 형상에 따라 금속막을 식각하여 에미터 금속전극(180)을 형성한다.Referring to FIG. 2E, the emitter contact window is defined using a photo transfer operation on a photoresist film (not shown) formed on the antireflection film 160. When the emitter contact window 165 is defined, the semi-reflective film 160 and the oxide film 114 are etched to form the emitter contact window 165. Next, after depositing a metal film (not shown), the metal electrode shape is defined on the photoresist film (not shown) by photo transfer, and the metal film is etched according to the metal electrode shape to form the emitter metal electrode 180. do.

도 2f를 참조하면, 기판(110) 하면에 금속을 증착한 다음, 열처리공정을 수행하여 콜렉터(170)를 형성함으로써, 광트랜지스터(100)가 완성된다.Referring to FIG. 2F, the phototransistor 100 is completed by depositing a metal on the lower surface of the substrate 110 and then performing a heat treatment process to form the collector 170.

그러나 전술한 공정을 이용하여 제작된 종래 바이폴라 광트랜지스터에서는 광이 전류로 변환되는 효율이 베이스에 형성된 공핍층 영역에 영향을 받게 되며, 소자 동작시 웨이퍼 절단면에 공핍층이 형성됨으로 인해 누설전류가 발생할 수 있다. 또한, 에미터 형성 후에 잦은 열처리로 베이스 표면의 농도가 낮아져서 전류의 누설을 일으킬 수 있다는 단점이 있다.However, in the conventional bipolar phototransistor fabricated using the above-described process, the efficiency of converting light into current is affected by the depletion layer region formed on the base, and a leakage current is generated due to the depletion layer formed on the wafer cutting surface during device operation. Can be. In addition, since the concentration of the base surface is lowered by frequent heat treatment after the emitter is formed, there is a disadvantage that can cause leakage of current.

따라서, 본 발명은 전술한 문제점들을 해결하기 위해 고안된 발명으로, 본 발명의 목적은, 광이 전류로 변환되는 효율을 향상시켜 전류 이득을 향상시켜 소자 특성이 현저하게 개선된 바이폴라 광트랜지스터 및 그 제조방법을 제공하는 것이다.Accordingly, the present invention has been devised to solve the above problems, and an object of the present invention is to improve the efficiency of converting light into a current to improve a current gain, thereby improving bipolar phototransistors and their fabrication. To provide a way.

전술한 목적을 달성하기 위한, 본 발명의 일 측면에 따르면, 본 발명의 바이폴라 광트랜지스터의 제조방법은 실리콘 기판상에 상기 실리콘 기판의 농도보다 낮은 농도의 에피층을 형성하는 단계; 상기 에피층 상에 불순물이 주입된 격자 형태의 베이스를 형성하는 단계; 상기 베이스 상에 에미터를 형성하는 단계; 상기 에미터가 형성된 상기 실리콘 기판상에 반 반사막을 증착하는 단계; 상기 에미터와 접촉하도록 상기 반반사막 상에 에미터 전극을 형성하는 단계; 및 상기 실리콘 기판 하면에 금속을 증착하여 콜렉터 전극을 형성하는 단계를 포함한다. According to an aspect of the present invention, to achieve the above object, a method of manufacturing a bipolar phototransistor of the present invention comprises the steps of forming an epitaxial layer having a concentration lower than the concentration of the silicon substrate on a silicon substrate; Forming a base having a lattice shape in which impurities are implanted on the epitaxial layer; Forming an emitter on the base; Depositing a semi-reflective film on the silicon substrate on which the emitter is formed; Forming an emitter electrode on said antireflective film to contact said emitter; And forming a collector electrode by depositing a metal on a lower surface of the silicon substrate.

바람직하게, 상기 베이스를 형성하는 단계는 상기 베이스를 형성하기 위해 감광막 상에 격자형태의 베이스 형상을 정의하는 단계와, 상기 정의된 격자 형태 중 일부 영역에 상기 불순물을 이온 주입하는 단계와, 상기 불순물이 주입된 다음, 상기 감광막을 제거하는 단계와, 상기 감광막이 제거된 다음 열처리하는 단계를 포함한다. 상기 격자형태의 베이스는 불순물이 주입되는 주입영역과 불순물이 주입되지 않는 미주입영역을 포함한다. Preferably, the forming of the base may include defining a base shape having a lattice shape on the photoresist film to form the base, ion implanting the impurity into a portion of the defined lattice shape, and After the injection, the photoresist film is removed, and the photoresist film is removed and then thermally treated. The lattice-shaped base includes an injection region into which impurities are injected and an uninjection region into which impurities are not injected.

상기 반 반사막을 형성하기 전에, 상기 기판상에 형성된 상기 에피층의 가장자리를 따라 차단층을 형성하는 단계를 더 포함한다. 상기 차단층은 상기 에미터의 형성과 동시에 형성 가능하다.
상기 에미터를 형성하는 단계는 에미터 불순물을 이온 주입하는 단계와, 상기 이온 주입된 에미터를 열처리하는 단계를 포함한다. 상기 차단층에는 상기 에미터에 주입된 상기 에미터 불순물이 주입된다.
Before forming the semi-reflective film, further comprising forming a blocking layer along the edge of the epi layer formed on the substrate. The blocking layer can be formed simultaneously with the formation of the emitter.
Forming the emitter includes ion implanting emitter impurities and heat treating the ion implanted emitter. The emitter impurities injected into the emitter are injected into the blocking layer.

삭제delete

상기 에미터 전극을 형성하는 단계는 상기 에미터 상부에 베리어 금속층을 형성하는 단계와, 상기 베리어 금속층 상에 배선용 금속층을 형성하는 단계와, 상기 배선용 금속층과 상기 베리어 금속층을 식각하는 단계를 포함한다. 상기 식각 단계에서는 상기 배선용 금속층을 식각하는 플라즈마 식각 공정과, 상기 베리어 금속층을 식각하는 습식 식각 공정을 이용한다. The forming of the emitter electrode may include forming a barrier metal layer on the emitter, forming a wiring metal layer on the barrier metal layer, and etching the wiring metal layer and the barrier metal layer. In the etching step, a plasma etching process of etching the wiring metal layer and a wet etching process of etching the barrier metal layer are used.

상기 반반사막을 형성하기 전 또는 상기 차단층이 형성된 후에, 상기 베이스에 주입된 불순물과 동일한 불순물을 상기 실리콘 기판 전면에 이온 주입하는 단계를 더 포함한다. The method may further include ion implanting impurities on the entire surface of the silicon substrate before forming the anti-reflective film or after the blocking layer is formed.

삭제delete

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 실리콘 기판상에 형성되는 에피층; 상기 에피층 상에 형성되는 격자형태의 베이스; 상기 베이스 상에 형성되는 에미터; 상기 에피층 상에 상기 에피층의 가장자리 둘레 방향을 따라 형성된 차단층; 상기 에피층, 상기 차단층 및 상기 베이스 상에 형성되는 반반사막; 상기 에미터와 접촉되도록 상기 에미터 상에 형성되는 금속전극; 및 상기 실리콘 기판 하면에 형성되는 콜렉터를 포함한다.  According to another aspect of the present invention for achieving the above object, an epitaxial layer formed on a silicon substrate; A lattice-shaped base formed on the epi layer; An emitter formed on the base; A blocking layer formed on the epi layer along a circumferential direction of the edge of the epi layer; An antireflection film formed on the epi layer, the blocking layer, and the base; A metal electrode formed on the emitter to be in contact with the emitter; And a collector formed on the bottom surface of the silicon substrate.

바람직하게, 상기 격자형태의 베이스는 불순물이 주입된 주입영역과 불순물 이 주입되지 않는 미주입영역으로 이루어진다. Preferably, the lattice-shaped base includes an injection region into which impurities are injected and an uninjection region into which impurities are not injected.

이하에서는 첨부된 실시 예 도면을 참조하여 본 발명에 따른 실리콘 바이폴라 광트랜지스터를 더욱 구체적으로 설명한다.Hereinafter, a silicon bipolar phototransistor according to the present invention will be described in more detail with reference to the accompanying drawings.

도 3a는 본 발명에 따른 바이폴라 광트랜지스터의 평면도이고, 도 3b는 도 3a의 Ⅱ-Ⅱ'선에 따른 바이폴라 광트랜지스터의 단면도이다.3A is a plan view of a bipolar phototransistor according to the present invention, and FIG. 3B is a cross-sectional view of the bipolar phototransistor along line II-II 'of FIG. 3A.

도 3a 및 도 3b를 참조하면, 본 발명에 따른 바이폴라 광트랜지스터(300)는 기판(310), 에피층(311), 베이스(330), 에미터(350), 콜렉터(370)를 포함한다. 또한, 광트랜지스터(300)는 반반사막(360), 금속전극(380)을 더 포함한다.3A and 3B, the bipolar phototransistor 300 according to the present invention includes a substrate 310, an epi layer 311, a base 330, an emitter 350, and a collector 370. In addition, the phototransistor 300 further includes a semi-reflective film 360 and a metal electrode 380.

본 발명에 따른 바이폴라 광트랜지스터(300)의 베이스(330)는 격자구조 형태로 이루어진다. 도 3a에서 A영역을 확대한 확대도를 살펴보면, 본 발명에 따른 베이스(330) 구조는 베이스 불순물이 주입되는 주입영역(331)과 주입되지 않는 미주입영역(332)으로 나뉜다. 또한, 본 발명의 광트랜지스터(300)는 베이스(330)의 외곽영역을 둘러싸도록 형성된 차단층(355)을 더 포함한다.The base 330 of the bipolar phototransistor 300 according to the present invention has a lattice structure. Referring to an enlarged view of region A in FIG. 3A, the structure of the base 330 according to the present invention is divided into an injection region 331 into which base impurities are injected and a non-injection region 332 not injected. In addition, the phototransistor 300 of the present invention further includes a blocking layer 355 formed to surround the outer region of the base 330.

도 4는 도 3b의 광트랜지스터의 제작공정을 단계별로 개시한 블록도이고, 도 5a 내지 도 5f는 도 4의 단계별 공정도이다. 이하에서는 상기 도면들을 참조하여 본 발명에 따른 광트랜지스터의 제작공정을 구체적으로 설명한다.4 is a block diagram illustrating a manufacturing process of the phototransistor of FIG. 3B step by step, and FIGS. 5A to 5F are process steps of FIG. 4. Hereinafter, a manufacturing process of an optical transistor according to the present invention will be described in detail with reference to the drawings.

우선, 도 5a 및 도 4를 참조하면, 본 발명에 따른 광트랜지스터(300)를 제조하기 위해서는, 우선, 기판(310)을 준비한다(S401). 기판(310)이 준비되면, 기판(310) 상에 에피층(311)을 형성한다(S402). 기판(310)을 준비할 때는 광트랜지스터(300)에 적용될 광의 파장과 사용용도를 고려하여 선별하여 준비하는 것이 바람직하며, 특히, 에피층(311)의 농도 및 두께 조정은 광트랜지스터(300) 제작에 중요한 요소로 작용한다. 본 실시 예에서는 470nm정도의 광파장을 사용하는 것을 기준으로 설명한다. 따라서, 본 실시 예에서는 고성능 소자의 제작을 위해 일반적으로 알려진 고농도(n+; <1 Ohm/cm)의 실리콘 기판(310)상에 저농도(n-; 10~20 Ohm/cm)의 에피층(311)을 10 ~ 20㎛ 두께로 형성한다.First, referring to FIGS. 5A and 4, in order to manufacture the phototransistor 300 according to the present invention, first, a substrate 310 is prepared (S401). When the substrate 310 is prepared, the epi layer 311 is formed on the substrate 310 (S402). When preparing the substrate 310, it is preferable to prepare by considering the wavelength and the use of light to be applied to the phototransistor 300, in particular, the concentration and thickness adjustment of the epitaxial layer 311 is made of the phototransistor 300 It is an important factor in In the present embodiment, description will be made based on the use of an optical wavelength of about 470 nm. Therefore, in the present embodiment, a low concentration (n−; 10 to 20 Ohm / cm) epitaxial layer 311 on a high concentration (n +; <1 Ohm / cm) silicon substrate 310 generally known for fabricating a high performance device. ) Is formed to a thickness of 10 ~ 20㎛.

다음, 도 5b를 참조하면, 상기 에피층(311)상에는 산화막(312)이 형성된다(S403). 상기 산화막(312)은 180 ~ 220 nm 범위로 성장시키며, 본 실시 예에서는 200nm 정도의 두께로 성장시킨다. 산화막(312)이 성장된 다음, 산화막(312)에 감광막(미도시)을 형성하여 베이스 형상을 정의하는 사진전사작업을 수행한다(S404). 단계(S404)에서 베이스 형상은 격자 형태로 정의하며, 격자 형태는 불순물이 주입되는 주입영역(clear 폭, 도 3a 참조)(331)과 불순물이 주입되지 않는 미주입영역(dark 폭,도 3a 참조)(332)으로 구분할 수 있으며, 격자 형태에 따라 전류이득이 달라지므로, 본 실시 예에서는 clear 폭을 10㎛, dark 폭을 2㎛으로 정의한다. 베이스 형상이 정의되면, 식각공정을 통해 산화막(312)에 베이스 형상을 형성하고(S405), 형성된 베이스 형상에 불순물을 이온 주입한 다음, 감광막을 제거하고, 그 다음 열처리를 수행함으로써 원하는 베이스(330)를 완성한다(S406). 단계(S406)의 열처리 과정에서 산화막(313)이 형성된다. Next, referring to FIG. 5B, an oxide film 312 is formed on the epitaxial layer 311 (S403). The oxide layer 312 is grown in a range of 180 to 220 nm, and in this embodiment, is grown to a thickness of about 200 nm. After the oxide film 312 is grown, a photosensitive film (not shown) is formed on the oxide film 312 to perform a photo transfer operation defining a base shape (S404). In step S404, the base shape is defined as a lattice shape, and the lattice shape is an injection region (clear width, see FIG. 3A) 331 into which impurities are injected and a non-implantation region (dark width, see FIG. 3A) into which impurities are not injected. ), And the current gain varies depending on the lattice shape. In the present embodiment, the clear width is defined as 10 μm, and the dark width is defined as 2 μm. Once the base shape is defined, a base shape is formed in the oxide film 312 through an etching process (S405), an ion is implanted into the formed base shape, then the photoresist film is removed, and then a desired heat treatment is performed by performing a heat treatment. ) To complete (S406). An oxide film 313 is formed in the heat treatment process of step S406.

도 5c를 참조하면, 베이스(330)가 형성된 다음, 산화막(312)에 감광막을 형성하여 에미터 형상과 차단층 형상을 정의하는 사진전사작업을 수행한다(S407). 그 다음 식각공정을 통해 에미터와 차단층을 형성한 다음(S408), 불순물을 이온 주입한 후 감광막을 제거하고, 열처리를 수행하여, 에미터(350)와 차단층(355)을 완성한다(S409). (S409)의 열처리 과정을 수행하면, 산화막(314)이 형성된다. 본 실시 예에서는 차단층(355)이 소자의 둘레방향을 따라 에피층(311) 가장자리에 형성됨으로써, 소자 동작시 웨이퍼 절단면에 공핍층이 생성되는 영역을 최소화할 수 있다. 한편, 본 실시 예에서는 에미터(350)와 차단층(355)을 동시에 형성하는 것이 개시되어 있으나, 에미터(350)와 차단층(355)을 개별적으로 형성할 수 있다. Referring to FIG. 5C, after the base 330 is formed, a photosensitive film is formed on the oxide film 312 to perform a photo transfer operation of defining an emitter shape and a blocking layer shape (S407). Next, after forming the emitter and the blocking layer through an etching process (S408), after implanting impurities, the photoresist is removed and heat treatment is performed to complete the emitter 350 and the blocking layer 355 ( S409). When the heat treatment is performed (S409), an oxide film 314 is formed. In this embodiment, since the blocking layer 355 is formed at the edge of the epi layer 311 along the circumferential direction of the device, it is possible to minimize the area where the depletion layer is formed on the wafer cut surface during the device operation. Meanwhile, in the present embodiment, the emitter 350 and the blocking layer 355 are simultaneously formed, but the emitter 350 and the blocking layer 355 may be formed separately.

도 5d를 참조하면, 베이스(330)와 에미터(350)가 형성된 다음, (S406) 단계에서 주입된 베이스 불순물(↓)을 기판(310) 전면에 주입한다(S410). (S410) 단계를 수행함으로써, 전단계에서 수행된 열처리 공정으로 낮아질 수 있는 베이스(330) 표면의 불순물 농도를 높일 수 있다. Referring to FIG. 5D, after the base 330 and the emitter 350 are formed, the base impurity ↓ injected in the step S406 is injected into the entire surface of the substrate 310 (S410). By performing the step (S410), it is possible to increase the impurity concentration of the surface of the base 330 that can be lowered by the heat treatment process performed in the previous step.

도 5e를 참조하면, 베이스(330)와 에미터(355)가 형성된 기판(310)상에 반반사막(360)을 형성한다(S411). 반반사막(360)의 두께는 입사광의 반사를 최소화하기 위해 반반사막의 굴절률을 고려하여 결정하며, 본 실시 예에서는 반반사막(360)을 질화막으로 형성한다. 입사광의 파장이 470 ㎚인 경우, 질화막으로 형성된 반반사막(360)의 두께는 대략 50~70㎚ 정도로 형성한다. 그 다음, 반반사막(360) 상에는 사진전사작업을 통해 감광막 상에 에미터 접촉창(351)을 정의하고, 반반사막(360) 및 산화막(314)을 식각함으로써 에미터 접촉창(351)이 형성된다. 그 다음, 금속막, 즉, 베리어 금속층(380a, 예: TiW 200 ㎚)과 배선용 금속층(380b, 예: Al 900㎚)을 증착한 후 사진전사작업을 통하여 금속전극 형상을 감광막에 정의한 다음 식각한다(S412). 식각공정은 플라즈마 금속식각 과정을 수행하여 배선용 금속층(380a, Al)을 식각하며, 이때, 반반사막(360)이 손상되는 것을 방지하기 위해 베리어 금속층(380b, TiW)을 식각 멈춤층으로 활용한다. 그 다음, 40℃ 정도로 가열한 H2O2 용액에서 습식 식각하는 공정을 이용하여 베리어 금속층(Tiw)을 식각한 다음, 열처리함으로써 에미터(금속)전극(380)이 형성된다.Referring to FIG. 5E, a semireflective film 360 is formed on the substrate 310 on which the base 330 and the emitter 355 are formed (S411). The thickness of the semi-reflective film 360 is determined in consideration of the refractive index of the semi-reflective film in order to minimize the reflection of incident light. In the present embodiment, the semi-reflective film 360 is formed of a nitride film. When the wavelength of the incident light is 470 nm, the thickness of the semireflective film 360 formed of the nitride film is approximately 50 to 70 nm. Next, the emitter contact window 351 is formed by defining the emitter contact window 351 on the photoresist film on the semi-reflective film 360 through phototransfer operation, and etching the semi-reflective film 360 and the oxide film 314. do. Next, after depositing a metal film, that is, a barrier metal layer 380a (for example, TiW 200 nm) and a wiring metal layer (380b, for example, Al 900 nm), the shape of the metal electrode is defined and then etched through photo transfer. (S412). In the etching process, the wiring metal layers 380a and Al are etched by performing a plasma metal etching process. In this case, the barrier metal layers 380b and TiW are used as etch stop layers to prevent the antireflective film 360 from being damaged. Next, the barrier metal layer Tiw is etched using a wet etching process in a H 2 O 2 solution heated to about 40 ° C., and then the emitter (metal) electrode 380 is formed by heat treatment.

그 다음, 도 5f를 참조하면, 기판(310) 하부영역을 소정의 두께로 깎아낸 후 기판(310) 하면에 금속(예, Au)을 증착하여 콜렉터(전극)(370)을 형성한다. 전술한 (S401 ~ S413) 단계를 통해, 본 발명에서 제안하고 있는 바이폴라 트랜지스터를 제조할 수 있다. Next, referring to FIG. 5F, a lower region of the substrate 310 is cut to a predetermined thickness, and then a collector (electrode) 370 is formed by depositing a metal (eg, Au) on the lower surface of the substrate 310. Through the above-described steps (S401 to S413), it is possible to manufacture a bipolar transistor proposed in the present invention.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상적인 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will appreciate that various embodiments are possible within the scope of the technical idea of the present invention.

이상, 전술에 따르면, 본 발명에서는 베이스를 격자형태로 제조함으로써, 선택적으로 정의된 영역에만 불순물을 주입함으로써, 소자 동작시 공핍 영역이 확대 되어 광변환 효율이 향상되므로 전류 이득을 향상시킬 수 있다. As described above, according to the above, in the present invention, by manufacturing the base in the form of a lattice, injecting impurities only into a region defined selectively, the depletion region is enlarged during the operation of the device to improve the light conversion efficiency, thereby improving the current gain.

또한, 소자의 가장자리에 차단층을 형성하고, 불순물을 주입함으로써 소자 동작시 웨이퍼 절단면에 공핍층이 생성되는 영역을 최소화하여 누설 전류를 감소시킬 수 있다. In addition, by forming a blocking layer on the edge of the device and injecting impurities, the leakage current can be reduced by minimizing the region where the depletion layer is formed on the wafer cutting surface during the device operation.

Claims (12)

바이폴라 광트랜지스터의 제조방법에 있어서,In the manufacturing method of a bipolar phototransistor, 실리콘 기판상에 상기 실리콘 기판의 농도보다 낮은 농도의 에피층을 형성하는 단계;Forming an epitaxial layer having a concentration lower than that of the silicon substrate on the silicon substrate; 상기 에피층 상에 불순물이 주입된 격자 형태의 베이스를 형성하는 단계;Forming a base having a lattice shape in which impurities are implanted on the epitaxial layer; 상기 베이스 상에 에미터를 형성하는 단계;Forming an emitter on the base; 상기 에미터가 형성된 상기 실리콘 기판상에 반 반사막을 증착하는 단계;Depositing a semi-reflective film on the silicon substrate on which the emitter is formed; 상기 에미터와 접촉하도록 상기 반반사막 상에 에미터 전극을 형성하는 단계; 및Forming an emitter electrode on said antireflective film to contact said emitter; And 상기 실리콘 기판 하면에 금속을 증착하여 콜렉터 전극을 형성하는 단계Depositing a metal on the bottom surface of the silicon substrate to form a collector electrode 를 포함하는 바이폴라 광트랜지스터의 제조방법.Method of manufacturing a bipolar phototransistor comprising a. 제1항에 있어서, The method of claim 1, 상기 베이스를 형성하는 단계는 Forming the base 상기 베이스를 형성하기 위해 감광막 상에 격자형태의 베이스 형상을 정의하는 단계와, Defining a grating-shaped base shape on the photosensitive film to form the base, 상기 정의된 격자 형태 중 일부 영역에 상기 불순물을 이온 주입하는 단계와, Ion implanting the impurity into a portion of the defined lattice shape; 상기 불순물이 주입된 다음, 상기 감광막을 제거하는 단계와, Removing the photoresist after the impurity is implanted; 상기 감광막이 제거된 다음 열처리하는 단계Heat treatment after the photoresist film is removed 를 포함하는 바이폴라 광트랜지스터의 제조방법.Method of manufacturing a bipolar phototransistor comprising a. 제2항에 있어서,The method of claim 2, 상기 격자형태의 베이스는 불순물이 주입되는 주입영역과 불순물이 주입되지 않는 미주입영역을 포함하는 바이폴라 광트랜지스터의 제조방법. The lattice-shaped base includes a bipolar phototransistor manufacturing method including an injection region into which impurities are injected and an uninjection region into which impurities are not injected. 제3항에 있어서,The method of claim 3, 상기 반 반사막을 형성하기 전에, 상기 기판상에 형성된 상기 에피층의 가장자리를 따라 차단층을 형성하는 단계를 더 포함하는 바이폴라 광트랜지스터의 제조방법.And forming a blocking layer along an edge of the epi layer formed on the substrate before forming the semi-reflective film. 제4항에 있어서,The method of claim 4, wherein 상기 차단층은 상기 에미터의 형성과 동시에 형성 가능한 바이폴라 광트랜지스터의 제조방법.The blocking layer may be formed simultaneously with the formation of the emitter bipolar phototransistor manufacturing method. 제1항 또는 제4항에 있어서,The method according to claim 1 or 4, 상기 에미터를 형성하는 단계는 Forming the emitter 에미터 불순물을 이온 주입하는 단계와, 상기 이온 주입된 상기 에미터를 열처리하는 단계를 포함하는 바이폴라 광트랜지스터의 제조방법. A method of manufacturing a bipolar phototransistor comprising ion implantation of emitter impurities, and heat treatment of the ion implanted emitter. 제6항에 있어서, The method of claim 6, 상기 차단층에는 상기 에미터에 주입된 상기 에미터 불순물이 주입되는 바이폴라 광트랜지스터의 제조방법. And a method of manufacturing a bipolar phototransistor in which the emitter impurities injected into the emitter are injected into the blocking layer. 제1항에 있어서,The method of claim 1, 상기 에미터 전극을 형성하는 단계는 Forming the emitter electrode 상기 에미터 상부에 베리어 금속층을 형성하는 단계와, Forming a barrier metal layer on the emitter; 상기 베리어 금속층 상에 배선용 금속층을 형성하는 단계와, Forming a wiring metal layer on the barrier metal layer; 상기 배선용 금속층과 상기 베리어 금속층을 식각하는 단계Etching the wiring metal layer and the barrier metal layer 를 포함하는 바이폴라 광트랜지스터의 제조방법. Method of manufacturing a bipolar phototransistor comprising a. 제8항에 있어서, The method of claim 8, 상기 식각 단계에서는 상기 배선용 금속층을 식각하는 플라즈마 식각 공정과, 상기 베리어 금속층을 식각하는 습식 식각공정을 이용하는 바이폴라 광트랜지스터의 제조방법. In the etching step, a plasma etching process for etching the wiring metal layer and a wet etching process for etching the barrier metal layer. 제1항 또는 제4항에 있어서, The method according to claim 1 or 4, 상기 반반사막을 형성하기 전 또는 상기 차단층이 형성된 후에, 상기 실리콘 기판상에 상기 베이스에 주입된 불순물과 동일한 불순물을 이온 주입하는 단계를 더 포함하는 바이폴라 광트랜지스터의 제조방법. And ion implanting the same impurity as the impurity implanted into the base onto the silicon substrate before the antireflection film is formed or after the blocking layer is formed. 실리콘 기판상에 형성되는 에피층;An epitaxial layer formed on the silicon substrate; 상기 에피층 상에 형성되는 격자형태의 베이스;A lattice-shaped base formed on the epi layer; 상기 베이스 상에 형성되는 에미터;An emitter formed on the base; 상기 에피층 상에 상기 에피층의 가장자리 둘레 방향을 따라 형성된 차단층;A blocking layer formed on the epi layer along a circumferential direction of the edge of the epi layer; 상기 에피층, 상기 차단층 및 상기 베이스 상에 형성되는 반반사막;An antireflection film formed on the epi layer, the blocking layer, and the base; 상기 에미터와 접촉되도록 상기 에미터 상에 형성되는 금속전극; 및A metal electrode formed on the emitter to be in contact with the emitter; And 상기 실리콘 기판 하면에 형성되는 콜렉터Collector formed on the lower surface of the silicon substrate 를 포함하는 바이폴라 광트랜지스터. Bipolar phototransistor comprising a. 제11항에 있어서,The method of claim 11, 상기 격자형태의 베이스는 불순물이 주입된 주입영역과 불순물이 주입되지 않는 미주입영역을 포함하는 바이폴라 광트랜지스터.The lattice-shaped base includes a bipolar phototransistor including an injection region into which impurities are injected and an uninjection region into which impurities are not injected.
KR1020060016536A 2006-02-21 2006-02-21 Bipolar Phototransistor and Fabrication Process Method Thereof KR100700914B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060016536A KR100700914B1 (en) 2006-02-21 2006-02-21 Bipolar Phototransistor and Fabrication Process Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016536A KR100700914B1 (en) 2006-02-21 2006-02-21 Bipolar Phototransistor and Fabrication Process Method Thereof

Publications (1)

Publication Number Publication Date
KR100700914B1 true KR100700914B1 (en) 2007-03-28

Family

ID=41564999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016536A KR100700914B1 (en) 2006-02-21 2006-02-21 Bipolar Phototransistor and Fabrication Process Method Thereof

Country Status (1)

Country Link
KR (1) KR100700914B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101832243B1 (en) * 2016-03-24 2018-02-27 주식회사 피앤엘세미 Photo transistor and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62211953A (en) 1986-03-12 1987-09-17 Nec Corp Bipolar transistor
JPH01106474A (en) * 1987-10-20 1989-04-24 New Japan Radio Co Ltd Manufacture of photo transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62211953A (en) 1986-03-12 1987-09-17 Nec Corp Bipolar transistor
JPH01106474A (en) * 1987-10-20 1989-04-24 New Japan Radio Co Ltd Manufacture of photo transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101832243B1 (en) * 2016-03-24 2018-02-27 주식회사 피앤엘세미 Photo transistor and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JPH02159775A (en) Semiconductor photodetector and manufacture thereof
JPH03293780A (en) Semiconductor photodetector
KR100700914B1 (en) Bipolar Phototransistor and Fabrication Process Method Thereof
TW202209442A (en) Silicon carbide MOSFET device and manufacturing method thereof
JP5061407B2 (en) Semiconductor device and manufacturing method thereof
US10686093B2 (en) Semiconductor light receiving element including si avalanche multiplication part and compound semiconductor light receiving layer
JP2011522415A (en) Method of electronically pinning the back side of a back-illuminated imaging device fabricated on a UTSOI wafer
JP6058881B2 (en) Photodiode, manufacturing method thereof and photosensor including the same
JPH03101169A (en) Method of making semiconductor device
CN111128725B (en) IGBT device manufacturing method
KR20220028199A (en) Structure and Fabrication Method of Photodiode with High Performance at UV-IR Regime
KR100934216B1 (en) Short wavelength bipolar phototransistor and its manufacturing method
KR20040032026A (en) Avalanche Photodiode and Method for Fabricating the Same
CN116666485B (en) Near infrared detector and preparation method thereof
JP4401036B2 (en) Photodiode manufacturing method
KR101415599B1 (en) Method for Fabricating PN Junction Diode
JPH0391969A (en) Semiconductor photodetector
JPH0391967A (en) Manufacture of photodiode
JPS632387A (en) Photodetector
KR20230124289A (en) Broadband photodiode and manufacturing method thereof
KR100278787B1 (en) Silicon Carbide Schotty Barrier Diode Device And Fabrication Methods Thereof
KR101348400B1 (en) Gate-Oxide Manufacturing Method of Semiconductor Device
KR20200056629A (en) Photodetector comprising polysilicon layer having enhanced responsivity and preparation method thereof
KR20230112262A (en) Broadband photodiode using highly doped epitaxial layer and manufacturing method the same
KR880000669B1 (en) High frequency power device manufacturing process by partial silicon growth

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee