KR100278787B1 - Silicon Carbide Schotty Barrier Diode Device And Fabrication Methods Thereof - Google Patents
Silicon Carbide Schotty Barrier Diode Device And Fabrication Methods Thereof Download PDFInfo
- Publication number
- KR100278787B1 KR100278787B1 KR1019990001718A KR19990001718A KR100278787B1 KR 100278787 B1 KR100278787 B1 KR 100278787B1 KR 1019990001718 A KR1019990001718 A KR 1019990001718A KR 19990001718 A KR19990001718 A KR 19990001718A KR 100278787 B1 KR100278787 B1 KR 100278787B1
- Authority
- KR
- South Korea
- Prior art keywords
- type epitaxial
- epitaxial layer
- silicon carbide
- type
- layer
- Prior art date
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 45
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 16
- 230000004888 barrier function Effects 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- 239000010703 silicon Substances 0.000 abstract description 16
- 238000011084 recovery Methods 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 실리콘 카바이드(SiC) 쇼트키 바리어 다이오드(SBD)의 역방향 회복시간을 향상시킬 수 있도록 하는 실리콘 카바이드(SiC) 쇼트키 바리어 다이오드(SBD) 소자 및 그 제조방법에 관한 것이다.A silicon carbide (SiC) Schottky barrier diode (SBD) device for improving the reverse recovery time of a silicon carbide (SiC) Schottky barrier diode (SBD) of the present invention and a method of manufacturing the same.
본 발명의 실리콘 카바이드 쇼트키 바리어 다이오드 소자는 실리콘 카바이드 기판 위에 형성된 N형 엑피택셜층과, N형 엑피택셜층 위에 형성된 금속층과, 금속층과 N형 엑피택셜층의 접합 에지부에 형성되며 P형 엑피택셜층과 그 위에 형성된 N형 소오스층으로 이루어진 더블 가아드 수단을 구비하는 것을 특징을 한다.The silicon carbide Schottky barrier diode device of the present invention is formed on the junction edge of an N-type epitaxial layer formed on a silicon carbide substrate, a metal layer formed on an N-type epitaxial layer, and a metal layer and an N-type epitaxial layer. And a double guard means consisting of a physical layer and an N-type source layer formed thereon.
본 발명에 의하면, P형 엑피택셜층을 이용하여 실리콘 카바이드-금속의 접합 에지부에 더블 가아드 구조를 형성함으로써 소수캐리어의 주입을 억제하여 스위칭 특성 중 역방향 회복시간을 감소시킬 수 있게 된다.According to the present invention, by forming a double guard structure at the junction edge of silicon carbide-metal using a P-type epitaxial layer, the injection of minority carriers can be suppressed to reduce the reverse recovery time in switching characteristics.
Description
본 발명의 반도체 소자 제조방법에 관한 것으로, 특히 실리콘 카바이드(SiC) 쇼트키 바리어 다이오드(SBD)의 역방향 회복시간을 향상시킬 수 있도록 하는 반도체 소자 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device for improving reverse recovery time of a silicon carbide (SiC) Schottky barrier diode (SBD).
일반적으로, 실리콘 카바이드(Silicon Carbide; SiC) 쇼트키 바리어 다이오드(Schotty Barrier Diode; 이하, SBD라 한다)는 고출력, 고주파수의 응용에 널리 사용되어지는 스위칭 소자이다. 특히, 실리콘 카바이드(SiC)는 높은 임계전계값을 갖는 특성으로 고내압소자에 적합한 재료로 사용되고 있다.In general, silicon carbide (SiC) Schottky Barrier Diodes (hereinafter referred to as SBDs) are switching devices widely used in high power and high frequency applications. In particular, silicon carbide (SiC) is used as a material suitable for high breakdown voltage devices due to its high critical electric field value.
도 1은 종래의 실리콘 카바이드(SiC) SBD 소자의 구조를 나타낸 단면도로서, 도 1에 도시된 실리콘 카바이드(SiC) SBD는 N형 실리콘 카바이드 기판(10) 위에 형성된 N형 엑피택셜(Epitaxial)층(12)과, N형 엑피택셜층(12) 위에 형성된 금속층(16)과, 금속층(16)과 N형 엑피택셜층(12)의 접합 에지(Edge)부에 형성된 고저항층(14)을 구비한다.1 is a cross-sectional view illustrating a structure of a conventional silicon carbide (SiC) SBD device, and the silicon carbide (SiC) SBD illustrated in FIG. 1 is an N-type epitaxial layer formed on an N-type silicon carbide substrate 10 ( 12), the metal layer 16 formed on the N-type epitaxial layer 12, and the high resistance layer 14 formed on the junction edge (Edge) of the metal layer 16 and the N-type epitaxial layer 12 is provided. do.
도 1에 도시된 실리콘 카바이드(SiC) SBD 소자는 고농도로 도핑된 N형 실리콘 카바이드(SiC) 기판(10)과 그 위에 형성되어 약 1×1016cm-3정도의 농도를 갖는 N형 엑피택셜층(12)의 구조 위에 형성된다. 실리콘 카바이드 N형 엑피택셜층(12)과 금속층(16)의 쇼트키 접합을 형성한 후 금속층(16)의 일부를 에칭하고 접합 에지부분에 붕소이온(B+)을 이온주입하여 고저항층(14)을 형성하게 된다. 이어서, 실리콘 카바이드(SiC) 기판(10) 위에 선택적으로 몰리브덴(Mo)과 알루미늄(Al)으로 이루어진 금속층(16)을 형성하게 된다.The silicon carbide (SiC) SBD device shown in FIG. 1 is formed of a heavily doped N-type silicon carbide (SiC) substrate 10 and N-type epitaxial having a concentration of about 1 × 10 16 cm −3 . It is formed on the structure of the shir layer 12. After forming a Schottky junction of the silicon carbide n-type epitaxial layer 12 and the metal layer 16, a portion of the metal layer 16 is etched and boron ions (B +) are ion-implanted at the junction edge to form the high resistance layer 14. ). Subsequently, a metal layer 16 made of molybdenum (Mo) and aluminum (Al) is selectively formed on the silicon carbide (SiC) substrate 10.
이러한 구조의 실리콘 카바이드(SiC) SBD 소자에 있어서 스위칭 특성은 에지처리된 부분인 고저항층(14)으로부터 N형 엑피택셜층(12)으로의 소수캐리어 주입에 의해 영향을 받게 된다. 다시 말하여, 고저항층(14)으로부터 N형 엑피택셜층(12)으로의 소수캐리어 주입량을 억제하여야 스위칭 시간이 짧으므로 고속 스위칭 동작에 적합하게 된다.In the silicon carbide (SiC) SBD device having such a structure, the switching characteristics are affected by minority carrier injection from the high resistance layer 14, which is an edge-treated portion, to the N-type epitaxial layer 12. In other words, a small amount of carrier injection from the high resistance layer 14 to the N-type epitaxial layer 12 must be suppressed, so that the switching time is short, so that it is suitable for a high speed switching operation.
한편, 종래의 실리콘(Si) SBD는 더블 가아드 링(Double Guard Ring) 구조를 이용하여 내압특성은 그대로 유지하면서 소수캐리어 주입을 억제하여 스위칭 특성을 개선하고자 하였다.On the other hand, the conventional silicon (Si) SBD is to improve the switching characteristics by suppressing the minority carrier injection while maintaining the breakdown voltage characteristics using a double guard ring (Double Guard Ring) structure.
도 2를 참조하면, 스위칭 시간을 짧게 하기 위하여 더블 가아드 링(Double Guard Ring) 구조를 채용한 실리콘 SBD의 단면도가 도시되어 있다.2, a cross-sectional view of a silicon SBD employing a double guard ring structure is shown to shorten the switching time.
도 2에 도시된 실리콘(Si) SBD에서는 P형 가아드 구조(22)에 N형 소오스(24)를 확산시킴으로써 금속층(28)과 접합되는 P형 가아드 영역(22)을 최소화하여 소수캐리어주입을 억제하고 있다.In the silicon (Si) SBD shown in FIG. 2, a minority carrier injection is performed by minimizing the P-type guard region 22 bonded to the metal layer 28 by diffusing the N-type source 24 into the P-type guard structure 22. Is suppressed.
도 3a 내지 도 3h는 도 2에 도시된 더블 가아드 링 구조를 채용한 실리콘(Si) SBD 소자를 제조하는 방법을 단계적으로 나타낸 단면도이다.3A to 3H are cross-sectional views illustrating a method of manufacturing a silicon (Si) SBD device employing the double guard ring structure shown in FIG. 2.
도 3a를 참조하면, N형 실리콘 기판(18) 위에 성장된 N형 엑피택셜층(20)과, N형 엑피택셜층(20) 위에 형성된 산화막(30)이 도시되어 있다. 우선적으로, N형 실리콘 기판(18)을 마련한 후 그 위에 N형 엑피택셜층(20)을 성장시키게 된다. 이 N형 엑피택셜층(20) 위에 초기 산화막(30)을 증착한다. 이 초기 산화막(30)은 이후의 이온주입시 이온의 마스크(Mask) 역할을 하게 된다.Referring to FIG. 3A, an N-type epitaxial layer 20 grown on an N-type silicon substrate 18 and an oxide film 30 formed on the N-type epitaxial layer 20 are illustrated. First, the N-type silicon substrate 18 is prepared, and then the N-type epitaxial layer 20 is grown thereon. An initial oxide film 30 is deposited on the N-type epitaxial layer 20. The initial oxide film 30 serves as a mask of ions during subsequent ion implantation.
그 다음, 더블 가아드 링을 형성하기 위하여 산화막(30)을 에칭함으로써 도 3b에 도시된 바와 같이 가아드 링을 형성하기 위한 부분이 제거된 제1 산화막패턴(30A)을 형성하게 된다.Next, by etching the oxide film 30 to form the double guard ring, as shown in FIG. 3B, the first oxide film pattern 30A from which the portion for forming the guard ring is removed is formed.
이어서, 가아드 링을 형성하기 위한 소오스를 주입하기 전에 도 3c에 도시된 바와 같이 제1 산화막패턴(30A) 및 제1 산화막패턴(30A)을 통해 노출된 N형 엑피택셜층(20)의 표면에 1000Å 정도의 산화막을 증착하여 제2 산화막패턴(32)을 형성하게 된다.Then, the surface of the N-type epitaxial layer 20 exposed through the first oxide film pattern 30A and the first oxide film pattern 30A as shown in FIG. 3C before implanting the source for forming the guard ring. The second oxide film pattern 32 is formed by depositing an oxide film having a thickness of about 1000 mV.
그리고, 제2 산화막패턴(32)의 홈부를 통해 P형 소오스를 이온주입하여 확산시킴으로써 도 3d에 도시된 바와 같이 가아드 링(22)을 형성하게 된다.The guard ring 22 is formed as shown in FIG. 3D by implanting and diffusing the P-type source through the groove portion of the second oxide film pattern 32.
비슷하게, 제2 산화막패턴(32)의 홈부를 통해 P형 가아드링 영역(22)에 N형 소오스를 이온주입하여 확산시킴으로써 도 3e에 도시된 바와 같이 P형 및 N형 가아드 구조(22, 24)로 이루어진 더블 가아드 링(25)을 형성하게 된다.Similarly, by implanting and diffusing an N-type source into the P-type guarding region 22 through the groove portion of the second oxide film pattern 32, the P-type and N-type guard structures 22, 24 as shown in FIG. 3E. It is to form a double guard ring (25) consisting of.
그 다음, 금속과 실리콘 카바이드의 접합이 이루어지는 부분을 도 3f에 도시된 바와 같이 에칭함으로써 제3 산화막패턴(26)을 형성하게 된다.Next, the third oxide film pattern 26 is formed by etching the portion where the metal and silicon carbide are bonded as shown in FIG. 3F.
이어서, 도 3g에 도시된 바와 같이 제3 산화막패턴(26) 및 노출된 N형 엑피택셜층(20)의 표면에 증착방법을 이용하여 금속층(28A)을 형성하게 된다.Subsequently, as illustrated in FIG. 3G, the metal layer 28A is formed on the surface of the third oxide layer pattern 26 and the exposed N-type epitaxial layer 20 by using a deposition method.
끝으로, 도 3h에 도시된 바와 같이 금속층(28A)의 일부분을 에칭함으로써 더블 가아드 링 구조를 채용한 실리콘(Si) SBD 소자를 완성하게 된다.Finally, as shown in FIG. 3H, a portion of the metal layer 28A is etched to complete a silicon (Si) SBD device employing a double guard ring structure.
이와 같이, 더블 가아드 링 구조를 채용한 실리콘(Si) SBD 소자는 N형 소오스의 확산방법이 용이하여 확산에 의한 더블 가아드 링 구조를 형성할 수 있었다. 그러나, 실리콘 카바이드(SiC) SBD 소자의 경우 더블 가아드 링 구조를 확산에 의한 방법으로 형성하는 것은 어렵다. 이는 실리콘 카바이드(SiC) 재료는 실리콘에 비하여 확산계수가 작아서 확산소오스 자체가 확산되기 힘들기 때문이다. 다시 말하여, 확산에 의해 형성되는 더블 가아드 링 구조는 실리콘 카바이드(SiC) 재료에 적합하지 않은 문제점이 있다.As described above, the silicon (Si) SBD device adopting the double guard ring structure can easily diffuse the N-type source and form a double guard ring structure by diffusion. However, in the case of silicon carbide (SiC) SBD devices, it is difficult to form the double guard ring structure by the diffusion method. This is because the silicon carbide (SiC) material has a smaller diffusion coefficient than silicon, so that the diffusion source itself is difficult to diffuse. In other words, the double guard ring structure formed by diffusion has a problem that is not suitable for silicon carbide (SiC) materials.
따라서, 본 발명의 목적은 더블 가아드 구조를 채용하여 고내압 소자인 실리콘 카바이드(SiC) SBD 소자의 역방향 회복시간을 감소시킬 수 있는 실리콘 카바이드(SiC) SBD 소자 및 그 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a silicon carbide (SiC) SBD device and a method of manufacturing the same, which can reduce the reverse recovery time of a silicon carbide (SiC) SBD device, which is a high breakdown voltage device, by adopting a double guard structure.
도 1은 종래의 실리콘 카바이드(SiC) 쇼트키 바리어 다이오드(SBD) 소자를 나타낸 단면도.1 is a cross-sectional view showing a conventional silicon carbide (SiC) Schottky barrier diode (SBD) device.
도 2는 종래의 더블 가아드 구조를 채용한 실리콘 쇼트키 바리어 다이오드 소자를 나타낸 단면도.Fig. 2 is a sectional view showing a silicon schottky barrier diode element employing a conventional double guard structure.
도 3a 내지 도 3h는 도 2에 도시된 실리콘 쇼트키 바리어 다이오드 소자 제조방법을 단계적으로 나타낸 단면도.3A to 3H are cross-sectional views illustrating a method of manufacturing the silicon schottky barrier diode device shown in FIG. 2.
도 4는 본 발명의 실시 예에 따른 실리콘 카바이드(SiC) 쇼트키 바리어 다이오드(SBD) 소자를 나타낸 단면도.4 is a cross-sectional view illustrating a silicon carbide (SiC) Schottky barrier diode (SBD) device according to an embodiment of the present invention.
도 5a 내지 도 5i는 본 발명의 실시 예에 따른 실리콘 카바이드(SiC) 쇼트키 바리어 다이오드(SBD) 소자 제조방법을 단계적으로 나타낸 단면도.5A through 5I are cross-sectional views illustrating a method of manufacturing a silicon carbide (SiC) Schottky barrier diode (SBD) device according to an exemplary embodiment of the present invention.
<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>
10, 30 : N형 실리콘 카바이드 기판 12, 20, 32 : N형 엑피택셜층10, 30: N-type silicon carbide substrate 12, 20, 32: N-type epitaxial layer
14 : 고저항층 16 : 금속층14 high resistance layer 16 metal layer
18 : N형 실리콘 기판 22 : P형 가아드 영역18: N-type silicon substrate 22: P-type guard region
24 : N형 가아드 영역 25 : 더블 가아드 링24: N type guard area 25: double guard ring
26, 30, 38 : 산화막 28, 40 : 금속층26, 30, 38: oxide film 28, 40: metal layer
30A, 32 : 산화막 패턴 34 : P형 엑피택셜층30A, 32: oxide film pattern 34: P-type epitaxial layer
36 : 질화규소막 42 : N형 소오스층36 silicon nitride film 42 N-type source layer
상기 목적을 달성하기 위하여, 본 발명에 따른 실리콘 카바이드 쇼트키 바리어 다이오드 소자는 실리콘 카바이드 기판 위에 형성된 N형 엑피택셜층과, N형 엑피택셜층 위에 형성된 금속층과, 금속층과 N형 엑피택셜층의 접합 에지부에 형성되며 P형 엑피택셜층과 그 위에 형성된 N형 소오스층으로 이루어진 더블 가아드 수단을 구비하는 것을 특징을 한다.In order to achieve the above object, the silicon carbide Schottky barrier diode device according to the present invention is a junction of the N-type epitaxial layer formed on the silicon carbide substrate, the metal layer formed on the N-type epitaxial layer, the metal layer and the N-type epitaxial layer And a double guard means formed at the edge portion and composed of a P-type epitaxial layer and an N-type source layer formed thereon.
본 발명에 따른 실리콘 카바이드 쇼트키 바리어 다이오드 소자 제조방법은 실리콘 카바이드 기판을 마련한 후 그 위에 N형 및 P형 엑피택셜층을 순차적으로 형성하는 제1 단계와, 질화막 및 산화막을 이용하여 P형 엑피택셜층의 일측부와 N형 엑피택셜층의 일부분을 제거하는 제2 단계와, N형 및 P형 엑피택셜층 위에 금속층을 형성한 후 P형 엑피택셜층 위의 금속층 일부분을 제거하는 제3 단계와, 노출된 P형 엑피택셜층에 N형 소오스를 이온주입하여 N형 소오스층을 형성하는 제4 단계를 포함하는 것을 특징으로 한다.The method for fabricating a silicon carbide schottky barrier diode device according to the present invention comprises preparing a silicon carbide substrate and sequentially forming an N-type and a P-type epitaxial layer thereon, and a P-type epitaxial layer using a nitride film and an oxide film. A second step of removing a portion of the shunt layer and a portion of the N-type epitaxial layer, a third step of forming a metal layer on the N-type and P-type epitaxial layer and then removing a portion of the metal layer on the P-type epitaxial layer; And ionizing an N-type source into the exposed P-type epitaxial layer to form an N-type source layer.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시예를 도 4 및 도 5i를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 4 and 5I.
도 4는 본 발명의 실시 예에 따른 실리콘 카바이드(SiC) SBD 소자를 도시한 단면도로서, 도 4에 도시된 실리콘 카바이드(SiC) SBD 소자는 N형 실리콘 카바이드 기판(30) 위에 형성된 N형 엑피택셜층(32)과, 상기 N형 엑피택셜층(32) 위에 형성된 금속층(40)과, 상기 금속층(40)의 에지부와 N형 엑피택셜층(32) 사이에 P형 엑피택셜층(34)과 그 위에 형성된 N형 소오스층(42)으로 이루어진 더블 가아드 구조를 구비한다.4 is a cross-sectional view showing a silicon carbide (SiC) SBD device according to an embodiment of the present invention, the silicon carbide (SiC) SBD device shown in Figure 4 is an N-type epitaxial formed on the N-type silicon carbide substrate 30 P-type epitaxial layer 34 between the chelating layer 32, the metal layer 40 formed on the N-type epitaxial layer 32, and the edge portion of the metal layer 40 and the N-type epitaxial layer 32. And a double guard structure formed of an N-type source layer 42 formed thereon.
도 4에 도시된 실리콘 카바이드(SiC) SBD 소자는 P형 엑피택셜층(34)과 P형 엑피택셜층(34) 위에 형성된 N형 소오스층(42)으로 이루어진 더블 가아드 구조를 구비함으로써 P형 엑피택셜층(34)으로부터 N형 엑피택셜층(32)으로의 소수캐리어 주입을 억제함으로써 스위칭 특성중 역방향회복시간을 감소시킬 수 있게 된다.The silicon carbide (SiC) SBD device shown in FIG. 4 has a double-guard structure composed of a P-type epitaxial layer 34 and an N-type source layer 42 formed on the P-type epitaxial layer 34. By suppressing the minority carrier injection from the epitaxial layer 34 to the N-type epitaxial layer 32, it is possible to reduce the reverse recovery time of the switching characteristics.
도 5a 내지 도 5i는 본 발명의 실시 예에 따른 더블 가아드 구조를 채용한 실리콘 카바이드(SiC) SBD 소자의 제조방법을 단계적으로 나타낸 단면도이다.5A through 5I are cross-sectional views illustrating a method of manufacturing a silicon carbide (SiC) SBD device employing a double guard structure according to an exemplary embodiment of the present invention.
도 5a를 참조하면, N형 실리콘 카바이드(SiC) 기판(30) 위에 형성된 N형 엑피택셜층(32)과, N형 엑피택셜층(32) 위에 형성된 P형 엑피택셜층(34)이 도시되어 있다. 우선적으로, 2×1016cm-3의 농도를 가진 N형 실리콘 카바이드(SiC) 기판(30)을 마련한 후 그 위에 N형 엑피텍셜층(32)을 5㎛정도 형성하고, 그 위에 약 1㎛정도의 P형 엑피택셜층(34)을 형성하게 된다. 여기서, P형 엑피택셜층(34)은 실리콘 카바이드 기판으로의 소스 확산이 어렵기 때문에 도 2에 도시된 종래의 실리콘 SBD 소자에서의 더블 가아드 링 구조(25)중 P형 확산층(22)을 대신하게 된다.Referring to FIG. 5A, an N-type epitaxial layer 32 formed on an N-type silicon carbide (SiC) substrate 30 and a P-type epitaxial layer 34 formed on an N-type epitaxial layer 32 are shown. have. First, an N-type silicon carbide (SiC) substrate 30 having a concentration of 2 × 10 16 cm −3 is prepared, and then an N-type epitaxial layer 32 is formed thereon, about 5 μm, and about 1 μm thereon. P-type epitaxial layer 34 is formed. Since the P-type epitaxial layer 34 is difficult to diffuse the source into the silicon carbide substrate, the P-type diffusion layer 22 of the double guard ring structure 25 in the conventional silicon SBD element shown in FIG. Will be replaced.
그 다음, 도 5b에 도시된 바와 같이 P형 엑피택셜층(34) 위에 저압 기상화학증착(LPCVD) 공정을 이용하여 질화규소(SiN)층(36)을 형성하게 된다.Next, as shown in FIG. 5B, the silicon nitride (SiN) layer 36 is formed on the P-type epitaxial layer 34 by using a low pressure vapor phase chemical vapor deposition (LPCVD) process.
이어서, 도 5c에 도시된 바와 같이 질화규소층(36)의 일부분을 에칭해낸 후 도 5d에 도시된 바와 같이 산화막(38)을 성장시키게 된다. 이 경우, 질화규소층(36)의 산화막(38) 성장률 보다 실리콘, 즉 P형 엑피택셜층(34)의 산화막 성장률이 더 크기 때문에 산화막(38)은 P형 엑피택셜층(34) 쪽에서 더 크게 성장하게 된다.Subsequently, a portion of the silicon nitride layer 36 is etched as shown in FIG. 5C, and then the oxide film 38 is grown as shown in FIG. 5D. In this case, since the oxide growth rate of silicon, i.e., the P-type epitaxial layer 34, is greater than that of the silicon nitride layer 36, the oxide film 38 grows larger on the P-type epitaxial layer 34 side. Done.
그리고, 도 5e에 도시된 바와 같이 질화규소층(36)을 에칭한 후 도 5f에 도시된 바와 같이 산화막(38)을 에칭하여 P형 엑피택셜층(34)의 일측부와 N형 엑피택셜층(32)의 일부분이 제거된 상태가 되게 된다.After etching the silicon nitride layer 36 as shown in FIG. 5E, the oxide film 38 is etched as shown in FIG. 5F to form one side of the P-type epitaxial layer 34 and the N-type epitaxial layer ( A part of 32 will be removed.
이러한 N형 및 P형 엑피택셜층(32, 34) 위에 도 5g에 도시된 바와 같이 금속층(40)을 증착한 후 도 5h에 도시된 바와 같이 P형 엑피택셜층(34) 위의 금속층(40) 일부분을 에칭하게 된다. 이에 따라, 실리콘 카바이드(SiC)-금속의 접합 에지부분은 이온주입이 아닌 P형 엑피택셜층(34)과 N형 엑피택셜층(42)의 접합이 형성되는 P-N 다이오드 구조로 형성되게 된다.After depositing the metal layer 40 on the N-type and P-type epitaxial layers 32 and 34 as shown in FIG. 5G, the metal layer 40 on the P-type epitaxial layer 34 as shown in FIG. 5H. ) To etch a portion. Accordingly, the junction edge portion of the silicon carbide (SiC) -metal is formed as a P-N diode structure in which a junction between the P-type epitaxial layer 34 and the N-type epitaxial layer 42 is formed, rather than ion implantation.
끝으로, 도 5i에 도시된 바와 같이 이온주입을 통하여 금속층(40)이 에칭된 P형 엑피택셜층(34)에 얇은 N형 소오스층(42)을 형성하게 된다. 실리콘 카바이드(SiC)-금속의 접합 에지부분에 P형 엑피택셜층(34)과 N형 소오층(42)으로 이루어지는 더블 가아드 구조가 형성되게 된다.Finally, as shown in FIG. 5I, a thin N-type source layer 42 is formed on the P-type epitaxial layer 34 where the metal layer 40 is etched through ion implantation. A double guard structure consisting of a P-type epitaxial layer 34 and an N-type sodium layer 42 is formed at the junction edge portion of silicon carbide (SiC) -metal.
이와 같이, 본 발명에 따른 실리콘 카바이드(SiC) SBD 소자에 더블 가아드 구조를 형성하고 이 더블 가아드 구조가 P형 엑피택셜층(34)으로부터 N형 엑피택셜층(32)으로의 소수캐리어 주입을 제한하는 역할을 하게 됨으로써 스위칭 특성을 개선할 수 있게 된다.As described above, a double guard structure is formed in the silicon carbide (SiC) SBD device according to the present invention, and the double guard structure is injected into the minority carrier from the P-type epitaxial layer 34 to the N-type epitaxial layer 32. The role of limiting can improve the switching characteristics.
상술한 바와 같이, 본 발명에 따른 실리콘 카바이드(SiC) SBD 소자 및 제조방법에 의하면, 종래의 P형 확산층 대신에 P형 엑피택셜층을 이용하여 실리콘 카바이드-금속의 접합 에지부에 더블 가아드 구조를 형성함으로써 P형 엑피택셜층으로부터 N형 엑피택셜층으로의 소수캐리어의 주입을 억제하여 스위칭 특성 중 역방향 회복시간을 감소시킬 수 있게 된다.As described above, according to the silicon carbide (SiC) SBD device and the manufacturing method according to the present invention, instead of the conventional P-type diffusion layer, using a P-type epitaxial layer, a double-guard structure at the junction edge of the silicon carbide-metal By forming a, it is possible to suppress the injection of minority carriers from the P-type epitaxial layer to the N-type epitaxial layer, thereby reducing the reverse recovery time of the switching characteristics.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001718A KR100278787B1 (en) | 1999-01-21 | 1999-01-21 | Silicon Carbide Schotty Barrier Diode Device And Fabrication Methods Thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001718A KR100278787B1 (en) | 1999-01-21 | 1999-01-21 | Silicon Carbide Schotty Barrier Diode Device And Fabrication Methods Thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000051336A KR20000051336A (en) | 2000-08-16 |
| KR100278787B1 true KR100278787B1 (en) | 2001-01-15 |
Family
ID=19571914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990001718A KR100278787B1 (en) | 1999-01-21 | 1999-01-21 | Silicon Carbide Schotty Barrier Diode Device And Fabrication Methods Thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100278787B1 (en) |
-
1999
- 1999-01-21 KR KR1019990001718A patent/KR100278787B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000051336A (en) | 2000-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851881B1 (en) | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode | |
| JP5554042B2 (en) | Junction barrier Schottky diode method, diode and method of use | |
| US6083814A (en) | Method for producing a pn-junction for a semiconductor device of SiC | |
| TWI520327B (en) | Methods for fabricating anode shorted field stop insulated gate bipolar transistor | |
| CN108346688B (en) | SiC trench junction barrier Schottky diode with CSL transport layer and manufacturing method thereof | |
| US9171914B2 (en) | Semiconductor device | |
| US9318331B2 (en) | Method and system for diffusion and implantation in gallium nitride based devices | |
| US20080217721A1 (en) | High efficiency rectifier | |
| JP2003318413A (en) | High breakdown voltage silicon carbide diode and manufacturing method therefor | |
| EP2438617A1 (en) | Schottky diodes including polysilicon having low barrier heights and methods of fabricating the same | |
| CN110752260A (en) | Novel GaN junction barrier Schottky diode and preparation method thereof | |
| US20210098579A1 (en) | Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers | |
| WO1997027629A1 (en) | Mesa schottky diode with guard ring | |
| JP3817915B2 (en) | Schottky diode and manufacturing method thereof | |
| JP2001284605A (en) | Schottky diode | |
| CN111081758A (en) | SiC MPS structure for reducing on-resistance and preparation method thereof | |
| JP2005135972A (en) | Manufacturing method of semiconductor device | |
| TW201330283A (en) | Silicon carbide Schottky diode device with mesa termination and manufacturing method thereof | |
| CN115775730A (en) | Quasi-vertical structure GaN Schottky diode and preparation method thereof | |
| KR100278787B1 (en) | Silicon Carbide Schotty Barrier Diode Device And Fabrication Methods Thereof | |
| JP3635956B2 (en) | Method for manufacturing silicon carbide Schottky barrier diode | |
| EP1008187B1 (en) | Semiconductor device having a rectifying junction and method of manufacturing same | |
| JP2005005486A (en) | Silicon carbide semiconductor device | |
| SE541291C2 (en) | Feeder design with high current capability | |
| US20160284872A1 (en) | Schottky diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120927 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20130829 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140922 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20150921 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |