KR100699384B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100699384B1
KR100699384B1 KR1020050090408A KR20050090408A KR100699384B1 KR 100699384 B1 KR100699384 B1 KR 100699384B1 KR 1020050090408 A KR1020050090408 A KR 1020050090408A KR 20050090408 A KR20050090408 A KR 20050090408A KR 100699384 B1 KR100699384 B1 KR 100699384B1
Authority
KR
South Korea
Prior art keywords
opening
monitor
pad electrode
semiconductor substrate
layer
Prior art date
Application number
KR1020050090408A
Other languages
English (en)
Other versions
KR20060051744A (ko
Inventor
고지로 가메야마
아끼라 스즈끼
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20060051744A publication Critical patent/KR20060051744A/ko
Application granted granted Critical
Publication of KR100699384B1 publication Critical patent/KR100699384B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 기판에 형성된 개구부의 형성 상태를, 단면을 관찰하지 않아도 확인할 수 있도록 하는 것을 목적으로 한다. 본 발명의 반도체 장치는, 반도체 기판(1) 상에 형성된 패드 전극(3)을 노출하도록 기판 이면으로부터 개구부가 형성되며, 이 개구부를 통해 상기 패드 전극(3)에 배선층(10)이 형성되어 이루어지는 것에 있어서, 상기 개구부의 형성 상태를 모니터하기 위한 모니터 개구부(6b)를 스크라이브 라인 상에 형성하는 것을 특징으로 하는 것이다.
개구부, 모니터 패턴, 금속층, 배선층, 개구경, 패드 전극

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 2는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 3은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 4는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 5는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 6은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 7은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 단면도.
도 8은 종래의 반도체 장치의 제조 방법을 도시하는 단면도.
도 9는 종래의 반도체 장치의 제조 방법을 도시하는 단면도.
도 10은 종래의 반도체 장치의 제조 방법을 도시하는 단면도.
도 11은 종래의 과제를 설명하기 위한 반도체 장치의 제조 도중의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 기판
2 : 절연층
3 : 패드 전극
4 : 접착제
5 : 지지체
6a : 개구부
6b : 모니터 개구부
7 : 절연층
8 : 배리어층
9 : 시드층
10 : 배선층
11 : 보호층
12 : 개구부
13 : Ni층
14 : Au층
15 : 도전 단자
50 : 모니터 패턴
[특허 문헌1] 일본 특개2003-309221호 공보
본 발명은 반도체 기판 상에 형성된 금속층을 노출하도록 기판 이면으로부터 개구부를 형성하고, 이 개구부를 통해 상기 금속층에 접속된 배선을 형성하는 반도체 장치 및 그 제조 방법에 관한 것으로, 특히, 개구의 형성 상태를 모니터하기 위한 기술에 관한 것이다.
최근, 3차원 실장 기술로서, 또한 새로운 패키지 기술로서, CSP(Chip Size Package)가 주목받고 있다. CSP란, 반도체 칩의 외형 치수와 대략 동 사이즈의 외형 치수를 갖는 소형 패키지를 말한다.
종래부터, CSP의 일종으로서, BGA(Ball Grid Array)형의 반도체 장치가 알려져 있다. 이 BGA형의 반도체 장치는, 땜납 등의 금속 부재로 이루어지는 볼 형상의 도전 단자를 패키지의 일 주면 상에 격자 형상으로 복수 배열하고, 패키지의 다른 면 상에 탑재되는 반도체 칩과 전기적으로 접속한 것이다.
그리고, 이 BGA형의 반도체 장치를 전자 기기에 내장할 때에는, 각 도전 단자를 프린트 기판 상의 배선 패턴에 압착함으로써, 반도체 칩과 프린트 기판 상에 탑재되는 외부 회로를 전기적으로 접속하고 있다.
이러한 BGA형의 반도체 장치는, 측부에 돌출된 리드 핀을 갖는 SOP(Small Outline Package)나 QFP(Quad Flat Package) 등의 다른 CSP형의 반도체 장치에 비해, 다수의 도전 단자를 설치할 수 있으며, 또한 소형화할 수 있다고 하는 장점을 갖는다. 이 BGA형의 반도체 장치는, 예를 들면 휴대 전화기에 탑재되는 디지털 카메라의 이미지 센서 칩으로서의 용도가 있다. 이 일례로서, 반도체 칩의 일 주면 상 혹은 양 주면 상에, 예를 들면 글래스로 이루어지는 지지체가 접착되는 것이 있다. 또한, 관련되는 기술 문헌으로서, 이하의 특허 문헌1을 들 수 있다.
다음으로, 반도체 칩에 1매의 지지체가 접착된 경우의 BGA형의 반도체 장치의 제조 방법에 대하여, 도면을 참조하여 설명한다.
도 8 내지 도 10은, 이미지 센서 칩에 적용 가능한 종래예에 따른 BGA형의 반도체 장치의 제조 방법을 도시하는 단면도이다.
최초로, 도 8에 도시한 바와 같이 반도체 기판(30) 상의 표면에, 실리콘 산화막 또는 실리콘 질화막 등으로 이루어지는 절연층(31)을 개재하여 알루미늄을 주성분으로 하는 금속층으로 이루어지는 패드 전극(32)을 형성한다. 그리고, 패드 전극(32)을 포함하는 반도체 기판(30) 상에 에폭시 수지층으로 이루어지는 접착제(33)를 개재하여, 예를 들면 글래스로 이루어지는 지지체(34)를 접착한다.
다음으로, 도 9에 도시한 바와 같이 패드 전극(32)에 대응하는 반도체 기판(30)의 이면에 개구부를 가진 레지스트층(35)을 형성하고, 이것을 마스크로 하여 예를 들면 SF6과 O2를 에칭 가스로 한 플라즈마 에칭을 반도체 기판(30)에 대하여 행하고, 또한 절연층(31)을 에칭하여 반도체 기판(30)의 이면으로부터 패드 전극(32)에 도달하는 개구부(36)를 형성한다.
그리고, 도 10에 도시한 바와 같이 개구부(36) 내를 포함하는 반도체 기판(30)의 이면에 실리콘 산화막 등으로 이루어지는 절연막(45)을 형성하고, 패드 전극(32) 상의 절연막(45)을 제거한 후에, 전체면에 배리어층(37)을 형성한다. 또한, 배리어층(37) 상에, 도금용의 시드층(38)을 형성하고, 그 시드층(38) 상에서 도금 처리를 행하여, 예를 들면 구리(Cu)로 이루어지는 배선층(39)을 형성한다. 또한, 배선층(39) 상에 보호층(40)을 형성하고, 보호층(40)의 소정 위치에 개구부를 형성하여 배선층(39)과 컨택트하는 도전 단자(41)를 형성한다.
그 후, 도시하지 않지만, 반도체 기판(30) 및 그것에 적층된 상기 각 층을 절단하여, 개개의 반도체 칩으로 분리한다. 이렇게 해서, 패드 전극(32)과 도전 단자(41)가 전기적으로 접속된 BGA형의 반도체 장치가 형성된다.
그러나, 상술한 바와 같이 개구부(36)를 형성한 후에, 실제로 형성된 개구부(36)의 형상이 어떠한 상태인지는, 실제로 웨이퍼를 분할하여 단면을 관찰해 보지 않으면 알 수 없었다. 즉, 상술한 바와 같이 반도체 기판(30) 상에 절연층(31)을 개재하여 형성된 패드 전극(32)을 노출하도록 불투명한 반도체 기판(30)의 이면으로부터 개구부(36)를 형성해 가기 때문에, 현미경으로 개구부(36)의 개구 상태를 관찰하고자 하는 경우, 투명한 지지체(34)측으로부터 개구부(36)의 개구 상태를 관찰할 필요가 있었다. 그러나, 그 지지체(34) 방향으로부터 관찰하고자 한 경우, 금속층인 패드 전극(32)의 존재에 의해, 개구부(36)를 인식할 수는 없다. 그 때문에, 도 11에 점선으로 나타낸 바와 같이 반도체 기판(30)이 완전하게는 개구되어 있지 않은 경우나, 반대로 오버 에칭이 진행되게 되어, 개구부(36)의 바닥부에서 개구경이 크게 되어 있는 등의 에칭 상황이나, 개구부(36)의 개구경의 확인 등을 할 수 없었다.
따라서, 상기 개구부(36)의 형성 상태를 단면 관찰하지 않아도 확인할 수 있도록 하는 것을 목적으로 한다.
본 발명의 반도체 장치는, 반도체 기판 상에 형성된 금속층을 노출하도록 기판 이면으로부터 개구부가 형성되며, 이 개구부를 통해 상기 금속층에 배선층이 접속되어 이루어지는 것에 있어서, 상기 개구부의 형성 상태를 모니터하기 위한 모니터 개구부를 갖는 것을 특징으로 하는 것이다.
또한, 상기 모니터 개구부가, 스크라이브 라인 상에 형성되는 것을 특징으로 하는 것이다.
또한, 상기 모니터 개구부 아래에는, 상기 금속층이 배치되지 않는 것을 특징으로 하는 것이다.
또한, 상기 모니터 개구부 아래에는, 상기 금속층과 동일 층으로 이루어지며, 개구경을 관찰하기 위한 모니터 패턴이 설치되어 있는 것을 특징으로 하는 것이다.
또한, 상기 모니터 패턴이, 사각형 패턴인 것을 특징으로 하는 것이다.
또한, 상기 모니터 패턴이, 구형, 십자형, 마름모꼴로 이루어지는 패턴인 것을 특징으로 하는 것이다.
또한, 상기 배선층을 피복하는 보호층에 형성된 개구부를 통해 노출된 상기 배선층 상에 도전 단자가 형성되어 있는 것을 특징으로 하는 것이다.
그리고, 그 제조 방법은, 반도체 기판 상에 형성된 금속층을 노출하도록 기판 이면으로부터 개구부가 형성되며, 이 개구부를 통해 상기 금속층에 배선층이 접속되어 이루어지는 것에 있어서, 상기 개구부의 형성 상태를 모니터하기 위한 모니터 개구부를 형성하는 것을 특징으로 하는 것이다.
<실시예>
다음으로, 본 발명의 실시예인 반도체 장치 및 그 제조 방법에 대하여 도 1 내지 도 7을 참조하면서 설명한다.
최초로, 도 1에 도시한 바와 같이 실리콘 웨이퍼로 이루어지는 반도체 기판(1) 상의 표면에, 실리콘 산화막 또는 실리콘 질화막 등으로 이루어지는 절연층(2)을 개재하여 알루미늄을 주성분으로 하는 금속층으로 이루어지는 패드 전극(3)을 형성한다. 그리고, 패드 전극(3)을 포함하는 반도체 기판(1) 상에 에폭시 수지층으로 이루어지는 접착제(4)를 개재하여, 예를 들면 글래스 기판으로 이루어지는 지지체(5)를 접착한다. 또한, 본 실시예의 실리콘 웨이퍼는 개개의 실리콘 칩으로 분할된 후에는, 예를 들면 CCD(Carge Coupled Device) 이미지 센서 칩으로 된다. 그 때문에, 외부로부터의 광을 실리콘 칩의 표면의 CCD 디바이스에서 수광할 필요가 있으며, 지지체(5)는 글래스 기판과 같은 투명 기판, 혹은 반투명 기판을 이용 할 필요가 있다.
또한, 상기 지지체(5)는, 실리콘 칩이 수광이나 발광하는 것이 아닌 경우에는, 불투명 기판이어도 되지만, 종래와 같이 지지체(34)측으로부터 개구부(36)의 개구 상태를 관찰하는 경우에는, 불투명 기판은 적당하지 않다. 그러나, 후술하는 모니터 개구부(6b)를 개구한 후에, 지지체(5)를 박리하고, 그 후에 모니터 개구부(6b)의 개구 상태를 관찰하는 경우에는, 불투명 기판을 이용해도 된다. 또는, 본 발명은, 처음부터 지지체(5)가 접착되어 있지 않은 반도체 기판(1)에 모니터 개구부(6b)를 개구시켜, 그 개구 상태를 관찰하는 것에 적용하는 것이어도 된다.
또한, 지지체(5)는, 글래스 기판에 한정되는 것이 아니라, 프라스틱 등의 판재이어도, 또는 테이프 형상의 것이어도 상관없다.
또한, 상기 패드 전극(3)은 알루미늄 이외의 금속, 예를 들면 구리(Cu)나 구리 합금 등이어도 된다.
다음으로, 도 2에 도시한 바와 같이 패드 전극(3)에 대응하는 반도체 기판(1)의 이면에 개구부를 가진 레지스트층 PR을 형성하고, 이것을 마스크로 하여 적어도 SF6과 O2를 에칭 가스로 하여 플라즈마 에칭을 반도체 기판(1)에 대하여 행하여, 개구부(6a)를 형성한다. 이 때, 도 3의 (a)에 도시한 스크라이브 라인 상에도 개구부(6b)를 형성한다. 이 개구부(6b)가, 본 발명의 모니터 개구부에 상당한다(이하, 모니터 개구부(6b)라고 함). 이 모니터 개구부(6b)를 도 3의 (a)의 지면의 하측으로부터 현미경을 이용하여 관찰함으로써, 이 개구부(6b)가 형성된 상태를 확 인할 수 있고, 동일 조건으로 형성된 반도체 칩 상의 개구부(6a)의 형성 상태를 확인할 수 있다.
이 경우, 모니터 개구부(6b) 아래에는 패드 전극(3)으로 이루어지는 금속층을 형성하지 않도록 구성해 둠으로써, 현미경을 통해 모니터 개구부(6b)를 관찰할 수 있다.
또한, 도 3의 (b)에 도시한 바와 같이 모니터 개구부(6b) 아래에, 복수개로 패터닝 형성된 금속층(3a)을 등간격으로 배치하도록 해도 된다. 이러한 복수의 금속층(3a)으로 이루어지는 모니터 패턴(50)이, 상기 모니터 개구부(6b)와 중첩되도록 형성됨으로써, 모니터 개구부(6b)의 개구경을 관찰할 수 있다. 즉, 예를 들면, 5㎛ 폭의 금속층(3a)을 5㎛ 간격으로 배열시킨 사각형 패턴의 금속층(3)으로 이루어지는 모니터 패턴(50)을 이용한 경우, 도 4에 도시한 바와 같이 모니터 개구부(6b)에 중첩되는 금속층(3a)이 4개 있고, 해당 금속층(3a)이 없는 간극이 금속층(3a)의 4개분 있기 때문에, 대략 5×8=40㎛의 치수로 개구부(6b)가 형성되어 있는 것을 관찰할 수 있다.
따라서, 이 모니터 개구부(6b)를 관찰함으로써, 반도체 칩 상의 개구부(6a)의 형성 작업이 적정하게 행해졌는지의 여부를 판단할 수 있어, 종래와 같이 웨이퍼를 분할하여 단면 관찰하지 않고, 도 11에 도시한 바와 같은 반도체 기판(30)이 완전하게는 개구되어 있지 않은 경우나, 반대로 오버 에칭이 진행되게 되어, 개구부(36)의 바닥부에서 개구경이 크게 되어 있는 등의 에칭 상황이나, 개구부(36)의 개구경의 확인 등을 행할 수 있도록 되었다.
또한, 본 실시예에서는, 상기 모니터 개구부(6b)를 스크라이브 라인 상에 형성하고 있지만, 반도체 칩 내의 빈 영역에 형성하는 것이어도 된다. 또한, 이 경우에 있어서, 모니터 개구부(6b)의 위치에 맞춰 모니터 패턴(50)을 배치하도록 해도 된다.
또한, 상기 모니터 패턴(50)은 사각형 패턴에 제한되는 것이 아니라, 예를 들면, 구형, 십자형, 마름모꼴 등으로 이루어지는 각종 모니터 패턴(50)을 상기 스크라이브 라인 상 또는 상기 반도체 칩에 형성하는 것이어도 된다.
또한, 모니터 개구부(6b)의 개구경은, 반드시 개구부(6a)의 개구경과 동일 치수일 필요는 없으며, 다른 개구경을 갖는 모니터 개구부(6b)를 관찰함으로써, 개구부(6a)의 형성 상태를 판정하는 것이어도 된다. 또한, 각각 서로 다른 개구경을 갖는 복수의 모니터 개구부(6b)를 형성함으로써, 개구부(6a)의 형성 상태를 판정하는 것이어도 된다. 이러한 복수 종류의 모니터 개구부(6b)를 형성함으로써, 반도체 장치의 실 패턴 조건에 따른 각종 개구부(6a)의 형성 상태를 판정할 수 있어, 관찰 작업성을 향상시킬 수 있다.
그리고, 도 5에 도시한 바와 같이 상기 절연층(2)을 에칭하여 반도체 기판(1)의 이면으로부터 패드 전극(3)에 도달하는 개구부(6)를 형성한다.
계속해서, 도 6에 도시한 바와 같이 개구부(6) 내를 포함하는 반도체 기판(1)의 이면에 실리콘 산화막 등으로 이루어지는 절연층(7)을 형성하고, 패드 전극(3) 상의 절연층(7)을 제거한 후에, 전체면에 배리어층(8)을 형성한다. 이 배리어층(8)은, 예를 들면 티탄 나이트라이드(TiN)층인 것이 바람직하다. 혹은 배리어층 (8)은, TiW, Ta, TaN 등의 고융점 금속 및 그 화합물이면 티탄 나이트라이드층 이외의 금속으로 이루어지는 것이어도 되고, 또한, 이들의 적층 구조이어도 된다.
또한, 상기 배리어층(8) 상에 도금용의 시드층(9)(예를 들면, Cu층)을 형성하고, 그 시드층(9) 상에서 도금 처리를 행하여, 예를 들면 구리(Cu)로 이루어지는 배선층(10)을 형성한다.
또한, 도 7에 도시한 바와 같이 배선층(10) 상에 보호층(11)을 형성하고, 보호층(11)의 소정 위치에 개구부(12)를 형성하며, 그 배선층(10)이 노출된 부분에 예를 들면, Ni층(13), Au층(14)을 형성한 후에, 상기 Ni층(13), Au층(14)을 개재하여 배선층(10)과 컨택트하는 도전 단자(15)를 스크린 인쇄법을 이용하여 형성한다. 여기서, 본 실시예에서는, 상기 보호층(11)으로서 레지스트층을 이용하고, 도전 단자(15)로서 땜납으로 이루어지는 도전 단자(15)를 형성하고 있지만, 이에 제한되는 것은 아니다.
그 후, 도시하지 않지만, 반도체 기판(1) 및 그것에 적층된 상기 각 층을 절단하여, 개개의 반도체 칩으로 분리한다. 이렇게 해서, 패드 전극(3)과 도전 단자(15)가 전기적으로 접속된 BGA형의 반도체 장치가 형성된다.
또한, 본 실시예에서는, 배선층(10)은 도금 처리에 의해 형성되는 것으로 하였지만, 본 발명은 이에 제한되는 것이 아니라, 예를 들면 도금용의 시드층(9)을 형성하지 않고, 도금 처리 이외의 방법에 의해 배선층(10)이 형성되는 것이어도 된다. 예를 들면, 알루미늄이나 그 합금으로 이루어지는 층을 스퍼터 형성하는 것이어도 된다.
또한, 본 실시예는 도전 단자(15)가 형성된 반도체 장치에 적용되는 것으로서 설명하고 있지만, 본 발명은 이에 제한되는 것이 아니라, 예를 들면 반도체 기판(1)을 관통하는 개구부(6)가 형성되는 것이면, 도전 단자(15)가 형성되지 않은 반도체 장치에도 적용할 수 있는 것으로, 예를 들면 LGA(Land Grid Array)형의 반도체 장치에도 적용된다.
본 발명에서는, 개구부의 형성 상태를 모니터하기 위한 모니터 개구부를 가짐으로써, 종래와 같은 단면 관찰을 행하지 않고, 개구부의 형성 상태를 확인할 수 있다.
또한, 상기 모니터 개구부가, 스크라이브 라인 상에 형성되며, 또한, 해당 모니터 개구부 아래에는, 금속층이 배치되지 않도록 하는 것만으로, 개구부의 형성 상태를 용이하게 관찰할 수 있다.
또한, 상기 모니터 개구부 아래에 상기 금속층과 동일 층으로 이루어지며, 개구경을 관찰하기 위한 사각형 패턴으로 이루어지는 모니터 패턴을 형성함으로써, 개구부의 개구경을 용이하게 관찰할 수 있다.

Claims (14)

  1. 반도체 기판의 표면 상에 형성된 패드 전극과,
    상기 반도체 기판의 이면으로부터 상기 패드 전극이 노출하도록 형성된 개구부,
    상기 개구부를 통해 상기 패드 전극에 접속되어, 상기 반도체 기판의 이면에 연재(延在)하는 배선층과,
    상기 반도체 기판에 형성되어, 상기 개구부의 형성 상태를 모니터하기 위한 모니터 개구부를 갖는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 패드 전극을 포함하는 상기 반도체 기판 상에 지지체를 갖는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 모니터 개구부가, 스크라이브 라인 상에 형성되는 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2에 있어서,
    상기 모니터 개구부 아래에는, 상기 패드 전극이 배치되지 않는 것을 특징으로 하는 반도체 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 모니터 개구부 아래에는, 상기 패드 전극과 동일 층으로부터 이루어지며, 개구경을 관찰하기 위한 모니터 패턴이 설치되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 모니터 패턴이, 사각형, 구형, 십자형 또는 마름모꼴로 이루어지는 패턴인 것을 특징으로 하는 반도체 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 배선층을 피복하는 보호층에 형성된 개구부를 통해 노출된 상기 배선층 상에 도전 단자가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 표면 상에 패드 전극이 형성된 반도체 기판을 준비하는 공정과,
    반도체 기판의 이면으로부터 상기 패드 전극이 노출하도록 개구부를 형성하는 공정과,
    상기 개구부를 통해 상기 패드 전극에 배선층이 접속되어, 상기 반도체 기판의 이면에 연재하는 배선층을 형성하는 공정과,
    상기 반도체 기판에 형성되어, 상기 개구부의 형성 상태를 모니터하기 위한 모니터 개구부를 형성하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 패드 전극을 포함하는 상기 반도체 기판 상에 지지체를 접착하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 모니터 개구부가, 스크라이브 라인 상에 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제8항 또는 제9항에 있어서,
    상기 모니터 개구부 아래에는, 상기 패드 전극이 배치되지 않는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제8항 또는 제9항에 있어서,
    상기 모니터 개구부 아래에는, 상기 패드 전극과 동일 층으로 이루어지며, 개구경을 관찰하기 위한 모니터 패턴을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 모니터 패턴이, 사각형, 구형, 십자형 또는 마름모꼴로 이루어지는 패턴인 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제8항 또는 제9항에 있어서,
    상기 배선층을 피복하는 보호층에 형성된 개구부를 통해 노출된 상기 배선층 상에 도전 단자를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020050090408A 2004-09-29 2005-09-28 반도체 장치 및 그 제조 방법 KR100699384B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00285030 2004-09-29
JP2004285030 2004-09-29

Publications (2)

Publication Number Publication Date
KR20060051744A KR20060051744A (ko) 2006-05-19
KR100699384B1 true KR100699384B1 (ko) 2007-03-26

Family

ID=35064727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090408A KR100699384B1 (ko) 2004-09-29 2005-09-28 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7256420B2 (ko)
EP (1) EP1650802A3 (ko)
KR (1) KR100699384B1 (ko)
CN (1) CN100470766C (ko)
TW (1) TWI267183B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405139B2 (en) * 2006-08-03 2008-07-29 International Business Machines Corporation Prevention of backside cracks in semiconductor chips or wafers using backside film or backside wet etch
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10388533B2 (en) 2017-06-16 2019-08-20 Applied Materials, Inc. Process integration method to tune resistivity of nickel silicide
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
KR102405723B1 (ko) 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
CN111357090B (zh) 2017-11-11 2024-01-05 微材料有限责任公司 用于高压处理腔室的气体输送系统
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10916433B2 (en) 2018-04-06 2021-02-09 Applied Materials, Inc. Methods of forming metal silicide layers and metal silicide layers formed therefrom
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN112310043B (zh) * 2019-08-02 2022-08-30 联芯集成电路制造(厦门)有限公司 半导体结构及其缺陷检测方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204525A (ja) 1998-01-14 1999-07-30 Seiko Epson Corp 半導体装置の製造方法
KR20030058309A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 반도체 소자 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
JP2967755B2 (ja) 1997-04-17 1999-10-25 日本電気株式会社 半導体装置の製造方法
JP4212293B2 (ja) 2002-04-15 2009-01-21 三洋電機株式会社 半導体装置の製造方法
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204525A (ja) 1998-01-14 1999-07-30 Seiko Epson Corp 半導体装置の製造方法
KR20030058309A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR20060051744A (ko) 2006-05-19
CN100470766C (zh) 2009-03-18
US7256420B2 (en) 2007-08-14
US20070254471A1 (en) 2007-11-01
EP1650802A2 (en) 2006-04-26
EP1650802A3 (en) 2009-07-15
US7820548B2 (en) 2010-10-26
TW200618244A (en) 2006-06-01
US20060073696A1 (en) 2006-04-06
TWI267183B (en) 2006-11-21
CN1755917A (zh) 2006-04-05

Similar Documents

Publication Publication Date Title
KR100699384B1 (ko) 반도체 장치 및 그 제조 방법
KR100658543B1 (ko) 반도체 장치 및 그 제조 방법
KR100841499B1 (ko) 반도체 장치 및 그 제조 방법
KR100648122B1 (ko) 반도체 장치 및 그 제조 방법
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
KR100671921B1 (ko) 반도체 장치 및 그 제조 방법
KR100608186B1 (ko) 반도체 장치의 제조 방법
US8252630B2 (en) Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package
KR100917745B1 (ko) 반도체 장치 및 그 제조 방법
US7226814B2 (en) Semiconductor package device and method for fabricating the same
US6392291B1 (en) Semiconductor component having selected terminal contacts with multiple electrical paths
US7511320B2 (en) Semiconductor device and manufacturing method of the same
JP4936695B2 (ja) 半導体装置及びその製造方法
EP2130222B1 (en) A carrier for bonding a semiconductor chip onto and a method of contacting a semiconductor chip to a carrier
JP2005294875A (ja) 半導体装置及びその製造方法
JP5555400B2 (ja) 半導体装置及びその製造方法
JP2005277173A (ja) 半導体装置及びその製造方法
JP2005039116A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee