KR100695556B1 - 디스플레이 패널을 위한 조합 검출 회로 - Google Patents

디스플레이 패널을 위한 조합 검출 회로 Download PDF

Info

Publication number
KR100695556B1
KR100695556B1 KR1020040066976A KR20040066976A KR100695556B1 KR 100695556 B1 KR100695556 B1 KR 100695556B1 KR 1020040066976 A KR1020040066976 A KR 1020040066976A KR 20040066976 A KR20040066976 A KR 20040066976A KR 100695556 B1 KR100695556 B1 KR 100695556B1
Authority
KR
South Korea
Prior art keywords
layout
data
contact pads
detection
gate
Prior art date
Application number
KR1020040066976A
Other languages
English (en)
Other versions
KR20050021255A (ko
Inventor
유치흐-룽
Original Assignee
중화 픽쳐 튜브스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중화 픽쳐 튜브스 리미티드 filed Critical 중화 픽쳐 튜브스 리미티드
Publication of KR20050021255A publication Critical patent/KR20050021255A/ko
Application granted granted Critical
Publication of KR100695556B1 publication Critical patent/KR100695556B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

본 발명은, 액정 디스플레이 박막 트랜지스터 어레이(LCD TFT 어레이) 제조 공정의 레이아웃을 검출하기 위한 컴비네이션 회로를 적용하는 플랫 패널 디스플레이용 조합 검출 회로에 관한 것이다. 이 방법은 쇼트-링 레이아웃으로 및 쇼팅-바아 레이아웃의 안내를 위한 복수의 연결 와이어 및 스위치들을 사용하여, 레이아웃을 설계할 때 패널의 제조자가 검출 설비에 의한 제한을 받지 않도록 한다. 따라서, 레이아웃 설비에 대한 검출이 광범위하게 적용될 수 있고, 스위치들이 사용되어 수율을 증가시키고 비용을 절감할 수 있는 다양한 검출 방법을 자유롭게 전환시킬 수 있다.

Description

디스플레이 패널을 위한 조합 검출 회로{A COMBINING DETECTING CIRCUIT FOR A DISPLAY PANEL}
도 1a는 종래기술의 쇼트-링 레이아웃 회로의 사시도;
도 1b는 종래기술의 쇼트-링 레이아웃의 부분 회로의 사시도;
도 2a는 종래기술의 쇼팅-바아 레이아웃 회로의 사시도;
도 2b는 종래기술의 쇼팅-바아 레이아웃의 부분 회로의 사시도;
도 3a는 본 발명에 따른 디스플레이 패널용 조합 검출회로의 사시도;
도 3b는 본 발명에 따른 디스플레이 패널용 조합 검출 게이트 드라이버 회로의 일부분을 나타낸 사시도;
도 3c는 본 발명에 따른 디스플레이 패널용 조합 검출 데이터 드라이버 회로의 일부분을 나타낸 사시도이며,
유사한 도면부호는 유사한 부분을 지시하는 본 명세서에 통합되고, 본 발명에서의 일부를 형성하는 상기 도면들은 본 발명의 바람직한 실시예를 나타내고, 본 발명의 원리를 설명하는 역할을 한다.
본 발명은 어레이 제조공정동안 처리되는 박막 트랜지스터를 구비한 플랫 패널의 레이아웃을 검출하는 콤비네이션 회로에 관한 것이다. 이 방법은, 패널 레이아웃의 설계가 검출의 설비에 대한 것으로만 제한되지 않아 수율을 높이고 비용을 절감하도록 종래기술의 쇼트-링 레이아웃 및 쇼팅-바아 레이아웃으로 안내한다.
현재, 액정 디스플레이(LCD) 패널이 제조된 후에 검출공정은 픽셀 디스플레이를 제어하는 디스플레이 패널에서 각 박막 트랜지스터들의 작동이 정확한지의 여부를 검출할 필요가 있다. 상기 패널을 둘러싼 검출회로의 레이아웃은 검출 설비의 형태를 충족시켜야 한다. 통상적으로 적용되는 검출회로의 레이아웃은 쇼트-링 레이아웃 및 쇼팅-바아 레이아웃을 포함한다.
두개의 설비에 대한 레이아웃이 다르기 때문에, 제조공정용 마스크가 상이하여 어레이 제조공정의 수율을 충족시키기 어렵게 한다. 통상적으로, 패널 제조자에 의하여 설계되는 레이아웃의 형태는 상이하기 때문에 상이한 크기, 분해능, 상이한 어레이 검출 설비 등은 전환(switching)되어야 한다. 이는, 패널 디자인을 어렵게하고 다양한 형태의 레이아웃을 만족시키기 위한 검출 설비의 구입 비용을 증가시킨다. 이하, 2가지 타입의 레이아웃에 대해 상세히 기술한다.
도 1a를 참조하자. 도 1a는 쇼트-링 레이아웃(short-ring layout)을 갖는 종래기술의 회로의 사시도이다. 상기 도는 액정 디스플레이 패널을 위한 어레이의 레이아웃을 갖는 디스플레이 장치를 나타내고 있다. 상기 패널은 서로 얽혀 있고(interlace) 수직이도록 게이트 드라이버(G) 및 데이터 드라이버(D)로부터 복수의 스캔 라인(13) 및 데이터 라인(14)을 뽑음(pull)으로써 형성된다. 픽셀 디스플레이 를 제어하는 박막 트랜지스터(11)는 스캔 라인(13) 및 데이터 라인(14)이 얽혀 있는 부분들상에 위치된다. 스캔 라인(13)은 CS ON GATE 방식으로 구성되는 저장 캐패시턴스(12)를 프로세싱한다. 픽셀 디스플레이는 저장 캐패시턴스(12)의 충전/방전에 의하여 제어된다. 박막 트랜지스터(11) 및 주변의 레이아웃의 정확성을 검출하기 위하여, 복수의 스캔 라인(13) 및 데이터 라인(14)이 외부 검출 설비에 연결된다. 상기 도에서 보여지듯이, 복수의 스캔 라인(13)은 복수의 게이트 엔드 콘택트 패드(15a)에 연결되고, 복수의 데이터 라인(14)은 복수의 데이터 엔드 콘택팅 폴라 플레이트(data end contacting polar plate:15b)에 연결된다. 복수의 콘택트 패드(15a,15b)는 검출 설비의 프로프와 접촉하여 각 디스플레이 장치가 우수한지의 여부를 검출하는 위치들인 IC 신호 입력지점들이다. 복수의 게이트 엔드 콘택트 패드(15a) 및 데이터 엔드 콘택트 패드(15b)는 복수의 저항(16)을 거쳐 쇼팅-링(17)에 연결된다. 프로브로부터 각 디스플레이 장치들의 검출된 데이터는 수율을 판정하기 위하여 콘택트된다. 패널의 검출이 완료된 후에는, 다음의 제조 프로세스가 수행된다. 패널 커팅 라인(18)의 방향을 따라 커팅함으로써, 제조 프로세스의 다음 단계가 계속된다.
쇼트-링 레이아웃을 갖는 종래기술의 부분 회로의 사시도인 도 1b에 나타나 있듯이, 스캔 라인(13) 또는 데이터 라인(14)들은 복수의 콘택트 패드(15a,15b)에 연결된다. 검출 설비의 프로브(19)는 콘택트 패드(15a,15b)와 접촉한다. 저항(16)을 사용하면, 보다 큰 정전기가 각각의 스캔 라인(13) 또는 데이터 라인(14)으로 확산되어 패널의 픽셀이 정전기에 의하여 손상되는 것을 방지한다.
도 2a를 참조하자. 도 2a는 쇼팅-바아 레이아웃을 갖는 종래기술의 회로의 사시도이다. 도 1a에서와 같이, 도 2a는 액정 디스플레이 패널용 디스플레이 장치 배열의 레이아웃을 나타내고 있다. 상기 패널은 수직방향으로 얽히도록 게이트 드라이버(G) 및 데이터 드라이버(D)로부터 복수의 스캔 라인(13) 및 데이터 라인(14)들을 뽑아 냄(pulling out)으로써 형성된다. 픽셀 디스플레이를 제어하는 박막 트랜지스터(11)는 교착된 부분상에 위치한다. 픽셀 디스플레이는 저장 캐패시턴스(12)의 충전/방전에 의하여 제어된다. 쇼팅-바아 레이아웃에 대한 검출방법에는 프로프 검출이 적용되지 않는다. 박막 트랜지스터(11) 및 주변의 레이아웃에 연결되는 장치의 정확성을 검출하기 위하여, 복수의 스캔 라인(13) 및 데이터 라인(14)들은 별도로 외부 검출 설비에 연결될 회로들을 구비한다. 상기 도에 나타나 있듯이, 복수의 스캔 라인(13)들은 복수의 데이터 엔드 콘택트 패드(15a)에 연결되며, 복수의 데이터 라인(14)들은 복수의 데이터 엔드 콘택트 패드(15b)에 연결된다. 복수의 폴라 플레이트(15a)는 외부 기판회로의 복수의 쇼트-링에 별도로 연결된다. 이웃하는 2개의 콘택트 패드들은 상이한 쇼트-링에 별도로 연결된다.
상기 도에 나타나 있듯이, 게이트 엔드 콘택트 패드(15a)는 패널의 게이트 드라이버(G)의 스캔 라인(13)에 연결되는 복수의 콘택트 패드이다. 이웃하는 2개의 콘택트 패드는 홀수 게이트 라인(23) 및 짝수 게이트 라인(24)에 별도로 연결된다. 상기 홀수 게이트 엔드(G1) 및 짝수 게이트 엔드(G2)에는 터미널들이 별도로 연결된다. 이와 유사하게, 데이터 라인(14)들은 복수의 데이터 엔드 콘택트 패드(15b)에 연결된다. 이웃하는 콘택트 패드들은 홀수 게이트 라인(21) 및 짝수 게이트 라 인(22)에 별도로 연결된다. 도전 와이어(conducting wire)의 터미널들은 홀수 데이터 엔드(D1) 및 짝수 데이터 엔드(D2)에 별도로 연결된다. 상기 쇼팅-바아 레이아웃의 회로는 홀수 데이터 엔드(D1), 짝수 데이터 엔드(D2), 홀수 게이트 엔드(G1) 및 짝수 게이트 엔드(G2)를 적용하여 신호들을 픽셀들에 입력함으로써 패널 내측의 디스플레이 장치가 잘 작동되는지의 여부를 검출한다. 패널에 대한 검출이 완료된 후에, 패널 분할 라인(panel division line:18)에 의하여, 다음 단계의 제조 프로세스가 연속해서 수행된다.
도 2b를 참조하자. 도 2b는 종래기술의 쇼팅-바아 레이아웃의 부분 회로의 사시도이다. 도 2b는 도 2a의 게이트 드라이버(G)의 부분 회로이다. 복수의 스캔 라인(13)들은 복수의 게이트 엔드 콘택트 패드(15a)에 연결된다. 이웃하는 2개의 콘택트 패드는 홀수 게이트 라인(23) 및 짝수 게이트 라인(24)에 별도로 연결될 홀수/짝수 콘택트 패드 분포를 형성한다. 홀수 게이트 엔드(G1) 및 짝수 게이트 엔드(G2)는 홀수 엔드 콘택트 패드 및 짝수 엔드 콘택트 패드에 의하여 전송되는 검출신호와 별도로 접속될 터미널상에 위치된다. 실제 수행되는 경우에는, 회로를 2개의 뱅크로 분리하는 것으로만 제한되지 않는다. 검출의 효율성을 증가시키기 위하여, 상기 회로는 복수의 뱅크로 분리될 수 있다. 따라서, 복수의 콘택트 패드 신호의 뱅크를 검출용 터미널로 전송하기 위하여 복수의 도전 와이어가 위치된다.
2개의 상술된 종래기술의 검출 방법은 다르며, 따라서 상이한 검출 방법의 사용으로 인해 패널용 레이아웃의 디자인이 상이하고, 레이아웃은 제한될 것이다. 또한, 상이한 레이아웃으로 인해, 상이한 마스크가 전환 및 구입되어야 하기 때문 에 비용이 증가된다. 따라서, 본 발명은, 2개의 검출 회로를 조합하여 쇼트-링 레이아웃 및 쇼팅-바아 레이아웃을 이용하는 종래 기술이 제조 프로세스로 안내될 수 있도록 하여 패널 레이아웃의 설계가 검출설비에 대한 것으로 제한되지 않는다. 더욱이, 상이한 검출방법의 장점 및 단점을 비교하여 설비 제조자에게 개선을 위한 제안들을 제공할 수 있다. 따라서, 수율이 증가되고 비용이 절감될 수 있다.
본 발명은 디스플레이 패널 박막 트랜지스터 배열 제조 프로세스의 레이아웃을 검출하기 위하여 컴비네이션 회로(combination circuit)를 적용하는 디스플레이 패널용 조합 검출회로(combining detection circuit)에 관한 것이다. 본 발명은 쇼트-링 레이아웃 및 쇼팅-바아 레이아웃으로의 안내(directing)를 위한 복수의 스위치 및 연결 와이어를 사용하여, 레이아웃을 설계할 때 패널의 제조자가 검출설비에 대한 제한을 받지 않도록 한다. 따라서, 어떠한 레이아웃 설비에 대한 검출도 적용될 수 있으며 다양한 검출 방법들을 전환시키기 위한 스위치들이 사용되어 수율을 증가시키고 비용이 절감되도록 한다.
디스플레이 패널용의 이러한 조합 검출회로는, 패널 디스플레이의 복수의 스캔 라인 및 복수의 데이터 라인들이 복수의 신호 콘택트 패드를 거쳐 외부 검출회로에 연결되는 복수의 게이트 엔드 콘택트 패드 및 복수의 데이터 엔드 콘택트 패드를 포함하는 복수의 신호 콘택트 패드; 복수의 스캔 라인 및 복수의 데이터 라인들이 복수의 저항을 거쳐 쇼팅-링에 연결되는 복수의 저항; 복수의 데이터 엔드 콘택트 패드들이 복수의 도전 와이어를 거쳐 복수의 데이터 드라이버 신호 라인에 번 갈아 연결되는 복수의 데이터 드라이버 신호 라인; 복수의 게이트 엔드 콘택트 패드들이 복수의 도전 와이어를 거쳐 복수의 게이트 드라이버 신호 라인에 번갈아 연결되는 복수의 게이트 드라이버 신호 라인; 복수의 게이트 드라이버 신호 라인으로 복수의 데이터 드라이버 신호 라인과 복수의 신호 콘택트 패드를 연결하는 도전 와이어상에 위치되는 복수의 스위치들을 포함한다.
현재, 회로가 공장을 떠나기 이전의 검출 설비 및 플랫 패널 디스플레이의 디스플레이 장치와 관련된 것으로서, 쇼트-링 레이아웃 및 쇼팅-바아 레이아웃이 포함된다. 초기 패널 디자인의 이행시, 어떠한 검출 설비가 사용될 것이지가 고려되어야 하고, 그에 따라 레이아웃이 제한된다. 본 발명은 상이한 어레이의 검출 설비들과는 독립적인 검출을 수행하기 위하여 조합 검출 회로를 제공한다. 따라서, 패널의 조사 이전에 쇼팅-바아 레이아웃용 검출의 정확성이 입증될 수 있다. 본 발명은 검출 설비의 조작성을 향상시킬뿐 아니라 비용도 절감할 수 있다.
도 3a는 본 발명에 따른 디스플레이 패널용 조합 검출 회로의 사시도이다. 상기 도는 액정 디스플레이 패널에 대한 디스플레이 장치 배열의 레이아웃을 나타낸다. 패널의 크기는 크기 및 분해능에 의하여 결정된다. 패널은, 얽혀 있고 서로에 대해 수직이도록 게이트 드라이버(G)와 데이터 드라이버(D)로부터 복수의 스캔 라인(13) 및 데이터 라인(14)을 뽑음으로써 형성된다. 픽셀 디스플레이를 제어하는 박막의 트랜지스터(11)는 스캔 라인(13) 및 데이터 라인(14)이 얽혀 있는 부분상에 위치된다. 스캔 라인(13)은 저장 캐패시턴스(12)를 프로세싱한다. 픽셀 디스플레이 는 저장 캐패시턴스(12)의 충전/방전에 의하여 제어된다. 복수의 스캔 라인(13)은 복수의 게이트 엔드 콘택트 패드(15a)에 연결되고, 복수의 데이터 라인(14)은 복수의 데이터 엔드 콘택트 패드(15b)에 연결된다. 따라서, 복수의 콘택트 패드(15a,15b)가 외부 검출회로에 연결된다.
박막 트랜지스터(11) 및 레이아웃에 연결되는 장치의 정확성을 검출하기 위하여, 쇼트-링 레이아웃 및 쇼팅-바아 레이아웃이 조합된다. 게이트 드라이버(G)에 대한 것과 마찬가지로, 복수의 스위치(39)가 게이트 엔드 콘택트 패드(15a)로부터 뽑아낸 복수의 연결 도전 와이어들상에 위치된다. 스위치(39)는 트랜지스터일 수 있다. 스위치 도전 와이어 엔드(306)는 스위치 연결 도전 와이어(38) 및 스위치(39)로 전송될 스위치 신호를 입력하여 검출 레이아웃이 쇼트-링 레이아웃 또는 쇼팅-바아 레이아웃으로 전환되도록 하는데 사용된다. 복수의 게이트 엔드 콘택트 패드(15a)에 연결되는 도전 와이어는 복수의 저항(36)을 거쳐 쇼트-링(37)에 연결된다. 따라서, 저항(36) 및 쇼트-링(37)은 정전기를 도전시킨다. 이웃하는 복수의 게이트 엔드 콘택트 패드(15a)는 도전 와이어를 거쳐 홀수 게이트 라인(33) 및 짝수 게이트 라인(34)에 별도로 연결된다. 스위치(39)들은 2개의 검출 회로들로 전환하는데 사용된다. 버스트 전하(burst electric charge)는 저항(36)을 거쳐 쇼트-링(37)으로 전달될 수 있다. 프로브는 패널 픽셀들을 검출하기 위한 게이트 엔드 콘택트 패드(15a)와 접촉할 수 있고, 홀수 게이트 엔드(303) 및 짝수 게이트 엔드(304)로부터 전송되는 검출 신호는 패널이 잘 작동되는지의 여부를 판정하는데 사용될 수 있다.
이와 유사하게, 데이터 드라이버(D)에 대한 것과 마찬가지로, 복수의 스위치(39)가 데이터 엔드 콘택트 패드(15b)로부터 뽑아낸 복수의 연결 도전 와이어상에 위치된다. 스위치(39)들은 트랜지스터 또는 박막 트랜지스터(TFT)일 수 있다. 스위치 도전 와이어 엔드(306)는 검출 레이아웃을 쇼트-링 레이아웃 또는 쇼팅-바아 레이아웃으로 전환시키는 스위치(39) 및 연결 도전 와이어(38)로 전달될 스위치 신호를 입력하는데 사용된다. 복수의 데이터 엔드 콘택트 패드(15b)에 연결되는 도전 와이어는 저항(36)을 거쳐 쇼트-링(37)에 연결되고, 저항(36) 및 쇼트-링(37)은 정전기를 도전시킨다. 이웃하는 복수의 게이트 엔드 콘택트 패드(15b)는 홀수 데이터 라인(31) 및 짝수 데이터 라인(32)을 포함하는 도전 와이어를 거쳐 복수의 데이터 드라이버 신호 라인에 별도로 연결된다. 스위치(39)들은 2개의 검출 회로들로 전환하는데 사용되며, 프로브는 패널 픽셀들을 검출하기 위한 데이터 엔드 콘택트 패드(15b)와 접촉할 수 있고, 홀수 데이터 엔드(301) 및 짝수 데이터 엔드(302)로부터 전송되는 검출 신호는 패널이 잘 작동되는지의 여부를 판정하는데 사용될 수 있다. 게이트 드라이버(G)의 게이트 엔드 콘택트 패드(15a) 및 데이터 드라이버(D)의 데이터 엔드 콘택트 패드(15b)는 통상적으로 쇼트-링(37)에 연결된다. 게이트 드라이버(G) 및 데이터 드라이버(D)의 이웃하는 신호 폴라 플레이트들은 복수의 데이터 드라이버 신호 라인의 동일 홀수 데이터 라인(31)에 번갈아 연결된다. 짝수 데이터 라인(32)은 게이트 드라이버(G) 및 데이터 드라이버(D)의 번갈아 연결된 신호 콘택트 패드에 연결된다. 이와 유사하게, 복수의 게이트 드라이브 신호 라인들은 통상적으로 신호 라인들에 연결되는 홀수 게이트 라인(33) 및 짝수 게이트 라인(34)을 포함한다. 쇼트-링 레이아웃을 사용하는 검출회로 및 쇼팅-바아 레이아웃을 사용하는 검출회로는 스위치 연결 도전 와이어(306)를 거쳐 복수의 스위치(39)에 의하여 전환된다. 패널에 대한 검출이 완료된 후에, 패널 커팅 라인(18)의 방향을 따라 커팅함으로써, 제조 프로세스의 다음 단계가 연속해서 수행된다.
도 3b를 참조하자. 도 3b는 본 발명에 따른 디스플레이 패널을 위한 조합 검출 게이트 드라이버 회로의 일부분을 나타내고 있는 사시도이다. 상기 도는 게이트 드라이버(G)의 부분 회로를 나타내고 있다. 스캔 라인(13)들은 복수의 게이트 엔드 콘택트 패드(15a)에 연결된다. 각 게이트 엔드 콘택트 패드(15a)들은 도전 와이어를 거쳐 2개의 신호 라인에 연결된다. 그 중 하나는 저항(36)을 거쳐 쇼트-링(37)에 연결되고, 다른 하나는 스위치(39)를 거쳐 복수의 게이트 드라이버 신호 라인의 홀수 게이트 라인(33) 또는 짝수 게이트 라인(34)에 연결된다. 2개의 이웃하는 신호 콘택트 패드들은 복수의 신호 라인들에 번갈아 연결되며, 이 도면에서는 홀수 게이트 라인(33) 및 짝수 게이트 라인(34)으로 제한되는 것으로 도시되지는 않았다. 스위치(39)는 전기 스위치를 형성하도록 트랜지스터 디바이스로 이루어진다. 트랜지스터 디바이스의 게이트가 높은 전압으로 작동되면, 트랜지스터 디바이스가 켜진다(turn on). 소스 및 드레인은 도전된다(즉, S-D 쇼트). 저항(36)으로 인해, 신호 전류는 신호 콘택트 패드에 의하여 스위치(39)를 거쳐 홀수 게이트 라인(33)으로 전달된다. 이웃하는 신호 콘택트 패드들의 신호 전류는 짝수 게이트 라인(34)으로 전달된다. 이러한 상태는 쇼팅-바아 레이아웃의 검출 회로를 사용하는 상황과 등가이다. 스위치(39)가 꺼지면(turn off), 상기 스위치(39) 신호는 전류를 차단할 것이다. 이 정전기는 저항(36)을 거쳐 쇼트-링(37)으로 전달된다. 버스트 정전기가 균일하게 확산될 수 있도록 복수의 프로브(19)는 복수의 게이트 엔드 콘택트 패드(15a)와 접촉할 것이다. 이러한 상태는 쇼트-링 레이아웃의 검출 회로와 등가이다. 따라서, 2개의 검출 회로로의 전환의 목적은 상술된 작동 방법을 이용함으로써 달성된다.
도 3c를 참조하기로 하자. 도 3c는 본 발명에 따른 디스플레이 패널을 위한 조합 검출 데이터 드라이버 회로의 일부분을 나타내고 있는 사시도이다. 상기 도는 데이터 드라이버(D)의 부분 회로를 나타내고 있다. 데이터 라인(14)들은 복수의 데이터 엔드 콘택트 패드(15b)에 연결된다. 각 데이터 엔드 콘택트 패드(15b)들은 도전 와이어를 거쳐 2개의 신호 라인에 연결된다. 그 중 하나는 저항(36)을 거쳐 쇼트-링(37)에 연결되고, 다른 하나는 스위치(39)를 거쳐 복수의 데이터 드라이버 신호 라인의 홀수 데이터 라인(31) 또는 짝수 데이터 라인(32)에 연결된다. 2개의 이웃하는 신호 콘택트 패드들은 복수의 신호 라인들에 번갈아 연결되며, 이 도면에 나타난 실시예로 제한되지는 않는다. 스위치(39)가 켜지면, 저항(36)때문에 신호 콘택트 패드에 의하여 스위치(39)를 거쳐 홀수 데이터 라인(31)으로 신호 전류가 전달되고, 이웃하는 신호 콘택트 패드들의 신호 전류는 짝수 데이터 라인(32)으로 전달된다. 이러한 상태는 쇼팅-바아 레이아웃의 검출 회로를 사용하는 상황과 등가이다. 스위치(39)가 꺼지면, 상기 스위치(39) 신호 전류를 차단할 것이다. 이 정전기는 저항(36)을 거쳐 쇼트-링(37)으로 전달된다. 버스트 정전기가 균일하게 확산될 수 있도록 복수의 프로브(19)는 복수의 데이터 엔드 콘택트 패드(15b)와 접촉할 것이다. 이러한 상태는 쇼트-링 레이아웃의 검출 회로를 사용하는 상황과 등가이다. 따라서, 2개의 검출 회로로의 전환의 목적은 상술된 작동 방법을 이용함으로써 달성된다.
이제까지 본 발명에 따른 디스플레이 패널을 위한 조합 검출 회로를 상세히 설명하였다. 복수의 스위치들은 디스플레이 패널의 검출 회로상에 위치하여 조합 검출 회로를 형성한다. 상기 스위치들은 상이한 검출 설비들로 전환시키는데 사용되어, 패널 회로의 설계가 검출 레이아웃에 대해 독립적이고 제조 프로세스가 제한받지 않도록 한다. 일 형태의 레이아웃의 검출이 다른 형태의 레이아웃의 검출 설비를 유휴상태로 만드는 상황은 발생되지 않는다. 또한, 검출 설비들의 품질을 비교하여 비용을 절감할 수 있다.
당업자라면, 본 발명에서 지적한 점들은 유지하면서도 장치의 여러 수정 및 변형이 가능하다는 것을 이해할 수 있을 것이다. 따라서, 상술된 부분들은 후속 청구항의 경계 및 범위에 의해서만 제한되도록 해석되어야 한다.
본 발명에 따르면, 액정 디스플레이 박막 트랜지스터 어레이 제조 공정의 레이아웃을 검출하기 위한 조합 회로를 적용하는 플랫 패널 디스플레이용 조합 검출 회로를 얻을 수 있다.

Claims (9)

  1. 조합 검출 회로상에 설치되어 쇼트-링 레이아웃 및 쇼팅-바아 레이아웃을 전환시키는 스위치를 적용하는 디스플레이 패널용 조합 검출 회로에 있어서,
    복수의 게이트 엔드 콘택트 패드 및 복수의 데이터 엔드 콘택트 패드를 포함하는 복수의 신호 콘택트 패드를 포함하되, 상기 디스플레이 패널의 복수의 데이터 라인 및 복수의 스캔 라인은 복수의 신호 폴라 플레이트를 거쳐 외부 검출 회로에 연결되고;
    복수의 저항을 포함하되, 상기 복수의 스캔 라인 및 복수의 데이터 라인은 상기 복수의 저항을 거쳐 링 신호 라인에 연결되고;
    복수의 데이터 드라이버 신호 라인을 포함하되, 상기 복수의 데이터 엔드 콘택트 패드들은 복수의 도전 와이어를 거쳐 상기 복수의 데이터 드라이버 라인에 번갈아 연결되고;
    복수의 게이트 드라이버 신호 라인을 포함하되, 상기 복수의 게이트 엔드 콘택트 패드는 상기 복수의 도전 와이어를 거쳐 상기 복수의 게이트 드라이버 신호 라인에 번갈아 연결되고;
    상기 복수의 신호 콘택트 패드 및 상기 복수의 데이터 드라이버 신호 라인을 상기 복수의 게이트 드라이버 신호 라인들과 연결시키는 상기 도전 와이어상에 위치설정되는 복수의 스위치;를 포함하여 이루어지고,
    상기 복수의 스위치들은 , 상기 디스플레이 패널의 검출 신호가 상기 링 신호 라인 또는 상기 복수의 게이트 드라이버 신호 라인 및 상기 복수의 게이트 드라이버 신호 라인으로 전송되도록 전환시키는데 사용되며,
    상기 복수의 스위치가 켜지면, 쇼팅-바아 레이아웃을 갖는 검출 회로가 사용되고; 상기 복수의 스위치가 꺼지면, 쇼트-링 레이아웃을 갖는 검출 회로가 사용되는 것을 특징으로 하는 조합 검출 회로.
  2. 제1항에 있어서,
    상기 복수의 스위치들은 복수의 트랜지스터인 것을 특징으로 하는 조합 검출 회로.
  3. 제1항에 있어서,
    복수의 스위치들은 연결 도전 와이어를 거쳐 서로 연결되는 것을 특징으로 하는 조합 검출 회로.
  4. 제1항에 있어서,
    상기 링 신호 라인은 링 신호 엔드에 연결되는 것을 특징으로 하는 조합 검출 회로.
  5. 제1항에 있어서,
    상기 복수의 게이트 드라이버 신호 라인은 복수의 게이트 엔드에 연결되는 것을 특징으로 하는 조합 검출 회로.
  6. 제1항에 있어서,
    상기 복수의 데이터 드라이버 신호 라인은 복수의 데이터 엔드에 연결되는 것을 특징으로 하는 조합 검출 회로.
  7. 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 링 신호 엔드, 상기 복수의 게이트 엔드 및 상기 복수의 데이터 엔드는 상기 검출 신호를 위한 검출 엔드인 것을 특징으로 하는 조합 검출 회로.
  8. 제1항에 있어서,
    상기 복수의 신호 콘택트 패드들은 복수의 프로브 접촉 콘택트 패드들인 것을 특징으로 하는 조합 검출 회로.
  9. 삭제
KR1020040066976A 2003-08-26 2004-08-25 디스플레이 패널을 위한 조합 검출 회로 KR100695556B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW092123496 2003-08-26
TW092123496A TWI239403B (en) 2003-08-26 2003-08-26 A combining detection circuit for a display panel

Publications (2)

Publication Number Publication Date
KR20050021255A KR20050021255A (ko) 2005-03-07
KR100695556B1 true KR100695556B1 (ko) 2007-03-14

Family

ID=34215120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040066976A KR100695556B1 (ko) 2003-08-26 2004-08-25 디스플레이 패널을 위한 조합 검출 회로

Country Status (3)

Country Link
US (1) US7274352B2 (ko)
KR (1) KR100695556B1 (ko)
TW (1) TWI239403B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI220696B (en) * 2003-09-12 2004-09-01 Toppoly Optoelectronics Corp Testing device and its operation method of the flat-panel display
TWI333094B (en) * 2005-02-25 2010-11-11 Au Optronics Corp System and method for display testing
KR101137885B1 (ko) * 2005-06-15 2012-04-25 엘지디스플레이 주식회사 액정표시장치와 그 검사방법
KR101129618B1 (ko) * 2005-07-19 2012-03-27 삼성전자주식회사 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
KR101209042B1 (ko) * 2005-11-30 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
CN100416344C (zh) * 2006-01-18 2008-09-03 中华映管股份有限公司 主动元件阵列基板、液晶显示面板与两者的检测方法
US7298165B2 (en) 2006-01-20 2007-11-20 Chunghwa Picture Tubes, Ltd. Active device array substrate, liquid crystal display panel and examining methods thereof
KR101142993B1 (ko) * 2006-02-20 2012-05-08 삼성전자주식회사 표시 장치 및 그의 감지부 검사 방법
TW200732808A (en) * 2006-02-24 2007-09-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
US7324098B1 (en) 2006-07-26 2008-01-29 Chunghwa Picture Tubes, Ltd. Driving circuit for display device
US20080055226A1 (en) * 2006-08-30 2008-03-06 Chunghwa Picture Tubes, Ltd. Dac and source driver using the same, and method for driving a display device
JP5428299B2 (ja) * 2008-03-18 2014-02-26 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI389092B (zh) * 2008-03-26 2013-03-11 Au Optronics Corp 一種驅動模組及減緩顯示器之驅動模組老化之方法
TWI412766B (zh) * 2009-09-04 2013-10-21 Wintek Corp 主動元件陣列以及檢測方法
US20130082997A1 (en) * 2011-09-30 2013-04-04 Apple Inc. System and method for detection of dimensions of display panel or other patterned device
US9293073B2 (en) * 2011-12-14 2016-03-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Testing system
TWI470332B (zh) 2012-06-29 2015-01-21 Au Optronics Corp 顯示面板及其檢測方法
CN102788946B (zh) * 2012-07-20 2015-02-18 京东方科技集团股份有限公司 晶体管特性测试结构及采用该结构的测试方法
US9230870B2 (en) * 2013-01-30 2016-01-05 Infineon Technologies Ag Integrated test circuit and method for manufacturing an integrated test circuit
KR102246365B1 (ko) 2014-08-06 2021-04-30 삼성디스플레이 주식회사 표시장치와 그의 제조방법
EP3204748A4 (en) * 2014-10-05 2018-07-11 Camfil USA, Inc. Non-intrusive filter scanning
KR102315889B1 (ko) 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
KR102482023B1 (ko) * 2016-01-28 2022-12-28 삼성전자주식회사 적층 메모리 칩 전기적 단락 검출 장치 및 방법
JP2017138393A (ja) * 2016-02-02 2017-08-10 株式会社 オルタステクノロジー 液晶表示装置及びその検査方法
US10971095B2 (en) 2016-10-31 2021-04-06 Panasonic Corporation Liquid crystal display device and failure inspection method
CN208969376U (zh) * 2018-11-12 2019-06-11 惠科股份有限公司 测试走线结构、测试装置及测试系统
CN110045223B (zh) * 2019-04-28 2021-09-07 云谷（固安）科技有限公司 一种显示面板及其测试方法、显示装置
CN110189664A (zh) * 2019-05-15 2019-08-30 深圳市华星光电半导体显示技术有限公司 画素阵列检测基板及制作方法、检测画素阵列基板的方法
CN110767131B (zh) * 2019-10-15 2023-03-24 Tcl华星光电技术有限公司 液晶显示面板的点灯检测方法、点灯治具
CN111179794B (zh) * 2020-01-06 2022-04-19 京东方科技集团股份有限公司 检测电路、阵列基板、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148688A (ja) * 1992-02-21 1994-05-27 Toshiba Corp 液晶表示装置
KR20000011657A (ko) * 1998-07-14 2000-02-25 마찌다 가쯔히꼬 액티브매트릭스기판의집합기판,및그제조방법및그검사방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11509938A (ja) * 1995-07-31 1999-08-31 リットン システムズ カナダ リミテッド 静電放電防止回路付き半導体スイッチアレイおよび製造方法
KR100244182B1 (ko) * 1996-11-29 2000-02-01 구본준 액정표시장치
KR100239779B1 (ko) * 1996-12-04 2000-01-15 구본준 액정표시장치
KR100271038B1 (ko) * 1997-09-12 2000-11-01 구본준, 론 위라하디락사 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
KR100281058B1 (ko) * 1997-11-05 2001-02-01 구본준, 론 위라하디락사 액정표시장치
KR100333271B1 (ko) * 1999-07-05 2002-04-24 구본준, 론 위라하디락사 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법.
JP2001265248A (ja) * 2000-03-14 2001-09-28 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置、及び、その検査方法
KR100353955B1 (ko) * 2000-12-20 2002-09-28 엘지.필립스 엘시디 주식회사 신호라인 검사를 위한 액정표시장치
JP4562938B2 (ja) * 2001-03-30 2010-10-13 シャープ株式会社 液晶表示装置
KR100455437B1 (ko) * 2001-12-29 2004-11-06 엘지.필립스 엘시디 주식회사 유리기판의 효율이 향상된 액정표시소자
US7342579B2 (en) * 2004-10-11 2008-03-11 Chunghwa Picture Tubes, Ltd. Thin film transistor array plate, liquid crystal display panel and method of preventing electrostatic discharge

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148688A (ja) * 1992-02-21 1994-05-27 Toshiba Corp 液晶表示装置
KR20000011657A (ko) * 1998-07-14 2000-02-25 마찌다 가쯔히꼬 액티브매트릭스기판의집합기판,및그제조방법및그검사방법

Also Published As

Publication number Publication date
TWI239403B (en) 2005-09-11
US7274352B2 (en) 2007-09-25
TW200508620A (en) 2005-03-01
KR20050021255A (ko) 2005-03-07
US20050046439A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
KR100695556B1 (ko) 디스플레이 패널을 위한 조합 검출 회로
CN108874194B (zh) 内嵌式触控显示装置及其测试方法和制作方法
KR100671640B1 (ko) 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
US20200343270A1 (en) Array substrate and display panel
KR100353955B1 (ko) 신호라인 검사를 위한 액정표시장치
US7746417B2 (en) Thin film transistor array panel for a display
KR100895311B1 (ko) 액정 표시 장치 및 그 검사 방법
US20100127258A1 (en) Lcd panel having shared shorting bars for array inspection and panel inspection
KR950027474A (ko) 액정표시장치
JP2004133421A (ja) 液晶表示装置、その検査方法及び製造方法
CN103345898B (zh) 显示装置
CN110488547B (zh) 显示面板
CN110045223B (zh) 一种显示面板及其测试方法、显示装置
WO2018152884A1 (zh) 一种测试阵列基板的栅极线的线路及方法
JP2820233B2 (ja) 表示装置の検査装置および検査方法
US20050057273A1 (en) Built-in testing apparatus for testing displays and operation method thereof
US10948749B2 (en) Display panel, display test apparatus and method of testing display panel
US7518601B2 (en) Array substrate and display apparatus and method for manufacturing display apparatus
JP3192236B2 (ja) 電子映像装置
KR100973803B1 (ko) 액정 표시 장치
KR100945951B1 (ko) 비주얼 검사 및 그로스 테스트 겸용 프로브 유닛
TWI276037B (en) Combined inspection circuit and method for inspecting TFT liquid crystal display panels
JP4685336B2 (ja) Ｔｆｔアレイ検査装置
WO2023116106A1 (zh) 显示基板及其测试方法和显示装置
JP2004226931A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 13