CN103345898B - 显示装置 - Google Patents

Abstract

一种显示装置，包括基板、像素阵列、源极驱动模块和放电电路。像素阵列、源极驱动模块和放电电路都配置在基板上。放电电路具有多个开关，分别耦接至像素阵列上的数据线，且每一开关具有耦接对应的数据线的第一端、耦接至一预设电压的第二端、以及耦接一控制信号的控制端。当显示装置被电源关闭时，控制信号就会被使能，使得每一开关都会被导通，并且使得数据线被导通至预设电压。由于本发明在显示装置电源关闭时，可以将每一数据线分别耦接至一预设电压，因此就可以有效地移除残余在每一像素中的电荷。

Description

显示装置

技术领域

本发明涉及一种放电电路，尤其涉及一种用于显示装置中的放电电路。

背景技术

一般来说，当显示装置被不正常关机时，会因为像素中残余的电荷来不及被释放，而使得显示装置的画面上产生亮点。更甚者，这些残余的电荷会使每一像素中的元件的参数偏移。如此的偏移，会使每一像素中的液晶在不同的条件下进行操作，而造成画面闪烁的情况发生。

发明内容

有鉴于此，本发明提供一种显示装置，在关机的状态下，可以有效地移除残余在每一像素中的电荷。

另外，本发明还提供一种显示装置的操作方法，可以在显示装置电源关闭时移除残余在每一像素中的电荷。

本发明提供一种显示装置，包括基板、像素阵列、源极驱动模块和测试电路。其中，像素阵列、源极驱动模块和测试电路都配置在基板上。特别的是，测试电路是配置在源极驱动模块和像素阵列之间，其用来在显示装置的制造过程中测试像素阵列是否存在有缺陷的像素。此测试电路具有多个开关，分别耦接至配置于像素阵列上的数据线，且每一开关具有耦接对应的数据线的第一端、耦接至一预设电压的第二端、以及耦接至一控制信号的一控制端。当显示装置被电源关闭时，上述的控制信号会被使能，导致每一开关都被导通，并使得每一数据线分别被导通至预设电压。

从另一观点来看，本发明更提供另一种显示装置，包括基板、像素阵列、源极驱动模块和放电电路。像素阵列、源极驱动模块和放电电路都配置在基板上。放电电路具有多个开关，分别耦接至像素阵列上的数据线，且每一开关具有耦接对应的数据线的第一端、耦接至一预设电压的第二端、以及耦接一控制信号的控制端。当显示装置被电源关闭时，控制信号就会被使能，使得每一开关都会被导通，并且使得数据线被导通至预设电压。

从另一观点来看，本发明又提供一种显示装置的操作方法。显示装置具有多个数据线和测试电路。其中，测试电路是用来在测试显示装置是否具有缺陷的像素，并且测试电路具有多个开关，分别耦接上述的数据线。本发明的操作方法是当显示装置被电源关闭时，导通测试电路中的开关，以使每一数据线分别耦接一预设电压。

由于本发明在显示装置电源关闭时，可以将每一数据线分别耦接至一预设电压，因此就可以有效地移除残余在每一像素中的电荷。

附图说明

图1显示为依照本发明第一实施例的一种显示装置的方块图。

图2显示为依照本发明第一实施例的一种放电电路的电路图。

图3显示为依照本发明第二实施例的一种显示装置的方块图。

图4显示为依照本发明第二实施例的一种测试电路的电路图。

图5显示为依照本发明的一实施例的一种显示装置的操作方法的步骤流程图。

其中，附图标记说明如下：

100、300：显示装置

102：基板

104：像素阵列

106、108：扫描控制模块

110：源极驱动模块

112、DL1-DLN：数据线

114：放电电路

122、124：扫描信号扇出区(Fan-out area)

126：数据信号扇出区

202、204、206、208、312、314、316、318、320、322：开关

302：测试电路

330：测试控制单元

332、334：测试数据线

336：控制线

Data_Odd、Data_Even：测试数据信号

GND：接地电位

SW：开关信号

Vcom：共同电压

Vg：控制信号

S502、S504、S506、S508、S510：显示装置的操作方法的步骤流程

具体实施方式

图1显示为依照本发明第一实施例的一种显示装置的方块图。请参照图1，本实施例所提供的显示装置100，包括基板102。另外，在基板102上，则配置有像素阵列104。另外，较佳地但不限定地，在基板102上还可以配置有扫描控制模块106和108，以及源极驱动模块110。扫描控制模块106和108分别配置在像素阵列104的两侧，而源极驱动模块110则配置于像素阵列104的下侧。本领域技术人员应当知道，在此所谓的下侧仅是用来表达相对的位置关系。因此，在实际的应用上，无论源极驱动模块110位于像素阵列104的任一侧，都不致影响本发明主要的精神。

以上的实施例是公开双边扫描的结构。然而，本发明并不限定在双边扫描结构的显示装置。因此，若是以单边扫描的结构来看，扫描控制模块106和108其中之一可以被省略。以下的实施例的是以双边扫描结构为例叙述，本领域的技术人员当可自行推得单边扫描结构的应用方式，以下将不再赘述。

请继续参照图1，在像素阵列104上，沿一预设方向配置有多条数据线112。特别的是，在像素阵列104相对于源极驱动模块110的上侧配置有一放电电路114，其会分别耦接每一数据线112。

图2显示为依照本发明第一实施例的一种放电电路的电路图。请参照图2，放电电路114具有多个开关，例如202、204、206和208。其中，每一开关都具有一第一端耦接数据线DL1-DLN其中之一、一第二端耦接至一预设电压、以及一控制端耦接一控制信号Vg。在本实施例中，上述的开关可以利用NMOS晶体管来实现。当然，在另外的实施例中，上述的开关也可以用PMOS晶体管来实现，本发明并不限制。

当显示装置100为电源开启而正常运作时，控制信号Vg为一第一准位，例如是低电位。此时，放电电路114中的开关皆不导通。相对地，本实施例若是侦测到显示装置100被电源关闭，则会将控制信号Vg的电位切换至第二准位，例如是高电位。此时，放电电路114中所有的开关都被导通，使得数据线DL1～DLN都被耦接至预设电压，例如是接地电位。此时，每一像素中所残余的电荷就可以通过对应的数据线而被释放。

请再参照图1，扫描控制模块106和108与像素阵列104之间，以及源极驱动模块110与像素阵列104之间，分别有扫描信号扇出区(Fan-outarea)122和124、以及数据信号扇出区126。由于放电电路114是位于像素阵列104的上侧，因此不会与扫描信号扇出区122和124，以及数据信号扇出区126重叠。如此一来，本实施例所提供的结构可以避免放电电路114与扫描信号扇出区122和124，以及数据信号扇出区126中的绕线跨线，而造成线路布局的复杂度上升。

虽然在上述实施例所提供的结构中，放电电路114可以避免与扫描信号扇出区122和124，以及数据信号扇出区126中的绕线跨线，然而由于放电电路114是位于像素阵列104的上侧，就造成基板102需要多出一个空间来容纳放电电路114。如此一来，就会造成硬件成本的上升，并且导致显示装置100的尺寸较没有弹性。

图3显示为依照本发明第二实施例的一种显示装置的方块图。请参照图3，本实施例所提供的显示装置300，同样也包括基板102、像素阵列104、扫描控制模块106和108以及源极驱动模块110。此外，一般在源极驱动模块110和像素阵列104之间，都会配置一测试电路302，其可以耦接配置在像素阵列104上的数据线112，以用来检测像素阵列104是否存在具有缺陷的像素。

图4显示为依照本发明第二实施例的一种测试电路的电路图。请参照图4，测试电路302具有多个开关，例如312、314、316、318、320和322。如上所述，这些开关312、314、316、318、320和322可以利用NMOS晶体管或PMOS晶体管来实现。在本实施例中，这些开关312、314、316、318、320和322是采用NMOS晶体管来实现。其中，每一开关312、314、316、318、320和322都具有一第一端耦接数据线DL1-DL6其中之一、一第二端分别通过测试数据线332或334耦接至一测试控制单元330、以及一控制端通过一控制线336耦接至测试控制单元330。

在显示装置300的制造过程中，测试电路302是用来测试像素阵列104是否存在有缺陷的像素。例如，当对像素阵列104进行测试时，测试控制单元330可以通过控制线336传送一具有第一准位的开关信号SW给所有的开关312、314、316、318、320和322，而导通每一开关。另一方面，测试控制单元330会通过测试数据线332和334传送测试数据信号Data_Odd以及Data_Even到各开关所耦接的数据线。若是测试数据Data_Odd和Data_Even是要让显示装置300显示黑画面，则若是检测发现像素阵列104有显示白色的像素时，就代表像素阵列104存在具有缺陷的像素。

在本实施例中，当显示装置300的检测结束后，测试控制单元330会被禁能。此时，测试控制线332和334可以被耦接至一预设电压的接点，例如是基板102上的接地接点，或是共同电压Vcom的接点。另外，控制线336则被耦接至控制信号Vg，并且此控制信号Vg可以由源极驱动模块110所提供。当显示装置300被电压启动运作时，控制信号Vg被维持在禁能的电位。此时，每一开关都会被禁能。相对地，当显示装置300的电源被关闭时，控制信号Vg就会被切换至使能的电位，而将开关312、314、316、318、320和322导通，且测试控制线332和334被耦接至一预设电压，该预设电压，举例而言，可以是一地电压。如此一来，数据线DL1-DL6可以通过对应的开关而耦接至预设电压，并且使得像素阵列104中每一像素所残余的电荷能够被释放出来。

虽然在以上的实施例中，测试数据线332和334是被耦接至基板102上的预设电压接点，然而在其它实施例中，测试电压线332和334也可以耦接至源极驱动模块110上的预设电压接点。此外，在一些实施例中，开关312、314、316、318、320和322可以分为第一组开关和第二组开关。例如，开关312、314和316被分为第一组开关，而开关318、320和322则被分为第二组开关。其中，第一组开关中的开关的第二端可以耦接至基板102左侧的预设电压接点，而第二组开关中的开关的第二端则可以耦接至基板102右侧的预设电压接点。

图5显示为依照本发明的一实施例的一种显示装置的操作方法的步骤流程图。请参照图5，本实施例所提供的操作方法可以适用于上述图1或图3所揭露的显示装置100或300。首先，如步骤S502所述，判断显示装置是否电源关闭。若是显示装置为电源开启而正常运作时(就是步骤S502所标示的“否”)，则进行步骤S504，就是使上述的控制信号Vg维持在禁能的电位，而使得放电电路或测试电路中的开关被禁能。在一些实施例中，当步骤S504执行后，还可以如步骤S506所述，将预设电压，例如是接地电压或共同电压，下拉至更低的电位。

相对地，若是在步骤S502进行时，判断显示装置被电源关闭，无论是正常关闭或是不正常关闭，此时都会进行步骤S508，就是将控制信号Vg切换至使能的电位，而导通放电电路或测试电路中的每一开关。如此一来，每一数据线都会被导通至预设电压，以释放每一像素中的残余电荷。另外，在一些实施例中，还可以进行步骤S510，就是使源极驱动模块110输出预设电压到每一数据线，以进一步对各像素进行放电。

Claims (4)

1.一种显示装置，包括：

一基板；

一像素阵列，形成在该基板上，并配置有多个数据线；

一源极驱动模块，配置在该基板上，并耦接所述多个数据线；以及

一测试电路，配置在该基板上，并配置在该源极驱动模块和该像素阵列之间，用以在该显示装置的制造过程中测试该像素阵列中的每一像素是否有缺陷，而该测试电路具有多个开关，分别耦接至所述多个数据线，且所述多个开关的每一个具有一第一端耦接对应的数据线、一第二端耦接至一预设电压、以及一控制端耦接一控制信号，

其中当该显示装置被电源关闭时，该控制信号会被使能，导致每一开关都被导通，并使得所述多个数据线被导通至该预设电压；

所述多个开关的第二端耦接至该基板的一共同电压端点。

2.如权利要求1所述的显示装置，其中所述多个开关的部分的第二端耦接至该基板的第一侧的共同电压端点，而所述多个开关的其余的部分的第二端耦接至该基板的第二侧的共同电压端点。

3.如权利要求1所述的显示装置，其中对应于奇数条数据线的开关的第二端耦接至该基板的一第一共同电压端点，而对应于偶数条数据线的开关的第二端耦接至该基板的一第二共同电压端点。

4.一种显示装置，包括：

一基板；

一像素阵列，形成在该基板上，并配置有多个数据线；

一源极驱动模块，配置在该基板上，并耦接所述多个数据线；以及

一放电电路，配置在该基板上，位于该源极驱动模块和该像素阵列之间，并具有多个开关，分别耦接至所述多个数据线，且所述多个开关的每一个具有一第一端耦接对应的数据线、一第二端耦接至一预设电压、以及一控制端耦接一控制信号，

其中当该显示装置被电源关闭时，该控制信号会被使能，导致每一开关都被导通，并使得所述多个数据线被导通至该预设电压；

所述多个开关的第二端耦接至该基板的一共同电压端点。