CN104460161A - 一种边缘电路、阵列基板和显示面板 - Google Patents

Abstract

本发明提供了一种边缘电路、阵列基板和显示面板，包括：多个第一开关、至少一个第二开关以及至少一个测试端，第一开关的控制端均与第一控制线电连接，第二开关的控制端均与第二控制线电连接，且第一开关的输出端与至少一条数据线电连接，每个第一开关的输入端与一个第二开关的输出端和一个测试端电连接，第二开关的输入端均与低电位或地电连接。从而可以通过第一控制线控制第一开关导通或断开，通过第二控制线控制第二开关导通或断开，来对数据线进行测试或清除数据线中残留的电荷，进而解决了由于残留大量电荷而影响显示面板的画面显示效果的问题。

Description

一种边缘电路、阵列基板和显示面板

技术领域

本发明涉及显示技术领域，更具体地说，涉及一种边缘电路、阵列基板和显示面板。

背景技术

显示面板在制造的过程中需要不断地对栅极线、数据线和公共电极线等进行测试，以保证显示面板的质量和性能。现有的一种测试方法是在制造阵列基板的同时，在阵列基板周围形成测试电路，通过测试电路对需要测试的线路进行测试，然后在测试完成后，将测试电路去除，继续进行后续的制造过程。但是，在数据线完成测试后和显示面板工作的过程中，由于数据线上还残留大量的电荷，因此，会影响显示面板的画面显示效果。

发明内容

有鉴于此，本发明提供了一种边缘电路、阵列基板和显示面板，以解决现有技术中由于残留大量电荷而影响显示面板的画面显示效果的问题。

为实现上述目的，本发明提供如下技术方案：

一种边缘电路，用于为一包括多条数据线的像素阵列进行电学测试或进行放电，包括：

多个第一开关、至少一个第二开关以及至少一个测试端，所述第一开关的控制端均与第一控制线电连接，所述第二开关的控制端均与第二控制线电连接，且所述第一开关的输出端与至少一条所述数据线电连接，每个所述第一开关的输入端与一个所述第二开关的输出端和一个所述测试端电连接，所述第二开关的输入端均连接至固定电位。

一种阵列基板，包括如上任一项所述的边缘电路。

一种显示面板，包括如上所述的阵列基板。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的边缘电路、阵列基板和显示面板，该边缘电路包括多个第一开关、至少一个第二开关以及至少一个测试端，所述第一开关的控制端均与第一控制线电连接，所述第二开关的控制端均与第二控制线电连接，且所述第一开关的输出端与至少一条所述数据线电连接，每个所述第一开关的输入端与一个所述第二开关的输出端和一个所述测试端电连接，所述第二开关的输入端均与连接至固定电位，从而可以通过第一控制线控制第一开关导通或断开，通过第二控制线控制第二开关导通或断开，来对数据线进行测试或清除数据线中残留的电荷，进而解决了由于残留大量电荷而影响显示面板的画面显示效果的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种测试电路的结构示意图；

图2为本发明实施例提供的一种边缘电路的结构示意图；

图3为本发明实施例提供的另一种边缘电路的结构示意图；

图4为本发明实施例提供的一种阵列基板的结构示意图；

图5为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，现有的测试电路在完成测试后，数据线中会残留大量电荷，影响画面的显示效果。测试电路的结构如图1所示，包括与所有奇数列数据线相连的第一引线1011、与所有偶数列数据线相连的第二引线1012、源极与第一引线1011相连漏极与显示面板的柔性线路板相连的第一晶体管103、源极与第二引线1012相连漏极与该柔性线路板相连的第二晶体管104，其中，第一晶体管103和第二晶体管104的栅极均通过第一控制线105与显示面板的柔性线路板相连。

发明人研究发现，上述测试电路在测试完成后数据线中残留的大量电荷的主要原因是，在测试完成后，第一控制线会被彻底断开，导致电荷只能残留在数据线中。

基于此，本发明提供了一种边缘电路，以克服现有技术存在的上述问题，包括：

多个第一开关、至少一个第二开关以及至少一个测试端，所述第一开关的控制端均与第一控制线电连接，所述第二开关的控制端均与第二控制线电连接，且所述第一开关的输出端与至少一条所述数据线电连接，每个所述第一开关的输入端与一个所述第二开关的输出端和一个所述测试端电连接，所述第二开关的输入端均连接至固定电位。

本发明提供了一种阵列基板，包括上述边缘电路。

本发明还提供了一种显示面板，包括上述阵列基板。

本发明提供的边缘电路、阵列基板和显示面板，通过第一控制线控制第一开关导通或断开，通过第二控制线控制第二开关导通或断开，通过测试端向数据线或数据线组提供测试信号，来对数据线进行测试或清除数据线中残留的电荷，进而解决了由于数据线残留大量电荷而影响显示面板的画面显示效果的问题。

以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本发明的一个实施例提供了一种边缘电路，用于对一包括多条数据线的像素阵列进行电学测试或进行放电，该边缘电路位于像素阵列的边缘区域，且包括与上述数据线电连接的多个第一开关、至少一个第二开关以及至少一个测试端，优选的，本发明实施例中的第一开关为第一晶体管，第二开关为第二晶体管，但是，本发明并不仅限于此，在其他实施例中，第一开关和第二开关还可采用其他开关器件。

其中，第一晶体管的控制端即栅极均与第一控制线电连接，第二晶体管的控制端即栅极均与第二控制线电连接，且第一晶体管的输出端与至少一条所述数据线或由至少两条所述数据线组成的数据线组电连接，每个第一晶体管的输入端与一个第二晶体管的输出端和一个所述测试端电连接，第二晶体管的输入端均连接至固定电位，其中，该固定电位为公共电位、低电位或接地电位。

本发明实施例提供的边缘电路中，第二晶体管的个数可以小于或者等于第一晶体管的个数。当第二晶体管小于第一晶体管的个数时，如图2所示，每个第二晶体管2031和2032的输出端均与至少一个第一晶体管2021的输入端电连接，即第二晶体管2031和2032可以与一个第一晶体管2021电连接，也可以与多个第一晶体管2021电连接。当第二晶体管的个数等于第一晶体管的个数时，第一晶体管与第二晶体管一一对应，且每一个第一晶体管的输入端均与一个第二晶体管的输出端电连接，该边缘电路的工作原理与图2所示的边缘电路的工作原理相同，在此不再赘述。

图2以两个第二晶体管2031和2032各连接一半的第一晶体管2021为例进行说明，但是，本发明并不仅限于此，在其他实施例中第一晶体管和第二晶体管的个数以及相互间的连接关系还可有多种，只要满足第二晶体管的个数小于第一晶体管的个数并且每个第二晶体管的输出端均与至少一个第一晶体管的输入端电连接即可。

如图2所示，像素阵列中的数据线包括第一数据线2000和第二数据线2001，优选的，第一数据线2000为像素阵列中奇数列的数据线，第二数据线2001为像素阵列中偶数列的数据线，但是本发明并不仅限于此。边缘电路20包括多个第一晶体管2021以及两个第二晶体管2031和2032、第一控制线204、第二控制线205、第一测试端206和第二测试端207。

其中，每个第一晶体管2021的输出端均与一个第一数据线2000或第二数据线2001电连接，第一数据线2000对应的第一晶体管2021的输入端与第一测试端206电连接，第二数据线2001对应的第一晶体管2021的输入端与第二测试端207电连接，并且，第二晶体管2031的输出端与第一数据线2000对应的第一晶体管2021的输入端电连接，第二晶体管2032的输出端与第二数据线2001对应的第一晶体管2021的输入端电连接，第一数据线2000和第二数据线2001对应的第一晶体管2021的栅极均与第一控制线204电连接，两个第二晶体管2031和2032的栅极均与第二控制线205电连接，且两个第二晶体管2031和2032的输入端均与低电位或地电连接。

其中，第一晶体管2021可以为NOMS管或PMOS管，其输出端可以为源极或漏极，输入端可以为漏极或源极；第二晶体管2031和2032可以为NOMS管或PMOS管，其输出端可以为源极或漏极，输入端可以为漏极或源极。

在显示面板的制作过程中，需要对显示面板中的数据线等器件进行检测，以判断数据线等器件是否能够正常工作，如果不能正常工作可及时解决缺陷，保证显示面板的质量，即本实施例中的数据线测试时段。在数据线测试时段，通过向第一控制线204输入第一控制信号来控制第一晶体管2021导通，通过向第二控制线205输入第二控制信号来控制第二晶体管2031和2032断开，然后通过第一测试端206和第二测试端207以及第一晶体管2021向第一数据线2000和第二数据线2001提供测试信号，来对数据线进行测试。

在数据线测试结束时，由于数据线中残留的电荷会影响画面的显示效果，因此，本实施例中，在数据线测试结束时段，通过第一控制线204控制第一晶体管2021导通，通过第二控制线205控制第二晶体管2031和2032导通，使第一数据线2000和第二数据线2001与低电位或地电连接，来消除数据线中残留的电荷。

其中，第一控制线204和第二控制线205可以与集成电路IC电连接，通过集成电路IC向第一控制线204和第二控制线205提供控制信号，来对数据线进行测试或消除残留电荷，但是，本发明并不仅限于此，在其他实施例中，第一控制线204和第二控制线205还可以与柔性电路板FPC电连接，或者，在与IC或FPC绑定之前，还可以通过探针的方式向第一测试端206和第二测试端207提供测试信号来进行数据线的测试。

在检测数据线等无缺陷后，会将制得的显示面板投入使用，优选的，第一控制线204和第二控制线205均与集成电路IC电连接，通过集成电路IC向第一控制线204和第二控制线205输入控制信号。

其中，在显示面板整机进行正常画面显示的过程中，即在数据线扫描时段，可以通过第一控制线204控制第一晶体管2021断开，通过第二控制线205控制第二晶体管2031和2032断开，来切断第一数据线2000和第二数据线2001与边缘电路20的电连接，以避免边缘电路20对数据线的正常工作产生干扰。

在数据线正常工作的过程中，会向数据线中输入一帧一帧的数据信号，以控制像素进行画面的显示。但是，当上一帧信号与下一帧信号的电压极性出现反转时，由于数据线上还残留着与上一帧信号极性相同的电荷，因此，集成电路IC在向数据线中输入下一帧信号时，必须通过下一帧信号中极性相反的电荷将这些残留的电荷中和掉，才能开始输入下一帧信号所需要极性的电压，这样就会导致集成电路IC的充电效率较低，功耗较高。

本实施例中，在上一帧信号与下一帧信号之间的空白时段，即扫描空白时段，可以通过第一控制线204控制第一晶体管2021导通，通过第二控制线205控制第二晶体管2031和2032导通，使第一数据线2000和第二数据线2001与低电位或地电连接，来消除数据线中残留的与上一帧信号极性相同的电荷，因此，在输入下一帧信号时，就不需再中和残留电荷，从而提高了充电效率，降低了功耗。

除此之外，在显示面板的使用过程中，会出现正常断电或异常掉电的情况。本实施例中的边缘电路20，在显示面板异常掉电时，可以通过第一控制线204控制第一晶体管2021导通，通过第二控制线205控制第二晶体管2031和2032导通，使第一数据线2000和第二数据线2001与低电位或地电连接，来消除数据线中残留的电荷，避免由于异常掉电而导致的液晶极化或画面闪烁。

本实施例提供的边缘电路，包括两个第二晶体管、多个第一晶体管、与第一晶体管的栅极电连接的第一控制线、与第二晶体管的栅极电连接的第二控制线、第一测试端和第二测试端，从而可以通过第一控制线控制第一晶体管导通或断开，通过第二控制线控制第二晶体管导通或断开，通过第一测试端和第二测试端向数据线提供测试信号，来对数据线进行测试或清除数据线中残留的电荷，解决了由于数据线残留大量电荷而影响显示面板的画面显示效果的问题。

本实施例还提供了一种边缘电路，用于对一包括多条数据线的数据线组进行电学测试或进行放电。如图3所示，该像素阵列中的数据线组包括第一数据线组301和第二数据线组302，其中，第一数据线组301或第二数据线组302包括至少两条数据线，本实施例中的图3以包括三条数据线的数据线组为例进行说明。

本发明实施例提供的边缘电路中，第二晶体管的个数可以小于或者等于第一晶体管的个数。当第二晶体管小于第一晶体管的个数时，如图3所示，边缘电路30包括两个第二晶体管3031和3032、多个第一晶体管304、第一控制线305、第二控制线306、第一测试端307和第二测试端308，当然，本发明并不仅限于此，在其他实施例中还可以包括三个甚至更多个第二晶体管。

如图3所示，每个第一晶体管304的输出端均与一个第一数据线组301或第二数据线组302电连接，第一数据线组301对应的第一晶体管304的输入端与第一测试端307电连接，第二数据线组302对应的第一晶体管304的输入端与第二测试端308电连接，第一个第二晶体管3031的输出端与第一数据线组301对应的第一晶体管304的输入端电连接，第二个第二晶体管3032的输出端与第二数据线组302对应的第一晶体管304的输入端电连接，第一个第二晶体管3031和第二个第二晶体管3032的输入端与低电位或地电连接。并且，第一晶体管304的栅极均与第一控制线305电连接，第二晶体管3031和3032的栅极均与第二控制线306电连接。

其中，第一数据线组301为像素阵列中奇数列的数据线组，第二数据线组302为像素阵列中偶数列的数据线组，但是本发明并不仅限于此。此外，第一数据线组301或第二数据线组302可以直接与第一晶体管304的输出端电连接，也可以通过多路选择电路307与对应的第一晶体管304的输出端电连接。

同样，本实施例中的第一晶体管304可以为NOMS管或PMOS管，输出端可以为源极或漏极，输入端可以为漏极或源极；第二晶体管3031和3032可以为NOMS管或PMOS管，输出端可以为源极或漏极，输入端可以为漏极或源极。第一控制线305和第二控制线306可以与集成电路IC电连接，也可以与柔性电路板FPC电连接，或者，在与IC或FPC绑定之前，还可以通过探针的方式为第一控制线305和第二控制线306提供控制信号，为第一测试端306和第二测试端307提供测试信号，来进行数据线的测试。

本实施例中，在数据线测试时段，通过第一控制线305控制第一晶体管304导通，通过第二控制线306控制第二晶体管3031和3032断开，然后通过第一测试端306和第二测试端307向数据线组提供测试信号，来对数据线组进行测试。

在数据线测试结束时段，通过第一控制线305控制第一晶体管304导通，通过第二控制线306控制第二晶体管3031和3032导通，使数据线与低电位或地电连接，来消除数据线中残留的电荷。

在数据线扫描时段，通过第一控制线305控制第一晶体管304断开，通过第二控制线306控制第二晶体管3031和3032断开，来切断数据线与边缘电路30的电连接，以避免边缘电路30对数据线的正常工作产生干扰。

在扫描空白时段，通过第一控制线305控制第一晶体管304导通，通过第二控制线306控制第二晶体管3031和3032导通，使数据线与低电位或地电连接，来消除数据线中残留的电荷，以提高充电效率，降低了功耗。

在异常掉电时段，通过第一控制线305控制第一晶体管304导通，通过第二控制线306控制第二晶体管3031和3032导通，使数据线与低电位或地电连接，来消除数据线中残留的电荷，避免由于异常掉电而导致的液晶极化或画面闪烁。

本实施例提供的边缘电路，包括两个第二晶体管、多个第一晶体管、第一控制线、第二控制线、第一测试端和第二测试端，通过第一控制线控制第一晶体管导通或断开，通过第二控制线控制第二晶体管导通或断开，来对数据线进行测试或清除数据线中残留的电荷，解决了由于数据线残留大量电荷而影响显示面板的画面显示效果的问题。

本实施例提供了一种阵列基板，该阵列基板包括上述任一实施例提供的像素阵列以及位于像素阵列边缘的边缘电路。如图4所示，该阵列基板60包括多条扫描线601、与扫描线601绝缘设置的多条数据线602、由扫描线601和数据线602围成的呈阵列排布多个像素区域603、设置在像素区域603内且与扫描线601和数据线602电连接的薄膜晶体管604以及与数据线602电连接的边缘电路20。

本实施例以图2所示的边缘电路20的阵列基板为例进行说明。其中，像素阵列中的数据线包括第一数据线和第二数据线，优选的，第一数据线为像素阵列中奇数列的数据线，第二数据线为像素阵列中偶数列的数据线，但是本发明并不仅限于此。边缘电路20包括多个第一晶体管2021以及两个第二晶体管2031和2032、第一控制线204、第二控制线205、第一测试端206和第二测试端207。该边缘电路20的结构和功能与图2所示的边缘电路20的结构和功能相同，在此不再赘述。

本实施例中，边缘电路20可在数据线测试时段用于测试像素阵列中的数据线是否能够正常工作；在数据线测试结束时段、扫描空白时段和异常掉电时段用于清除数据线中残留的电荷，以避免残留电荷影响画面显示效果；在数据线扫描时段用于切断数据线与边缘电路20的电连接，以避免边缘电路20对数据线的正常工作产生干扰。

本实施例提供了一种显示面板，该显示面板包括上述任一实施例提供的阵列基板，本实施例以具有图3提供的边缘电路的显示面板为例进行说明，如图5所示，该显示面板5包括阵列基板50、集成电路IC、柔性电路板FPC以及主电源M，其中，阵列基板50包括边缘电路30和像素阵列31，像素阵列31包括多条数据线，所述数据线包括第一数据线组301和第二数据线组302，边缘电路30包括与所述数据线电连接的至少一个第一晶体管304、两个第二晶体管3031和3032、第一控制线305、第二控制线306、第一测试端307和第二测试端308。

优选的，集成电路IC的一个端口与阵列基板上的数据线组301或302电连接，用于向所述数据线输入数据信号；集成电路IC的另一个端口与第一控制线305和第二控制线306相连，用于向第一控制线305和第二控制线306分别输入控制信号，来控制第一晶体管和第二晶体管的导通或断开。

具体地，在数据线测试时段，通过第一控制线305控制第一晶体管304导通，通过第二控制线306控制第二晶体管3031和3032断开，通过第一测试端307向第一数据线组301输入测试信号，通过第二测试端308向第二数据线组302输入测试信号，来对数据线进行测试；或者，在数据线测试结束时段和扫描空白时段，通过第一控制线305控制所述第一晶体管304导通，通过第二控制线306控制所述第二晶体管3031和3032导通，来消除所述数据线中残留的电荷；或者，在数据线扫描时段，通过第一控制线305控制第一晶体管304关闭，通过第二控制线306控制第二晶体管3031和3032关闭，来切断边缘电路30与数据线的电连接。

此外，由于集成电路IC与主电源M电连接，且集成电路IC包括判断模块，该判断模块能够判断集成电路IC与主电源M之间是正常断电还是异常掉电，并在判断结果为异常掉电时，触发集成电路IC产生第一控制信号和第二控制信号并分别发送至第一控制线305和第二控制线306，以通过第一控制线305控制第一晶体管304导通，通过第二控制线306控制第二晶体管3031和3032导通，来消除数据线中残留的电荷，避免由于异常掉电而导致的液晶极化或画面闪烁。

其中，当集成电路IC与主电源M之间异常掉电后，通过与集成电路IC电连接的电容或位于集成电路M内部的电容，向集成电路IC以及边缘电路30提供电压，以使集成电路IC能够向第一控制线305和第二控制线306输入控制信号，控制第一晶体管304和第二晶体管3031和3032的导通。本实施例中，集成电路IC和电容可以位于像素阵列上，也可以集成在柔性电路板上，本发明并不仅限于此。

本实施例提供的显示面板，通过集成电路向第一控制线和第二控制线输入控制信号，通过第一控制线控制第一晶体管导通或断开，通过第二控制线控制第二晶体管导通或断开，来对数据线进行测试或清除数据线中残留的电荷，解决了由于数据线残留大量电荷而影响显示面板的画面显示效果的问题。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (19)

1.一种边缘电路，用于对一包括多条数据线的像素阵列进行电学测试或进行放电，其特征在于，包括：

多个第一开关、至少一个第二开关以及至少一个测试端，所述第一开关的控制端均与第一控制线电连接，所述第二开关的控制端均与第二控制线电连接，且所述第一开关的输出端与至少一条所述数据线电连接，每个所述第一开关的输入端与一个所述第二开关的输出端和一个所述测试端电连接，所述第二开关的输入端均连接至固定电位。

2.根据权利要求1所述的边缘电路，其特征在于，所述边缘电路的工作状态包括数据测试时段、数据线测试结束时段、扫描时段、扫描空白时段以及异常掉电时段。

3.根据权利要求2所述的边缘电路，其特征在于，在数据线测试时段，通过所述第一控制线控制所述第一开关导通，通过所述第二控制线控制所述第二开关断开，通过所述测试端为所述数据线或所述数据线组提供测试信号。

4.根据权利要求2所述的边缘电路，其特征在于，在所述数据线测试结束时段、所述扫描空白时段或所述异常掉电时段，通过所述第一控制线控制所述第一开关导通，通过所述第二控制线控制所述第二开关导通，来消除所述数据线中残留的电荷。

5.根据权利要求2所述的边缘电路，其特征在于，在所述扫描时段，通过所述第一控制线和第二控制线控制所述第一开关和第二开关关闭，来切断所述边缘电路与所述数据线的电连接。

6.根据权利要求1所述的边缘电路，其特征在于，所述固定电位为公共电位、低电位或接地电位。

7.根据权利要求1所述的边缘电路，其特征在于，所述第二开关的个数小于或等于所述第一开关的个数。

8.根据权利要求7所述的边缘电路，其特征在于，每个所述第二开关的输出端电连接至少一个所述第一开关的输入端。

9.根据权利要求1所述的边缘电路，其特征在于，一个所述第一开关的输出端与一条所述数据线电连接。

10.根据权利要求9所述的边缘电路，其特征在于，所述数据线包括第一数据线和第二数据线，所述测试端包括第一测试端和第二测试端，所述边缘电路包括两个所述第二开关，其中：

每个所述第一开关的输出端分别与一个所述第一数据线或所述第二数据线电连接，与所述第一数据线电连接的所述第一开关的输入端与所述第一测试端电连接，与所述第二数据线电连接的所述第一开关的输入端与所述第二测试端电连接；

一个所述第二开关的输出端电连接所述第一数据线对应的所述第一开关的输入端，另一个所述第二开关的输出端电连接所述第二数据线对应的所述第一开关的输入端。

11.根据权利要求10所述的边缘电路，其特征在于，所述第一数据线为奇数列数据线，所述第二数据线为偶数列数据线。

12.根据权利要求1所述的边缘电路，其特征在于，至少两条所述数据线组成数据线组，一个所述第一开关的输出端与一个所述数据线组电连接。

13.根据权利要求12所述的边缘电路，其特征在于，所述数据线包括第一数据线组和第二数据线组，所述测试端包括第一测试端和第二测试端，所述边缘电路包括两个所述第二开关和多个所述第一开关，其中：

每个所述第一开关的输出端分别与一个所述第一数据线组或所述第二数据线组电连接，与所述第一数据线组电连接的所述第一开关的输入端与所述第一测试端电连接，与所述第二数据线组电连接的所述第一开关的输入端与所述第二测试端电连接；

第一个所述第二开关的输出端电连接所述第一数据线对应的所述第一开关的输入端，第二个所述第二开关输出端电连接所述第二数据线组对应的所述第一开关的输入端。

14.根据权利要求13所述的边缘电路，其特征在于，所述第一数据线组或所述第二数据线组通过多路选择电路与对应的所述第一开关的输出端电连接。

15.根据权利要求1-14任一项所述的边缘电路，其特征在于，所述第一开关为NOMS管或PMOS管；所述第二开关为NOMS管或PMOS管。

16.一种阵列基板，包括扫描线、与所述扫描线绝缘交叉的数据线、设置在所述扫描线和所述数据线相交处呈阵列排布的像素区域以及如权利要求1-15任一项所述的边缘电路。

17.一种显示面板，包括权利要求17所述的阵列基板。

18.根据权利要求17所述的显示面板，其特征在于，还包括集成电路，所述集成电路用于向所述数据线输入数据信号以及向所述第一控制线和第二控制线输入控制信号。

19.根据权利要求18所述的显示面板，其特征在于，所述第一控制线、所述第二控制线、每个所述第一开关的输出端与所述集成电路电连接。