KR100694920B1 - 다수의 사용자 채널용 ｐｎ 시퀀스를 발생시키기 위한 전기 통신 시스템에서의 송신기, 수신기 및 방법 - Google Patents

다수의 사용자 채널용 ｐｎ 시퀀스를 발생시키기 위한 전기 통신 시스템에서의 송신기, 수신기 및 방법 Download PDF

Info

Publication number
KR100694920B1
KR100694920B1 KR1020017002329A KR20017002329A KR100694920B1 KR 100694920 B1 KR100694920 B1 KR 100694920B1 KR 1020017002329 A KR1020017002329 A KR 1020017002329A KR 20017002329 A KR20017002329 A KR 20017002329A KR 100694920 B1 KR100694920 B1 KR 100694920B1
Authority
KR
South Korea
Prior art keywords
generator
phase state
sequence
memory
user channel
Prior art date
Application number
KR1020017002329A
Other languages
English (en)
Other versions
KR20010072912A (ko
Inventor
뫼르스베르게르게르트
후아만-볼로기안
레우스체네르헬무트
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20010072912A publication Critical patent/KR20010072912A/ko
Application granted granted Critical
Publication of KR100694920B1 publication Critical patent/KR100694920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/216—Code division or spread-spectrum multiple access [CDMA, SSMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

다수의 사용자 채널이 시간 슬롯 방식으로 처리되는 전기 통신 시스템에서, 송신기 및 수신기는 하나의 PN-발생기(T-PN) 및 하나의 상태 메모리(ISM)만을 사용함으로써 다수의 사용자 채널을 위한 비트 에러율 측정을 수행할 수 있다. 판독/기록 수단(R/W)은 상태 메모리(ISM)로부터 판독하고 이에 기록하기 위하여 제공된다. 타이밍 수단(TM)이 새로운 시간 슬롯의 시작을 검출할 때 마다, 판독/기록 수단(R/W)은 상태 메모리(ISM)로부터 최종 기억된 위상 상태를 판독 출력한다. 각 시간-슬롯의 끝을 검출시, PN-발생기(T-PN)되는 위상 상태는 연속하는 프레임에서 동일한 시간 슬롯동안 PN-발생기의 재초기화를 위하여 사용될 상태 메모리(ISM)에 기억된다. 따라서, 많은수의 사용자 채널용 PN-시퀀스를 발생시키는데 하나의 PN-발생기(T-PN)로 충분하게 된다.
PN 시퀀스, 프레임, PN-발생기, 타이밍 수단, 상태 메모리, 판독/기록 수단

Description

다수의 사용자 채널용 ＰＮ 시퀀스를 발생시키기 위한 전기 통신 시스템에서의 송신기, 수신기 및 방법{TRANSMITTER, RECEIVER AND METHOD IN A TELECOMMUNICATION SYSTEM FOR GENERATING PN SEQUENCES FOR A PLURALITY OF USER CHANNELS}
본 발명은 여러 사용자 채널용 PN 시퀀스를 제공하기 위한 전기 통신 시스템에서의 송신기, 수신기 및 방법에 관한 것이다. 특히, 본 발명은 다수의 사용자 채널이 각 전송 프레임에서 사용자 데이타의 시간 슬롯 다중화를 사용하여 처리되는 전기 통신 시스템에서의 이와 같은 송신기, 수신기 및 방법에 관한 것이다.
이와 같은 PN 시퀀스는 일반적으로 전기 통신 시스템에서 비트 에러율 측정을 수행하는데 사용된다. 이를 위하여, 소정 길이, 즉 소정수의 비트 2N-1(여기서, N은 PN 발생기의 시프트 레지스터 수를 표시한다)의 공지된 PN 시퀀스는 송신기에서 엔코딩되고 수신된 시퀀스는 수신기에서 디코딩된다.
도 1은 CDMA-시스템에서 전형적인 디코더 회로의 개요도를 도시한 것으로서, 이 시스템에서, 블록 "BER 측정 ③"은 수신된 PN-시퀀스(PN : 의사 잡음)를 디코딩함으로써 비트 에러율 BER을 평가한다. 도 2는 이와 같은 비트 에러율 측정을 수행하는 원리를 도시한 것이다. 전기 통신 시스템 TELE는 송신기(TX) 및 수신기(RX)를 구비한다. 송신기(TX)에서, 송신기 PN-발생기(T-PN)는(상호접속된 시프트 레지스터를 구비함) 소정의 시퀀스 "111111111"로 초기화되고 마찬가지로 수신기(RX)에서 PN-발생기(R-PN)는 동일한 초기화 시퀀스로 초기화된다. 송신기(TX)의 PN-발생기(T-PN) 및 수신기(RX)의 PN-발생기가 동기화되는 것이 필수적이다. 도 2에 도시된 바와 같이, 한가지 가능성은 송신기(TX) 및 수신기(RX)의 PN-발생기들의 시작 타이밍을 설정하기 위하여 제어 채널을 사용하는 것이다. PN-발생기들이 일단 초기화되어 동기화된 방식으로 시작되면, 수신기(RX)에서 비트 에러율 측정 회로는 수신기에서 발생된 PN-시퀀스를 송신기로부터 수신되어 디코딩된 시퀀스와 비교하여 발생된 비트의 불일치를 평가한다.
PN-발생기(T-PN, R-PN)와 관계하여, 이들 PN-발생기들은 일반적으로 시프트 일련의 접속된 레지스터(SH1-SHN) 및 중간 EXOR 게이트(EX1-EXN-1)(EX1은 제1 XOR 게이트를 표시하고 EXN-1은 (N-1)번째 XOR 게이트, 즉 최종 제공된 XOR 게이트를 표시한다)로 구성되는데, 이로부터 PN-발생기의 제1 시프트 레지스터의 입력이 설정된다. 이것은 일반적으로 구성이고 EXOR 게이트 및 시프트 레지스터의 일반적인 상호접속은 도 4에 도시되어 있다. 즉, PN-시퀀스의 실제 길이 2N-1 는 시프트 레지스터 수 N에 의해 결정되고 PN 시퀀스를 발생시키기 위하여 사용되는 실제 다항식(polynomial), 즉 PN-시퀀스의 타입은 널리 공지된 바와 같이 제1 시프트 레지스터용 EXOR 게이트로의 입력 수에 의해 결정된다. 따라서, 도 2의 전기 통신 시스템(TELE)의 송신기 및 수신기 PN-발생기(T-PN, R-PN)는 이와 같이 상호접속된 게이트 및 시프트 레지스터를 구비하고 사용자 채널의 사용자 데이터가 송신기에서 PN-시퀀스를 사용함으로써 코딩되고 수신기에서 PN-시퀀스를 사용하여 디코딩될때 마다, 시프트 레지스터는 동기화된 방식으로 소정 시퀀스로 설정되어야만 된다(여기서, 초기화 비트 시퀀스는 " 모두 0"의 상태로 되지 않아야만 된다.)
공지된 PN-시퀀스를 사용하여 비트 에러율 측정을 수행하는 일반적인 기술 및 상술된 바와 같은 PN-발생기의 구성은 하나의 사용자를 위한 하나의 채널을 평가하기 위하여 종래 기술에서 널리 공지되어 있지만, 시간 슬롯 전송, 즉 각 전송 프레임에서 다수의 사용자 채널상의 사용자 데이터의 시간 슬롯 다중화가 송신기(TX) 및 수신기(RX)간의 전송을 위하여 사용되고 다수의 사용자 채널의 처리를 위하여 사용될 때 특정한 문제점이 있다.
즉, 도 2는 하나의 사용자 채널용 비트 에러율 측정을 수행하는 상황만을 도시하고 시간 슬롯화된 방식으로 하나의 프레임을 사용하는 다수의 사용자(사용자 채널)가 존재하는 경우 변화하지 않는 여러 PN 발생기 각각이 하나의 사용자 채널에 전용되어 사용되어야만 된다. 즉, 전기 통신 시스템에서, 통신 및/또는 처리가 이와 같은 시간 슬롯 다중화 기술을 사용하여 실행되는 경우, 예를 들어 최대 512개의 사용자 채널까지(채널 크기에 좌우됨) 취급될 수 있고 이에 따라서 512개의 개별적인 채널 비트 에러율 측정은 특정하게 전용된 PN-시퀀스를 각각 사용함으로써 수행되어야만 된다.
이와 관련하여, "각각의 전송 프레임에서 다수의 사용자 채널상에서 사용자 데이터의 시간 슬롯 다중화"라는 표현은 통상적인 전기 통신 시스템에서 사용되는 각종 다양한 변조 방식, 즉 TDMA 다중화 방식 또는 CDMA 다중화 방식과 관계될 수 있다는 점에 유의하여야 한다. 모든 이와 같은 변조 방식에 공통되는 필수적인 특징은 각각의 사용자 채널이 전송 프레임에서 특정한 시간 슬롯을 할당받는다는 것이다. 예를 들어, 도 1은 일반적인 CDMA 시스템을 도시한 것인데, 이 CDMA 시스템에서 다수의 사용자 채널은 슬로 디멀티플렉서에 입력되고 사용자 데이터가 블록③에서 비트 에러율 측정을 겪기전에 디코딩은 시간 슬롯 분할, 비트 인터리빙 및 비터비 디코더에서 실행된다. 이 CDMA 시스템에서, 예를 들어 최대 512개의 사용자 채널까지는 전송 프레임의 관련된 시간 슬롯에서 개별적인 버스트로 수신된다.
도 3에서, 시간 슬롯 다중화 시스템의 두개의 전송 프레임(FR)이 도시된다. 각각의 프레임(FR)에서, 많은 다수의 사용자 채널(예를 들어, 512개의 사용자 채널)이 수용되어야만 된다. 하나의 사용자 채널의 완전한 사용자 데이터는 동일한 위치(여기서 프레임의 시작)의 다수의 연속적인 프레임(FR) 각각에 걸쳐 분포된다. 그러나, 사용자 데이터는 또한 프레임(FR)내의 여러 위치에 분포될 수 있다.
도 3에서, 사용자(1)의 사용자 채널은 프레임(FR)의 제1 시간 슬롯 위치에 할당된다. 전형적으로 10ms의 프레임 길이, 프레임의 1/512의 슬롯 및 8MHz의 비트 주기에 따라서, 송신기 또는 수신기 PN-발생기에 의해 발생된 완전한 PN-시퀀스의약 100비트만이 도 3에 도시된 바와 같이 제1 프레임(FR)의 제1 시간 슬롯(사용자 채널)에서 수용될 수 있다. 물론, PN-발생기에서 시프트 레지스터가 예를 들어 N=9 라고 가정하면, 의사 잡음 시퀀스의 실제 길이는 2N-1 = 511 비트이다. 그러므로, 물론, 사용자(1)용 채널을 충분히 평가하는데 단지 100 비트만으론 충분하지 않다. 그러므로, 송신기 및 수신기에서의 PN-발생기가 제1 프레임의 시작에서 동기화된다라고 가정하면, 비트 에러율 측정은 사용자(1)에 대해 연속적으로 수행될 수 없게 되는데, 그 이유는 어떤 수의 비트, 즉 100 비트 후에만, 사용자를 위하여 전송이 각 프레임내에서 차단되기 때문이다. 즉, 제1 사용자 채널(1)의 제1 100비트 후에, 사용자 채널(2)의 다음 100 비트가 전송되는데, 즉 제1 프레임(FR)의 다른 위치 각각은 다른 사용자에 할당된다. 그러므로, 각 시간 슬롯의 시작 타이밍 및 종료 타이밍간에서 사용자 채널(1)을 위하여 사용되는 PN-시퀀스로부터 단지 제한된 수의 비트만이 평가될 수 있다.
이 결과는 PN-발생기는 수신기 및 송신기에서 각 시간-슬롯의 종료 타이밍에서 제1 사용자를 위하여 자신의 동작을 중지하여야만 하고 다음 프레임(즉, 제2 프레임(FR)의 도 3에서)에서 각각의 시간 슬롯의 시작 타이밍에서 최종 상태(즉, PN 발생기의 최종 위상 상태로부터)로부터 자신의 PN-시퀀스 발생을 계속하여야만 한다. 특히, 다음 사용자 채널이 시작할 때, PN-발생기가 비트 시퀀스의 비트를 계속해서 출력하도록 할 수 없는데, 그 이유는 사용자 채널(1)의 사용자 데이터의 다음 부분이 제2 프레임(FR)의 제1 위치에서 전송될때 PN-발생기가 제1 사용자 타임 슬롯의 종료 타이밍에 있는 위상 상태가 활용되어야만 되기 때문이다. 즉, 제2 프레임에서, PN-발생기가 제1 프레임(FR)의 제1 시간 슬롯의 종료 타이밍에 있는 최종 위상 상태로부터 PN-발생이 계속되어야만 된다.
그러므로, 도 4에 도시된 바와 같이, 각각의 사용자 채널(1, 2, ... 512)은 종래 각각의 PN 발생기를 구비하고 있는데, 이 발생기의 동작은 각각의 사용자용 프레임에서 활용가능한 시간 슬롯에 대응하는 다수의 비트의 종료 타이밍에서 차단된다. 즉, 도 4에 개요적으로 도시된 시프트 레지스터(SH1...SH9) 각각은 PN-시퀀스를 발생시킨다. 그러나, 이들 레지스터는 각각의 시간 슬롯의 종료 타이밍에서 자신들의 내부 위상 상태(상기 시프트 레지스터에 각각 기억된 비트 시퀀스로서 규정됨)를 유지하는데, 그 이유는 이들이 간단히 중지되기 때문이다. 따라서, 제어 수단은 프레임에서 시작하는 각각의 슬롯 위치에서 시간 슬롯(사용자 채널)에 따라서 각각의 PN-발생기를 트리거함으로써 비트 시퀀스의 부가적인 발생을 초기화 한다.
도 4에 도시된 종래의 해결책은 결정적인 단점을 갖는다. 예를 들어, 도 1의 엔코더 회로를 참조하여 서술된 바와 같이, 최대 512 까지의 여러 사용자가 제공될 수 있고 이에 따라서 9비트로 초기화될 최대 512 까지의 여러 PN 발생기 각각이 제공되어야만 된다. 종종 이와 같은 PN-발생기는 FPGA(필드 프로그램가능한 게이트 어레이) 라이브러리를 사용하여 하드웨어에서 수행되는데, 이것은 예를 들어 PFU(프로그램가능한 기능 유닛)의 4개의 플립-플롭을 실현할 수 있다. 이 경우에, PFUs의 전체양 mPFU는 다음과 같이 된다.
mPFU = 512(사용자 수) * 9 비트(시프트 레지스터 N의 수) = 512 * 3PFUs = 1536 PFUs.
구동 또는 제어 논리가 필요로되는 하드웨어를 위한 상기 mPFU의 계산에 포함되어 있지 않다는 점 이외에, 개별적인 PN-발생기는 프레임내의 정확한 시간 슬롯 위치에서 트리거되어야만 된다. 따라서, 하드웨어의 양, 즉 1536 PFUs는 도 1에 개요적으로 도시된 바와 같은 CDMA 시스템에서 통상적으로 제공되는 바와 같은 많은 수의 사용자를 위하여 비트 에러율 측정을 취급한다.
특히, 사용자 채널을 처리하기 위하여 프레임에서 시간 슬롯 다중화를 사용하는 전기 시스템, 예를 들어 TDMA 또는 CDMA 전송 방법(CDMA는 버스트 전송을 사용한다) 에서, 다수의 사용자 채널이 사용되고 각각의 사용자 채널은 고 하드웨어 량을 초래하는 송신기 및 수신기에서의 각각의 PN-발생기를 사용함으로써 자신의 BER 측정을 수행하여야만 하는 문제점이 존재한다는 것이 상기에서 설명되었다.
그러므로, 본 발명의 목적은 최소의 하드웨어 자원으로 다수의 사용자 채널용 BER를 측정하는 송신기, 수신기 , 전기 통신 시스템 및 방법에 관한 것이다.
본 발명의 목적은 다수의 사용자 채널을 각각의 전송 프레임에서 사용자 데이터의 시간-슬롯 다중화를 사용하여 처리하는 전기 통신 시스템의 송신기(청구항 1)에 의해 해결되는데, 상기 송신기는 N개의 시프트 레지스터를 구비하여 소정수의 비트의 PN 시퀀스를 발생시키는 하나의 단일의 송신기 PN 발생기로서, 상기 소정수의 비트 2N-1은 각각의 시간 슬롯에서 각각의 사용자 채널을 위하여 전송될 수 있는 비트수 보다 큰 상기 단일의 송신기 PN 발생기와, 각각의 사용자 채널용 상기 PN 발생기의 위상 상태를 기억하는 PN 발생기 위상 상태 메모리로서, 상기 위상 상태는 상기 PN 발생기의 상기 시프트 레지스터에 각각 기억된 비트 시퀀스로서 규정되는, 상기 위상 상태 메모리와, 각 사용자 채널의 각 시간 슬롯의 시작 타이밍 및 종료 타이밍을 검출하는 타이밍 수단 및 상기 메모리로부터 판독 출력된 위상 상태를 상기 PN 발생기에 기록하고 상기 PN 발생기로부터 판독 출력된 위상 상태를 상기 메모리에 기록하는 판독/기록 수단으로서, 상기 판독/기록 수단은 상기 타이밍 수단이 상기 특정 사용자 채널에 할당되는 상기 프레임에서 시간 슬롯의 시작 타이밍을 검출할 때 상기 메모리로부터 특정한 사용자 채널용 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 PN 발생기에 기록하고 상기 타이밍 수단이 상기 특정한 사용자 채널에 속하는 시간 슬롯의 끝을 검출할 때 상기 PN 발생기의 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 메모리에 기록하도록 적응되는, 상기 판독/기록 수단을 구비한다.
게다가, 이 목적은 다수의 사용자 채널을 각각의 전송 프레임에서의 사용자 데이터의 시간 슬롯 다중화를 사용하여 처리하는 전기 통신 시스템의 수신기(청구항 9)에 의해 해결되는데, 상기 수신기는 N개의 시프트 레지스터를 구비하여 소정수의 비트 2N-1의 PN 시퀀스를 발생시키는 하나의 단일의 수신기 PN 발생기로서, 상기 소정수의 비트 2N-1은 각각의 시간 슬롯에서 각각의 사용자 채널을 위하여 전송될 수 있는 비트 수보다 큰, 상기 단일의 수신기 PN 발생기와, 각각의 사용자 채널용 상기 PN 발생기의 위상 상태를 기억하는 PN 발생기 위상 상태 메모리로서, 상기 위상 상태는 상기 PN 발생기의 상기 시프트 레지스터에 각각 기억된 N 비트 시퀀스로서 규정되는, 상기 위상 상태 메모리와, 각 사용자 채널의 각 시간 슬롯의 시작 타이밍 및 종료 타이밍을 검출하는 타이밍 수단 및 상기 메모리로부터 판독 출력된 위상 상태를 상기 PN 발생기에 기록하고 상기 PN 발생기로부터 판독 출력된 위상 상태를 상기 메모리에 기록하는 판독/기록 수단으로서, 상기 판독/기록 수단은 상기 타이밍 수단이 상기 특정 사용자 채널에 할당되는 상기 프레임에서 시간 슬롯의 시작 타이밍을 검출할 때 상기 메모리로부터 특정한 사용자 채널용 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 PN 발생기에 기록하고 상기 타이밍 수단이 상기 특정한 사용자 채널에 속하는 시간 슬롯의 끝을 검출할 때 상기 PN 발생기의 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 메모리에 기록하도록 적응되는, 상기 판독/기록 수단을 구비한다.
게다가, 이 목적은 다수의 사용자 채널을 각각의 전송 프레임에서 사용자 데이터의 시간 슬롯 다중화를 사용하여 처리하는 전기 통신 시스템(청구항 17)에 의해 해결되는데, 상기 전기 통신 시스템은 하나이상의 송신기 및 하나이상의 수신기를 구비하는데, 상기 하나이상의 송신기는 N개의 시프트 레지스터를 구비하여 소정수의 비트 2N-1의 PN 시퀀스를 발생시키는 단일의 송신기 PN 발생기로서, 상기 소정수의 비트 2N-1은 각각의 시간 슬롯에서 각각의 사용자 채널을 위하여 전송될 수 있는 비트 수보다 큰, 상기 단일의 송신기 PN 발생기와, 각각의 사용자 채널용 상기 송신기 PN 발생기의 위상 상태를 기억하는 PN 발생기 위상 상태 메모리로서, 상기 위상 상태는 상기 송신기 PN 발생기의 상기 시프트 레지스터에 각각 기억된 비트 시퀀스로서 규정되는, 상기 위상 상태 메모리와, 각 사용자 채널의 각 시간 슬롯의 시작 타이밍 및 종료 타이밍을 검출하는 송신기 타이밍 수단과, 상기 송신기 메모리로부터 판독 출력된 위상 상태를 상기 송신기 PN 발생기에 기록하고 상기 송신기 PN 발생기로부터 판독 출력된 위상 상태를 상기 송신기 메모리에 기록하는 송신기 판독/기록 수단으로서, 상기 송신기 판독/기록 수단은 상기 송신기 타이밍 수단이 상기 특정 사용자 채널에 할당되는 상기 프레임에서 시간 슬롯의 시작 타이밍을 검출할 때 상기 송신기 메모리로부터 특정한 사용자 채널용 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 송신기 PN 발생기에 기록하고 상기 송신기 타이밍 수단이 상기 특정 사용자 채널에 속하는 시간 슬롯의 종료 타이밍을 검출할 때 상기 송신기 PN 발생기의 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 송신기 메모리에 기록하는, 상기 송신기 판독/기록 수단을 구비하며, 상기 하나이상의 수신기는 N개의 시프트 레지스터를 구비하여 소정수의 비트 2N-1의 PN 시퀀스를 발생시키는 하나의 단일의 수신기 PN 발생기로서, 상기 소정수의 비트 2N-1은 각각의 시간 슬롯에서 각각의 사용자 채널을 위하여 전송될 수 있는 비트 수보다 큰, 상기 단일의 수신기 PN 발생기와, 각각의 사용자 채널용 상기 수신기 PN 발생기의 위상 상태를 기억하는 수신기 PN 발생기 위상 상태 메모리로서, 상기 위상 상태는 상기 수신기 PN 발생기의 상기 시프트 레지스터에 각각 기억된 N 비트 시퀀스로서 규정되는, 상기 수신기 위상 상태 메모리와, 각 사용자 채널의 각 시간 슬롯의 시작 타이밍 및 종료 타이밍을 검출하는 수신기 타이밍 수단과, 상기 수신기 메모리로부터 판독 출력된 위상 상태를 상기 수신기 PN 발생기에 기록하고 상기 PN 발생기로부터 판독 출력된 위상 상태를 상기 수신기 메모리에 기록하는 수신기 판독/기록 수단으로서, 상기 수신기 판독/기록 수단은 상기 수신기 타이밍 수단이 상기 특정 사용자 채널에 할당되는 상기 프레임에서 시간 슬롯의 시작 타이밍을 검출할 때 상기 수신기 메모리로부터 특정한 사용자 채널의 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 수신기 PN 발생기에 기록하고 상기 수신기 타이밍 수단이 상기 특정한 사용자 채널에 속하는 시간 슬롯의 끝을 검출할 때 상기 수신기 PN 발생기의 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 수신기 메모리에 기록하는, 상기 판독/기록 수단을 구비한다.
이 목적은 또한 N개의 시프트 레지스터를 구비하여 각각의 시간 슬롯에서 각각의 사용자 채널을 위하여 전송될 수 있는 비트 수보다 큰 소정수의 비트 2N-1의 PN 시퀀스를 발생시키는 단일의 PN 발생기에 의해 상기 다수의 사용자 채널을 각각의 전송 프레임에서 사용자 데이터의 시간 슬롯 다중화를 사용하여 처리하는 전기 통신 시스템에서 다수의 사용자 채널용 소정수 2N-1의 PN 시퀀스를 발생시키는 방법(청구항 26)에 의해 해결되는데, 상기 방법은 프레임의 특정 사용자 채널에 할당되는 시간 슬롯의 시작 타이밍이 검출될때 PN 발생기 위상 상태 메모리에 기억된 사용자 채널 특정 위상 상태로 PN 발생기를 로딩시키는 단계로서, 상기 위상 상태는 N 비트 시퀀스로서 규정되는, 상기 로딩 단계와, 상기 특정 시간동안 특정 사용자 채널용 PN 시퀀스를 생성하는 단계와, 상기 특정 시간 슬롯의 끝에서 상기 PN 발생기에서 얻어진 위상 상태를 상기 PN 발생기 위상 상태 메모리에 새로운 사용자 채널 특정 위상 상태로서 기록하는 단계를 포함하는데, 상기 로딩, 생성 및 기록 단계의 시퀀스는 자신의 특정 시간 슬롯에서 각각의 특정 사용 채널을 위하여 반복된다.
본 발명의 바람직한 양상
본 발명의 한 양상을 따르면, 송신기 및 수신기에서 단지 하나의 PN 발생기만이 필요로된다. 송신기 및 수신기에서 다수의 PN-발생기를 사용하는 대신에, 본 발명은 각 채널용 각 PN-시퀀스의 중간 상태(위상 상태)를 기억하는 상태 메모리를 사용한다. 이 프레임에서 정확한 시작 타이밍(정확한 위치)이 각각의 사용자 채널을 위하여 도달되는 경우, 이에 대응하는 PN-발생기의 최종 위상 상태는 상태 메모리(RAM)로부터 판독되고 다음 프레임의 대응하는 시간 슬롯의 재시작에서 PN-발생기의 재초기화를 위하여 사용된다. 후술되는 바와 같이, 단지 하나의 PN-발생기 및 하나의 상태 메모리의 사용은 필요한 하드웨어 양을 상당히 감소시킨다.
본 발명의 또다른 양상을 따르면, 각각의 사용자 채널은 서로 다른 PN-시퀀스를 사용할 수 있는데, 그 이유는 PN-발생기가 프로그램되어 프로그래밍 신호에 응답하여 서로다른 PN-시퀀스를 발생시키기 때문이다. 즉, 예를 들어 서로다른 사용자 채널에서 서로다른 종류의 사용자 데이터가 존재하는 경우, PN-시퀀스의 길이 및 다항식은 각각의 사용자 채널에 대해서 상이하게 될 수 있다. 이것은 상태 메모 리로부터 최종 비트 시퀀스를 판독 출력하는 판독 출력 어드레스 뿐만 아니라 프로그래밍 신호에 따라서 서로다른 타입 및 길이의 PN-시퀀스를 발생시키는 PN-발생기의 PN-시퀀스 프로그래밍 수단을 어드레싱하기 위하여 이 어드레스를 사용함으로써 간단히 성취된다.
게다가, 본 발명의 유용한 실시예 및 개선 내용은 종속항에 기재되어 있다. 이하부터, 본 발명은 실시예를 참조하여 설명될 것이다.
도 1은 CDMA 수신기에서 사용되는 디코더 회로 원리의 개요도.
도 2는 PN-발생기를 사용하여 비트 에러율 측정을 도시한 도면.
도 3은 개개 사용자에 할당되는 각각의 시간 슬롯을 도시한 도면.
도 4는 종래 기술을 따른 다수의 사용자 채널을 위한 BER 측정하도록 하기 위하여 다수의 PN-발생기의 사용을 도시한 도면.
도 5a은 본 발명의 제1 실시예를 따른 송신기 또는 수신기에서 PN-발생기 장치의 개요도.
도 5b는 도 5a에의 구성을 사용하여 다수의 사용자 채널용 비트 시퀀스를 발생시키는 방법 원리의 흐름도.
도 6은 본 발명의 제2 실시예를 따른 프로그램가능한 PN-발생기를 갖는 PN-발생기 장치를 도시한 도면.
도 7은 도 6에 사용되는 프로그램가능한 PN-발생기의 일실시예를 도시한 도면.
이하부터, 본 발명의 실시예가 첨부한 도면을 참조하여 설명될 것이다. 도면에서, 동일하거나 유사한 부품 및 단계에는 동일하거나 유사한 참조 번호가 병기되어 있다.
제1 실시예
도 5a 및 도 5b 는 전기 통신 시스템의 송신기 또는 수신기에서 사용되는 PN-발생기 구성을 도시한 것으로서, 이 발생기에서 다수의 사용자 채널(US1, US2)은 도 3과 관련하여 상술된 바와 같은 각각의 전송 프레임(FR)에서 사용자 데이터의 시간 슬롯 다중화를 사용하여 처리된다. 이하부터, PN-발생의 기능성이 송신기와 관련하여 서술되지만, 동일한 구성이 상술된 바와 같은 수신기에도 적용된다.
도 5a에 도시된 바와 같이, 송신기(TX)는 단지 하나의 송신기 PN-발생기(T-PN)만을 구비한다. 가령, PN- 발생기는 상술된 바와 동일한 구성을 갖는데, 즉 이 발생기는 소정수의 비트 2N-1의 PN-시퀀스를 발생시키는 N개의 시프트 레지스터( SH1 내지 SHN)을 구비하는데, 상기 소정수의 비트 2n-1은 프레임(FR)에서 각각의 시간 슬롯의 각각의 사용자 채널을 위하여 실제로 전송될 수 있는 비트수 보다 크다(전체 PN-시퀀스는 하나의 시간 슬롯에서 비트 에러율 측정을 위하여 사용될 수 있기 때문에 문제가 존재하지 않는다)
PN-발생기 위상 상태 메모리(ISM)은 각각의 사용자 채널을 위한 단일의 PN-발생기의 위상 상태(PST)를 개별적으로 기억한다. 본원에서, 위상 상태는 비트 시퀀스로서 규정되는데, 이것은 상기 PN-발생기의 상기 시프트 레지스터에 각각 기억된다. 메모리(ISM)의 메모리 공간은 모든 사용자 채널용 중간 위상 상태를 임의의 시간에서 동시에 보유할 만큼 충분히 크다. 타이밍 수단(TM) 뿐만아니라 판독/기록 수단(R/W)을 포함하는 제어 수단(CM)이 또한 제공된다. 타이밍 수단(TM)의 기본적인 기능은 각각의 사용자 채널의 각각의 시간 슬롯의 시작 타이밍 및 종료 타이밍을 검출하며, 각각의 사용자 채널의 시작 타이밍을 검출함에 따라서, 어드레스 디코더(ADR-DEC)는 판독/기록을 위한 대응하는 사용자 어드레스를 메모리(ISM)로 출력한다. 도 5a에서 화살표로 도시된 바와 같이, 새로운 사용자가 평가되어야만 될때 마다, 새로운 또는 최종 사용된 위상 상태는 메모리(ISM)로부터 판독 출력되고 PN-발생기(T-PN)을 재초기화하기 위하여 사용된다.
"새로운 위상 상태" 및 " 슬롯의 끝에서의 위상 상태"를 표시하는 도 5a에 도시된 화살표로 표시된 바와 같이, 도 5a의 PN-발생은 일반적으로 다음과 같이 수행된다. 소정수의 비트가 PN-서브시퀀스로서 PN-발생기에 의해 출력된다면, 최종 상태(위상 상태)는 동일한 사용자 채널의 시작 타이밍이 다음 프레임에서 검출될때 PN-발생기를 재초기화하기 위하여 사용될 특정한 사용자 채널 어드레스에서 메모리 장치(RAM)에 기억된다. 다음의 사용자 채널의 시작 타이밍에서, 어드레스 디코더( ADR-DEC)는 다음의 사용자 채널 어드레스를 출력하고 상기 다음의 사용자 채널을 위한 대응하는 위상 상태는 메모리로부터 판독 출력되어 PN-발생기를 재초기화하기 위하여 사용된다. 다음의 결정된 비트수에 대하여, PN-발생기는 프레임에서 다음의 채널 시간 슬롯을 위한 PN-시퀀스를 발생한다.
도 5b는 보다 상세하게 본 발명을 따른 방법의 흐름도를 도시한 것이다. 또한, f 및 u는 프레임 및 사용자 채널 번호(색인)을 각각 표시한다라고 가정하자. 전송 또는 비트 에러율 측정이 바로 제1 프레임(f =1)에서 시작될 때, 초기화 시퀀스는 단계(ST1)에서 메모리(ISM)으로부터 판독 출력된다. 즉, 타이밍 수단이 제1 프레임(FR)(f=1)에서 제1 사용자 채널(u =1)의 시작 타이밍을 결정하는 경우, 초기화 시퀀스는 단계(ST1)에서 PN-발생기에서 설정된다. 원리적으로 초기화 시퀀스가 간단한 개별적인 메모리로부터 판독 출력될 지라도, 초기화 시퀀스를 모든 사용자 채널 엔트리의 초기화 위상 상태로서 상태 메모리(ISM)에 설정하여 제1 초기화(f =1)동안 각각의 사용자 채널(u)이 자신의 각각의 초기화 시퀀스로 설정되도록 하는 것이 바람직하다. 이 경우에, 모든 사용자 채널에 대한 초기화 시퀀스는 동일하게 될 수 있거나 실제로 서로 다르게 될 수 있다.
모든 "1"의 초기화 시퀀스를 특정 사용자 채널에 할당되는 모든 특정한 메모리 장소의 메모리(ISM)에 기억시키는 것보다 차라리, 초기화에 대한 또다른 가능성은 다음과 같다. 시작 조건에서 또는 리셋한 후, 수신기 또는 송신기는 모든 메모리 장소에서 기억된 단지 " 0" 만을 갖는다. 그리고나서, 특정한 " 1" 시퀀스를 메모리에 기억시킴이 없이, 제1 세트의 인버터는 메모리의 출력에 제공되어 모든 "1"의 초기화 시퀀스를 PN 발생기에 기록하기 전 모든 " 0"의 위상 상태를 반전시킨다. 제2 세트의 인버터는 메모리(ISM)의 입력에 제공되어 상기 위상 상태 메모리(ISM)에 기록되기 전 PN 발생기로부터 판독 출력된 위상 상태(PST)를 반전시킨다. 따라서, 초기화 공정동안 뿐만 아니라 중간 위상 상태를 PN 발생기에 기록 하고 이 PN 발생기로부터 판독하는 동안, 반전이 발생하는데, 즉 모든 비트는 메모리로부터 판독된 후 그리고 또한 메모리에 기록되기 전 반전된다. 이 방식으로, 정확한 비트값(모두 1, 즉 "1")은 모두 제로("0") 상태로 리셋될때 마다 메모리로부터 직접적으로 얻어진다. 비트가 2회 반전될 때(로딩 및 기억시), 이것은 PN 발생기에서 발생된 PN 시퀀스를 제거하는데 영향받지 않는다.
상술된 바와 같이, 초기화 시퀀스가 모두 " 1111... 11"이고 메모리의 리셋 상태가 모두 "0000...00"인 경우, 메모리의 각각의 입력 및 출력 라인은 인버터를 구비하여 이 반전이 모든 비트에 대하여 수행되도록 한다. 그러나, 리셋 상태 "0000...00"을 유지하는 동안 초기화 값이 "1111...11"이 아니라 실제로 "1010...10"인 경우, 인버터는 초기화 시퀀스가 "1"을 갖는 이와 같은 라인(비트 위치)상에만 제공된다.
보다 일반적으로, 리셋 상태가 또한 반드시 모두 "0000...00"일 필요가 없는 경우, 인버터는 상이한 리셋 상태 및 초기화 시퀀스의 비트를 위하여 (메모리의 입력 및 출력상에) 제공된다. 초기화 시퀀스 및 리셋 상태가 동일한 비트에 대하여, 인버터는 제공될 필요가 전혀 없다. 그러므로, 또다른 가능성은 메모리로부터 판독된 후 그리고 또한 메모리에 기록되기 전 초기값이 메모리의 리셋 값과 상이하게 되는 모든 비트를 반전시키는 것이다. 이 방식으로, 정확한 비트값은 리셋될때 마다 메모리로부터 직접적으로 얻어진다. 비트가 2회 반복되거나 전혀 반복되지 않기 때문에(로딩 또는 기억시), 이것은 메모리의 리셋 상태(예를 들어, 모두 제로)로부터 직접적으로 임의의 초기값을 발생시키는 동안 발생된 비트 시퀀스를 제거하는데 영향받지 않는다. 초기화 시퀀스를 형성하기 위하여 사용되는 리셋 상태가 모든 사용자 채널에 대하여 동일하게 되는 것이 바람직하다.
단계(ST2)에서, 제1 사용자 채널에 대하여 적절한 시퀀스로 설정된 PN-발생기는 이 사용자 채널에 대해 예를 들어 100 비트의 시퀀스를 발생시킨다(이 점에서 도 3의 설명을 또한 참조하라). 타이밍 수단이 단계(ST3)에서 이 사용자 채널을 위한 종료 타이밍을 결정할 때, 이점에서 적절한 시간에 PN-발생기에 제공된 위상 상태는 어드레스 디코더(ADR-DEC)에 의해 출력되고 이 사용자 채널에 속하는 사용자 어드레스 하에서 메모리(ISM)에 기억된다.
단계(ST4)에서, 부가적인 사용자 채널이 프레임에 제공되는 경우(단계 ST4에서 "예"), 단계(ST1, ST2, ST3)에서 발생 및 기억은 다음 사용자 채널을 위하여 반복된다. 제2 사용자 채널을 위한 초기화 시퀀스는 상이하게 되거나 제1 사용자 채널에서와 동일하게 될 수 있다. 또다시, 제2 사용자 채널의 종료 타이밍에서, PN-발생기에 제공되는 위상 상태는 각각의 사용자 어드레스하에서 메모리(ISM)에 기억된다.
보다 많은 채널이 단계 ST4에서 검출되지 않으면(단계 ST4에서 "아니오"), 단계(ST5)는 보다 많은 프레임이 처리되거나 전송되는지, 즉 전송이 중단되는지를 결정한다.
단계(ST4)에서, 프레임(f)의 모든 사용자 채널이 자신의 시퀀스를 종료하였다라고 결정하고(단계 ST4에서 아니오) 모다 많은 프레임이 존재하는 경우(단계 ST5에서 "예"), 단계(ST1, ST2, ST3, ST4)를 통한 반복적인 사이클링이 다음 프레 임(f+1)에서 모든 사용 채널에 대하여 반복된다.
단계(ST1 내지 ST4)에서 메모리(ISM)로부터/에 및 상기 PN-발생기에/로부터 반복적인 판단 및 기록은 각각의 제어 신호를 판독/기록 수단(W/R)에 발부하는 타이밍 수단(TM)에 의해 관리되는데, 상기 판독/기록 수단(W/R) 각각은 어드레스 디코더(ADR-DEC)에 의해 발부되는 특정한 사용자 어드레스에 대한 메모리(ISM)의 판독 또는 기록 상태를 설정한다. 따라서, PN-발생기의 위상 상태는 시간 슬롯의 끝에서 반복적으로 판독 출력되고 새로운 위상 상태는 다음 슬롯의 시작에서 PN-발생기로 설정된다.
도 5b의 본 발명의 상술된 방법은 다음과 같이 요약될 수 있다. 우선, 프레임에서 특정 사용자 채널에 할당되는 시간 슬롯의 시작 타이밍이 검출될 때, PN-발생기(T-PN) 또는 R-PN은 각각의 PN 발생기 위상 상태 메모리(ISM)에 기억되는 사용자 채널 특정 위상 상태(PST)로 단계(ST1)에서 로딩된다. 이 위상 상태는 N 비트 시퀀스로서 규정된다. 그리고나서, 특정 사용자 채널용 PN 시퀀스는 프레임에서 각각의 사용자 채널에 속하는 특정한 시간 슬롯동안 단계(ST2)에서 생성된다. 그리고나서, 상기 특정한 시간 슬롯의 끝에서 상기 각각의 PN-발생기(T-PN, R-PN)에서 얻어지는 위상 상태(PST)는 단계(ST3)에서 동이한 시간 슬롯이 다음 프레임의 특정한 타이밍에서 다시 발생될 때 다시 사용되어 판독되는 새로운 사용자 채널 특정 위상 상태로서 상기 PN 발생기 위상 상태 메모리(ISM)로 기록된다. 즉, 로딩, 생성 및 기록 단계의 시퀀스는 많은 시간 슬롯이 존재하는 경우(단계 ST4에서 "예") 특정한 시간 슬롯에서 각각의 특정한 사용자 채널에 대해 단계(ST4)에서 단계(ST1, ST2, ST3)까지 반복되고 나서 이것은 물론 많은 프레임이 제공되는 경우(단계 ST5에서 "예) 다음 프레임의 시간 슬롯에서 순차적으로 반복된다. 메모리로부터 그리고 메모리로의 각각의 사용자 채널의 판독 및 기록으로 인해, 단지 하나의 PN 발생기만이 모든 채널을 위하여 사용될 수 있다.
본원에서 상술된 PN 발생 시퀀스는 수신기에서 BER 측정을 연속적으로 수행하기 위하여 사용된 점에 유념하라. 상기 방법은 처리, 전송 및 통신이 시간 슬롯 방식으로 다수의 사용자 채널에 대하여 실행되는 어떠한 송신기, 수신기 및 전기 통신 시스템에 적용된다. 상기 방법은 특정한 변조 방식과 관계없이 데이터 처리 또는 데이터 통신을 위한 서로다른 사용자 채널에 시간 슬롯 할당이 사용되는 모든 전송 시스템에 적용될 수 있다. 두가지 예로서 개별적인 프레임에서 TDMA 및 CDMA 시간 슬롯 사용을 들 수 있다.
메모리(ISM)가 예를 들어 필드 프로그램가능한 게이트 어레이(FPGA) 라이브러리에 의해 실현되는 랜덤 액세스 메모리 일수 있다는 것이 이미 상술되어 있다. 또한, PN 발생기는 이와 같은 FPGA로 실현되는 것이 바람직하다. 그러나, 도 5a의 회로에서 하드웨어 수행을 위해 필요한 하드웨어 양은 도 4의 구성과 비교하여 상당히 감소된다. 그 이유는 RAM 메모리가 이 기술이 사용되는데 문제가 없는 다수의 PN 발생기(도 4 참조)의 레지스터보다 훨씬 작은 자원을 필요로하기 때문이다. 상술된 FPGA 라이브러리 는 1 PFU를 사용하여 16 어드레스 깊이(deep) 및 4비트 폭인 RAM을 수행한다라고 가정하면, 하나의 라이브러리는 16 어드레스(사용자들) 깊이 및 12 비트 폭인 RAM을 실현하는데 단지 3개의 PFUs만을 필요로한다. 이것은 512 사용자에 대하여 하나의 라이브러리는 512개의 사용자 채널의 모든 단일 사용자에 대하여 9비트 PN-발생기의 실제 위상 상태를 기억하기 위하여 단지 32*3PFUs = 96PFUs만을 필요로한다는 것을 의미한다.
게다가, 9비트 폭을 갖는 하나의 PN 발생기는 3PFUs에 의해 실현된다. 게다가, 9개의 어드레스 레지스터는 3PFUs에 대응하여 실현되어야만 된다. 최종적으로 판독 및 기록 플립-플롭은 2PFUs에 대응하여 실현되어야만 된다. 따라서, 전체적으로 mPFU = (96+3+3+2)PFUs = 104PFUs만이 사용될 필요가 있다는 것을 알수 있다. 그러나, 이 크기는 이미 완전한 구동 제어 논리를 고려한 반면에 도 4의 종래 기술에서의 1536PFUs의 상기 예에서 구동/제어 논리는 심지어 계산되지 않았다는 점을 인지할 필요가 있다.
따라서, 송신기 및 수신기에서 BER 측정을 위하여 PN-시퀀스를 발생시키는 원리를 사용할 때 최소 하드웨어로 많은 수의 채널이 자신의 비트 에러율에 관하여 평가할 수 있다
제2 실시예
도 6 및 도 7은 본 발명의 제2 실시에를 도시한 것이다. 기본적으로, 도 6의 회로의 기능은 다수의 사용자 채널에 대한 위상 상태를 판독 및 기록한다는 점에서 도 5a의 회로 기능과 동일하다. 즉, 각각의 시간 슬롯의 시작에서의 "새로운 위상 상태" 및 "슬롯의 끝에서의 위상 상태"가 화살표로 표시된 바와 같이, 각각 최종 기억된 위상 상태는 메모리(ISM)로부터 판독 출력되어 PN-발생기에 기록된다. 각각의 시간 슬롯의 종료 타이밍에서, PN-발생기에서 얻어지는 위상 상태는 PN-발생기로부터 판독 출력되고 어드레스 디코더로 지정된 바와 같은 특정 사용자 채널 어드레스하에서 메모리(ISM)에 기록된다.
그러나, 도 6의 구성은 다수의 시프트 레지스터(SH1-SHN)(중간의 EXOR 게이트를 갖음) 뿐만아니라 그 기능이 후술되는 어드레스 변환 수단(ACM) 및 게이트 수단(AND) 및 멀티플렉서(MUX)를 PN-발생기가 구비한다는 점에서 도 5a의 구성과 상이하다. 어드레스 변환 수단(ACM) 및 게이트 수단(AND) 및 멀티플렉서(MUX)는 각각의 사용자 채널을 위하여 여러 타입 및 길이의 PN-시퀀스를 사용하게 한다. 즉, 도 5a 구성의 한가지 단점은 PN-발생기 구성이 고정되어 동일한 PN-시퀀스(즉, 타입 및 길이)가 모든 사용자, 즉 사용자 채널을 위하여 사용된다는 것이다. 그러나, 각각의 사용자 채널을 위하여 PN-시퀀스 발생의 고정가능한 구성을 갖는 것이 또한 바람직하다. 그러므로, 어드레스 변환 수단(ACM) 및 게이트 수단(AND) 및 멀티플렉서(MUX)는 상기 PN-발생기를 프로그래밍하기 위한 PN-시퀀스 프로그래밍 수단(PN-PM)을 구비하여 소정의 PN-시퀀스를 발생시킨다.
도 7은 게이트 수단(AND) 및 멀티플렉서(MUX) 및 어드레스 변환 수단(ACM)을 구비하는 PN-시퀀스 프로그래밍 수단(PN-PM)의 실시예를 도시한 것이다. PN-발생기는 중간 EXOR 게이트(EX1, EX2...EXN-1)를 갖는 시프트 레지스터(SH1-SHN)의 배열과 관계하여 종래 구성을 갖는다. 종래의 도 7에서 또한 레지스터의 출력에서 제1 레지스터(SH1)의 입력으로의 피드백을 발생시키는 원리가 도시되어 있다. 그러나, 게이트 수단은 EXOR 게이트 및 시프트 레지스터의 출력간에 접속된 다수의 AND 게 이트 및 어드레스 변환 수단을 구비한다. 즉, 각각의 AND 게이트(ADN1, AND2)의 하나의 입력은 레지스터의 출력에 접속되고 AND 게이트의 다른 입력은 어드레스 변환 수단(ACM)에 접속된다.
어드레스 변환 수단(ACM)은 예를 들어 사용자 채널 어드레스를 수신하고 이 사용자 채널 어드레스를 토대로 특정 사용자 채널을 위하여 사용되어야 하는 특정 타입의 PN-시퀀스를 결정한다. 소망의 PN-시퀀스에 따라서, 어드레스 변환 수단은 "1"을 각각의 AND 게이트(AND1, AND2...ADNN)에 출력하여 각각의 EXOR 게이트에 출력의 논리적인 영향을 미친다. 따라서, 각각의 사용자 어드레스에 응답하여, 여러타입의 PN-시퀀스는 PN-발생기로 프로그래밍된다. 각각의 AND 게이트로의 입력인 어드레스 변환 수단(ACM)의 "1" 출력은 PN-발생기에서 특정 타입의 PN 다항식을 프로그래밍하기 위한 프로그래밍 신호로서 작용한다.
도 7로부터 AND 게이트만이 PN-시퀀스의 길이 2N-1을 변경시키지 않는다는 것을 도 7로부터 알수 있는데, 그 이유는 N개의 시프트 레지스터(SH1-SHN)이 여전히 고정되어 있기 때문이다. 그러나, 어드레스 변환 수단은 또한 부가적인 프로그래밍 신호를 출력하여 사용되는 시프트 레지스터의 수를 변경시킨다. 특히, 이 프로그래밍 신호는 각각의 시프트 레지스터의 출력선에 접속되는 멀티플렉서 게이트(MUX1...MUXn)에 입력되어 각각의 시프트 레지스터가 근본적으로 바이패스되도록 한다. 그러므로, 멀티플렉서 게이트로 프로그래밍 신호를 부가적으로 출력함으로써, 사용된 시프트 레지스터 N의 수는 변경되고 이에 따라서 PN-시퀀스의 길이 는 PN-시퀀스 타입과 더불어 변경될 수 있다.
그러므로, 각각의 사용자 채널은 시간 슬롯에서 여러 타입 및/또는 길이의 PN-시퀀스를 사용할 수 있고 여러 타입의 위상 상태 각각은 도 5a과 동일한 방식으로 메모리(ISM)에 기록되고 이 메모리로부터 판독된다. 게다가, 메모리로부터 판독 및 기록하는 방법을 수행하는 그외 다른 방식 및 수단이 존재한다는 점에 유념해야만 한다. 예를 들어, 제어 수단(CM)에 제공된 타이밍 수단(TM)은 각각의 프레임내에서 각각의 시간 슬롯을 간단히 카운트하고 어드레스 디코더를 통한 어드레스 장치가 행하는 바와 동일하게 특정 사용자를 표시하는 카운트 수를 토대로 판독 및 기록 신호를 메모리(ISM)에 인가한다. 그러므로, 본 발명은 도 5a, 도 6 및 도 7의 명백한 사용자 채널 어드레스를 사용하는것으로 국한되지 않고 본 발명은 위상 상태가 각각의 사용자 채널(시간 슬롯)을 위하여 PN-발생기에/이 발생기로부터 순환적으로 기록 및 판독되고 메모리(ISM)에 기록되고 이 메모리로부터 판독되도록 하는 것을 보장하는 한 충분한 기능성을 갖고 있다.
게다가, 도면을 참조하고 이 도면의 실시예와 관련하여 상술된 바와 같은 본 발명은 현재 인지되는 본 발명의 최적의 모드를 설명하였다는 점에 유념하라. 그러므로, 당업자는 상기 설명을 토대로 첨부된 청구범위 영역내에서 본 발명의 각종 변경 및 수정을 할수 있다. 그러므로, 본원 설명을 토대로 그외 다른 실시예를 도출할 수 있기 때문에 본 발명은 상기 설명에 의해 국한되지 않는다. 게다가, 본 발명은 상기 설명 및 청구범위에 기재된 각각의 특징을 조합하는 것을 포함한다.
청구범위에 기재된 참조 번호는 본원 목적을 명확히 하고자하는 것이지 청구 범위의 권리범위를 제한하고자 하는 것은 아니다.

Claims (42)

  1. 다수의 사용자 채널(US1, US2)을 각각의 전송 프레임(FR)에서 사용자 데이터(US1, US2)의 시간-슬롯 다중화를 사용하여 처리하는 전기 통신 시스템(TELE)의 송신기(TX)에 있어서,
    a) 다수의(N) 시프트 레지스터(SH1-SHN)를 구비하여 소정수의 비트(2N-1)의 PN 시퀀스를 발생시키는 하나의 단일의 송신기 PN 발생기(T-PN)로서, 상기 소정수의 비트 (2N-1)는 각각의 시간 슬롯에서 각각의 사용자 채널을 위하여 전송될 수 있는 비트수 보다 큰, 상기 송신기 PN 발생기와,
    b) 각각의 사용자 채널용 상기 PN 발생기(T-PN)의 위상 상태를 기억하는 PN 발생기 위상 상태 메모리(ISM)로서, 상기 위상 상태는 상기 PN 발생기의 상기 시프트 레지스터에 각각 기억된 비트 시퀀스로서 규정되는, 상기 위상 상태 메모리와,
    c) 각 사용자 채널의 각 시간 슬롯의 시작 타이밍 및 종료 타이밍을 검출하는 타이밍 수단(TM)과,
    d1) 상기 메모리로부터 판독 출력된 위상 상태를 상기 PN 발생기에 기록하고 상기 PN 발생기로부터 판독 출력된 위상 상태를 상기 메모리에 기록하는 판독/기록 수단(R/W)을 구비하며,
    d2) 상기 판독/기록 수단(R/W)은
    - 상기 타이밍 수단이 상기 특정 사용자 채널에 할당되는 상기 프레임에서 시간 슬롯의 시작 타이밍을 검출할 때 상기 메모리로부터 특정 사용자 채널용 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 PN 발생기에 기록하고
    - 상기 타이밍 수단이 상기 특정 사용자 채널에 속하는 시간 슬롯의 끝을 검출할 때 상기 PN 발생기의 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 메모리에 기록하는 것을 특징으로 하는 전기 통신 시스템의 송신기.
  2. 제1항에 있어서, 상기 메모리는 필드 프로그램가능한 게이트 어레이 라이브러리(FPGA)에 의해 실현되는 랜덤 액세스 메모리(RAM)인 것을 특징으로 하는 전기 통신 시스템의 송신기.
  3. 제1항에 있어서, 상기 사용자 채널에 할당되는 상기 시간 슬롯은 상기 프레임에서 TDMA 또는 CDMA 시간 슬롯인 것을 특징으로 하는 전기 통신 시스템의 송신기.
  4. 제1항에 있어서, 상기 메모리는 초기화 위상 상태(111111111)를 각각 기억하고 상기 기록/판독 수단(W/R)은 특정 사용자 채널의 시간 슬롯 시작 타이밍이 상기 프레임의 전송 시작 동안의 제1 시간동안 프레임에서 검출될때 마다 상기 PN 발생기를 초기화하기 위하여 상기 초기화 위상 상태를 판독 출력하고 사용하는 것을 특징으로 하는 전기 통신 시스템의 송신기.
  5. 제1항에 있어서, 상기 PN 발생기(T-PN)은 상기 PN 발생기(T-PN)을 프로그래밍하는 PN 시퀀스 프로그래밍 수단(PN-PM)을 구비하여 소정의 PN 시퀀스를 발생시키는 것을 특징으로 하는 전기 통신 시스템의 송신기.
  6. 제5항에 있어서, 상기 PN 시퀀스 프로그래밍 수단(PN-PM)은 사용자 채널 어드레스를 프로그래밍 신호로 변환시키는 어드레스 변환 수단(ACM) 및 상기 프로그래밍 신호를 수신하고 EXOR 게이트를 통해서 상기 PN 레지스터(SH1-SHN)의 출력 신호를 다시 공급하여 상기 프로그래밍 신호에 응답하여 상기 PN 발생기의 제1 시프트 레지스터(SH1)를 위한 입력을 발생시키는 게이트 수단(AND1-ANDN, MUX1-MUXN)을 구비하는 것을 특징으로 하는 전기 통신 시스템의 송신기.
  7. 제6항에 있어서, 상기 게이트 수단(AND1-ANDN, MUX1-MUXN)은 하나의 입력에서 상기 프로그래밍 신호를 수신하고 또다른 입력에서 시프트 레지스터의 상기 출력 신호를 수신하고 신호를 각각의 EXOR 게이트에 출력하는 다수의 AND 게이트를 구비하며, 상기 프로그래밍 신호는 상기 PN 발생기에 의해 발생되는 PN 시퀀스의 타입을 결정하는 것을 특징으로 하는 전기 통신 시스템의 송신기.
  8. 제7항에 있어서, 상기 게이트 수단(AND1-ANDN, MUX1-MUXN)은 다음 시프트 레지스터의 입력에 접속된 출력 단자와, 관련된 시프트 레지스터의 출력에 접속된 하나의 입력 단자 및 상기 관련된 시프트 레지스터의 입력에 접속된 또다른 입력 단자와, 상기 어드레스 변환 수단(ACM)으로부터 프로그래밍 신호를 수신하기 위하여 접속된 제어 입력 단자를 갖는 멀티플렉서 게이트(MUX)를 더 구비하는데, 상기 프로그래밍 신호는 각각의 사용자 채널용 상기 PN 발생기에 의해 발생된 PN 시퀀스의 길이를 결정하는 상기 멀티플렉서 게이트에 인가되는 것을 특징으로 하는 전기 통신 시스템의 송신기.
  9. 다수의 사용자 채널(US1, US2)을 각각의 전송 프레임(FR)에서 사용자 데이터(US1, US2)의 시간-슬롯 다중화를 사용하여 처리하는 전기 통신 시스템(TELE)의 수신기(RX)에 있어서,
    a) 다수의(N) 시프트 레지스터(SH1-SHN)를 구비하여 소정수의 비트(2N-1)의 PN 시퀀스를 발생시키는 하나의 단일의 수신기 PN 발생기(R-PN)로서, 상기 소정수의 비트 (2N-1)는 각각의 시간 슬롯에서 각각의 사용자 채널을 위하여 전송될 수 있는 비트수보다 큰, 상기 수신기 PN 발생기와,
    b) 각각의 사용자 채널용 상기 PN 발생기(R-PN)의 위상 상태를 기억하는 PN 발생기 위상 상태 메모리(ISM)로서, 상기 위상 상태는 상기 PN 발생기의 상기 시프트 레지스터에 각각 기억된 N 비트 시퀀스로서 규정되는, 상기 위상 상태 메모리와,
    c) 각 사용자 채널의 각 시간 슬롯의 시작 타이밍 및 종료 타이밍을 검출하는 타이밍 수단(TM)과,
    d1) 상기 메모리로부터 판독 출력된 위상 상태를 상기 PN 발생기에 기록하고 상기 PN 발생기로부터 판독 출력된 위상 상태를 상기 메모리에 기록하는 판독/기록 수단(R/W)을 구비하며,
    d2) 상기 판독/기록 수단(R/W)은
    - 상기 타이밍 수단이 상기 특정 사용자 채널에 할당되는 상기 프레임에서 시간 슬롯의 시작 타이밍을 검출할 때 상기 메모리로부터 특정 사용자 채널용 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 PN 발생기에 기록하고
    - 상기 타이밍 수단이 상기 특정 사용자 채널에 속하는 시간 슬롯의 끝을 검출할 때 상기 PN 발생기의 위상 상태를 판독 출력하여 상기 판독 출력된 위상 상태를 상기 메모리에 기록하는 것을 특징으로 하는 전기 통신 시스템의 수신기.
  10. 제9항에 있어서, 상기 메모리는 필드 프로그램가능한 게이트 어레이 라이브러리(FPGA)에 의해 실현되는 랜덤 액세스 메모리(RAM)인 것을 특징으로 하는 전기 통신 시스템의 수신기.
  11. 제9항에 있어서, 상기 사용자 채널에 할당되는 상기 시간 슬롯은 상기 프레임에서 TDMA 또는 CDMA 시간 슬롯인 것을 특징으로 하는 전기 통신 시스템의 송신기.
  12. 제9항에 있어서, 상기 메모리는 초기화 위상 상태(111111111)를 각각 기억하고 상기 기록/판독 수단(W/R)은 특정 사용자 채널의 시간 슬롯 시작 타이밍이 상기 프레임의 전송 시작 동안의 제1 시간동안 프레임에서 검출될때 마다 상기 PN 발생기를 초기화하기 위하여 상기 초기화 위상 상태를 판독 출력하여 사용하는 것을 특징으로 하는 전기 통신 시스템의 수신기.
  13. 제9항에 있어서, 상기 PN 발생기(R-PN)는 상기 PN 발생기(T-PN)를 프로그래밍하여 PN 시퀀스를 발생시키는 PN 시퀀스 프로그래밍 수단(PN-PM)을 구비하는 것을 특징으로 하는 전기 통신 시스템의 수신기.
  14. 제9항에 있어서, 상기 PN 시퀀스 프로그래밍 수단(PN-PM)은 사용자 채널 어드레스를 프로그래밍 신호로 변환시키는 어드레스 변환 수단(ACM) 및 상기 프로그래밍 신호를 수신하고 EXOR 게이트를 통해서 상기 시프트 레지스터(SH1-SHN)의 출력 신호를 다시 공급하여 상기 프로그래밍 신호에 응답하여 상기 PN 발생기의 제1 시프트 레지스터(SH1)를 위한 입력을 발생시키는 게이트 수단(AND1-ANDN, MUX1-MUXN)을 구비하는 것을 특징으로 하는 전기 통신 시스템의 수신기.
  15. 제14항에 있어서, 상기 게이트 수단(AND1-ANDN, MUX1-MUXN)은 하나의 입력에서 상기 프로그래밍 신호를 수신하고 또다른 입력에서 상기 시프트 레지스터의 출력 신호를 수신하여 신호를 각각의 EXOR 게이트에 출력하는 다수의 AND 게이트를 구비하며, 상기 프로그래밍 신호는 상기 PN 발생기에 의해 발생되는 PN 시퀀스의 타입을 결정하는 것을 특징으로 하는 전기 통신 시스템의 수신기.
  16. 제15항에 있어서, 상기 게이트 수단(AND1-ANDN, MUX1-MUXN)은 다음 시프트 레지스터의 입력에 접속된 출력 단자와, 관련된 시프트 레지스터의 출력에 접속된 하나의 입력 단자 및 상기 관련된 시프트 레지스터의 입력에 접속된 또다른 입력 단자와, 상기 어드레스 변환 수단(ACM)으로부터 프로그래밍 신호를 수신하기 위하여 접속된 제어 입력 단자를 갖는 멀티플렉서 게이트(MUX)를 더 구비하는데, 상기 프로그래밍 신호는 각각의 사용자 채널용 상기 PN 발생기에 의해 발생된 PN 시퀀스의 길이를 결정하는 상기 멀티플렉서 게이트에 인가되는 것을 특징으로 하는 전기 통신 시스템의 수신기.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 전기 통신 시스템에서 다수의 사용자 채널용 소정수(2N-1) 비트의 PN 시퀀스를 발생시키는 방법으로서, 상기 다수의 사용자 채널(US1, US2)은 다수의(N) 시프트 레지스터(SH1-SHN)를 구비하는 단일의 PN 발생기(T-PN, R-PN)에 의해 각각의 전송 프레임(FR)에서 사용자 데이터(US1, US2)의 시간 슬롯 다중화를 사용하여 처리되며, 상기 PN 시퀀스의 상기 소정수의 비트는 각각의 시간 슬롯에서 각각의 사용자 채널을 위하여 전송될 수 있는 비트 수보다 큰, 상기 PN 시퀀스를 발생시키는 방법에 있어서,
    a) 상기 프레임의 특정 사용자 채널에 할당되는 시간 슬롯의 시작 타이밍이 검출될때 PN 발생기 위상 상태 메모리(ISM)에 기억된 사용자 채널 특정 위상 상태(PST)로 PN 발생기를 로딩시키는 단계(ST1)로서, 상기 위상 상태는 N 비트 시퀀스로서 규정되는, 상기 로딩 단계와,
    b) 상기 시간 동안 특정 사용자 채널용 PN 시퀀스를 생성하는 단계(ST2)와,
    c) 상기 특정 시간 슬롯의 끝에서 상기 PN 발생기(T-PN, R-PN)에서 얻어진 위상 상태(PST)를 상기 PN 발생기 위상 상태 메모리(ISM)에 새로운 사용자 채널 특정 위상 상태로서 기록하는 단계(ST3)를 포함하며,
    d) 상기 단계 a), b), c)의 시퀀스는 자신의 특정 시간 슬롯에서 각각의 특정 사용 채널을 위하여 반복되는(ST4) 것을 특징으로 하는 PN 시퀀스를 발생시키는 방법.
  27. 제26항에 있어서, 필드 프로그램가능한 게이트 어레이 라이브러리(FPGA)에 의해 실현되는 랜덤 액세스 메모리(RAM)가 상기 메모리를 위하여 사용되는 것을 특징으로 하는 PN 시퀀스를 발생시키는 방법.
  28. 제26항에 있어서, 상기 사용자 채널에 할당되는 상기 시간 슬롯은 상기 프레임에서 TDMA 또는 CDMA 시간 슬롯인 것을 특징으로 하는 PN 시퀀스를 발생시키는 방법.
  29. 제26항에 있어서, 특정 사용자 채널의 시간 슬롯 시작 타이밍이 상기 프레임의 전송 시작동안의 제1 시간 동안 검출될때 마다 상기 PN 발생기의 초기화를 위하여 초기화 위상 상태(111111111)를 상기 메모리로부터 판독 출력하여 이를 사용하 는 것을 특징으로 하는 PN 시퀀스를 발생시키는 방법.
  30. 제26항에 있어서, 상기 PN 시퀀스의 발생은 상기 전기 통신 시스템의 송신기의 PN 발생기에 의해 실행되는 것을 특징으로 하는 PN 시퀀스를 발생시키는 방법.
  31. 제26항에 있어서, 상기 PN 시퀀스 발생은 상기 전기 통신 시스템의 수신기의 PN 발생기에 의해 실행되는 것을 특징으로 하는 PN 시퀀스를 발생시키는 방법.
  32. 제26항에 있어서, 상기 PN 발생기(T-PN)는 각각의 사용자 채널용 소정의 PN 시퀀스를 발생시키도록 프로그래밍되는 것을 특징으로 하는 PN 시퀀스를 발생시키는 방법.
  33. 제32항에 있어서, 사용자 채널 어드레스는 프로그래밍 신호로 변환되고 상기 프로그래밍 신호는 상기 PN 발생기의 제1 시프트 레지스터(SH1)의 입력을 발생시키는 EXOR 게이트를 다시 통과하여 상기 시프트 레지스터의 출력 신호의 논리적인 영향을 결정하기 위하여 사용되는데, 상기 프로그래밍 신호는 상기 PN 발생기에 의해 발생된 PN 시퀀스의 타입을 결정하는 것을 특징으로 하는 PN 시퀀스를 발생시키는 방법.
  34. 제32항에 있어서, 사용자 채널 어드레스는 프로그래밍 신호로 변환되고 상기 프로그래밍 신호는 상기 PN 발생기의 하나 또는 다수의 시프트 레지스터의 바이패스를 결정하기 위하여 사용되며, 상기 프로그래밍 신호는 각각의 사용자 채널용 상기 PN 발생기에 의해 발생된 PN 시퀀스의 길이를 결정하는 것을 특징으로 하는 PN 시퀀스를 발생시키는 방법.
  35. 제1항에 있어서, 상기 PN 발생기(T-PN, R-PN)으로 기록되기 전 상기 위상 상태 메모리(ISM)로부터 판독 출력되는 상기 위상 상태(PST)의 소정 비트 위치에서 비트를 반전시키는 제1 인버터 및 상기 위상 상태 메모리(ISM)로 기록되기 전 상기 PN 발생기(T-PN, R-PN)로부터 판독 출력된 위상 상태의 상기 소정 비트 위치에서 비트를 반전시키는 제2 인버터를 구비하는 것을 특징으로 하는 전기 통신 시스템의 송신기.
  36. 제9항에 있어서, 상기 PN 발생기(T-PN, R-PN)로 기록되기 전 상기 위상 상태 메모리(ISM)로부터 판독 출력되는 상기 위상 상태(PST)의 소정 비트 위치에서 비트를 반전시키는 제1 인버터 및 상기 위상 상태 메모리(ISM)로 기록되기 전 상기 PN 발생기(T-PN, R-PN)로부터 판독 출력된 위상 상태의 상기 소정 비트 위치에서 비트를 반전시키는 제2 인버터를 구비하는 것을 특징으로 하는 전기 통신 시스템의 수신기.
  37. 삭제
  38. 제26항에 있어서, 상기 위상 상태 메모리(ISM)로부터 판독 출력된 상기 위상 상태(PST)의 소정의 비트 위치에서의 비트는 상기 PN 발생기(T-PN, R-PN)로 기록되기 전 반전되고 상기 PN 발생기(T-PN, R-PN)으로부터 판독 출력되는 상기 위상 상태(PST)의 상기 소정 비트 위치에서의 비트는 상기 위상 상태 메모리(ISM)으로 기록되기 전 반전되는 것을 특징으로 하는 PN 시퀀스를 발생시키는 방법.
  39. 제35항에 있어서, 상기 메모리는 리셋 상태를 기억하고 상기 기록/판독 수단(W/R)은 특정 사용자 채널의 시간 슬롯 시작 타이밍이 상기 프레임의 전송의 시작 동안의 제1 시간 동안 프레임에서 검출될때 마다 상기 PN 발생기를 초기화하기 위하여 소정의 초기화 시퀀스를 판독 출력하여 사용하며, 상기 제1 및 제2 인버터는 상기 기억된 리셋 상태 및 상기 초기화 시퀀스의 비트가 상이한 소정의 비트 위치에 제공되는 것을 특징으로 하는 전기 통신 시스템의 송신기.
  40. 제36항에 있어서, 상기 메모리는 리셋 상태를 기억하고 상기 기록/판독 수단(W/R)은 특정 사용자 채널의 시간 슬롯 시작 타이밍이 상기 프레임의 전송의 시작 동안의 제1 시간 동안 프레임에서 검출될때 마다 상기 PN 발생기를 초기화하기 위하여 소정의 초기화 시퀀스를 판독 출력하여 사용하며, 상기 제1 및 제2 인버터는 상기 기억된 리셋 상태 및 상기 초기화 시퀀스의 비트가 상이한 소정의 비트 위치에 제공되는 것을 특징으로 하는 전기 통신 시스템의 수신기.
  41. 제37항에 있어서, 상기 메모리는 리셋 상태를 기억하고 상기 기록/판독 수단(W/R)은 특정 사용자 채널의 시간 슬롯 시작 타이밍이 상기 프레임의 전송의 시작 동안의 제1 시간 동안 프레임에서 검출될때 마다 상기 PN 발생기를 초기화하기 위하여 소정의 초기화 시퀀스를 판독 출력하여 사용하며, 상기 제1 및 제2 인버터는 상기 기억된 리셋 상태 및 상기 초기화 시퀀스의 비트가 상이한 소정의 비트 위치에 제공되는 것을 특징으로 하는 전기 통신 시스템.
  42. 제38항에 있어서, 상기 메모리는 리셋 상태를 기억하고 소정의 초기화 시퀀스는 특정 사용자 채널의 시간 슬롯 시작 타이밍이 상기 프레임의 전송의 시작 동안의 제1 시간 동안 프레임에서 검출될때 마다 상기 PN 발생기를 초기화하기 위하여 판독 출력되어 사용되며, 상기 반전은 상기 기억된 리셋 상태 및 상기 초기화 시퀀스의 비트가 상이한 소정의 비트 위치에서 각각 수행되는 것을 특징으로 하는 PN 시퀀스를 발생시키는 방법.
KR1020017002329A 1998-08-26 1999-08-24 다수의 사용자 채널용 ｐｎ 시퀀스를 발생시키기 위한 전기 통신 시스템에서의 송신기, 수신기 및 방법 KR100694920B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19838782A DE19838782C2 (de) 1998-08-26 1998-08-26 Sender, Empfänger und Verfahren in einem Telekommunikationssystem zum Erzeugen von PN-Sequenzen für eine Vielzahl von Benutzerkanälen
DE19838782.2 1998-08-26

Publications (2)

Publication Number Publication Date
KR20010072912A KR20010072912A (ko) 2001-07-31
KR100694920B1 true KR100694920B1 (ko) 2007-03-14

Family

ID=7878777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002329A KR100694920B1 (ko) 1998-08-26 1999-08-24 다수의 사용자 채널용 ｐｎ 시퀀스를 발생시키기 위한 전기 통신 시스템에서의 송신기, 수신기 및 방법

Country Status (12)

Country Link
US (1) US6556618B1 (ko)
EP (1) EP1108306B1 (ko)
JP (1) JP4387595B2 (ko)
KR (1) KR100694920B1 (ko)
CN (1) CN1132368C (ko)
AR (1) AR022073A1 (ko)
AT (1) ATE284099T1 (ko)
AU (1) AU757124B2 (ko)
CA (1) CA2341482A1 (ko)
DE (2) DE19838782C2 (ko)
TW (1) TW444441B (ko)
WO (1) WO2000013365A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661833B1 (en) * 2000-01-31 2003-12-09 Qualcomm Incorporated PN generators for spread spectrum communications systems
CN100341284C (zh) * 2002-12-02 2007-10-03 中兴通讯股份有限公司 数字交换系统的误码检测装置及方法
CN100417062C (zh) * 2004-07-27 2008-09-03 中兴通讯股份有限公司 一种无线数字通信系统的误码检测方法及装置
WO2007003797A2 (fr) * 2005-06-21 2007-01-11 France Telecom Procede et dispositif d'initialisation d'un generateur de code
JP4554451B2 (ja) * 2005-06-29 2010-09-29 京セラ株式会社 通信装置、通信システム、変調方法、及びプログラム
US7953781B1 (en) * 2007-05-29 2011-05-31 L-3 Communications Corp. System and method for memory-based parallel PN generation
CN101771525B (zh) * 2010-01-01 2013-03-27 江苏华丽网络工程有限公司 高速数字通信线路误码检测装置和方法
EP2360837B1 (en) * 2010-02-15 2013-01-02 ST-Ericsson SA Process for performing cubic metric computation in the transmitter of a UE for a wireless communication system, and apparatus for performing the same
CN102932086B (zh) * 2011-08-09 2017-06-13 中兴通讯股份有限公司 数据时分传输方法及系统
CN102970077A (zh) * 2012-12-13 2013-03-13 上海市共进通信技术有限公司 应用于电路板集成光组件系统的误码率测试装置及方法
CN105812021A (zh) * 2016-03-23 2016-07-27 中国电子科技集团公司第十研究所 快速同步统计数传设备pn码误码率的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142240A (en) * 1977-08-31 1979-02-27 International Telephone & Telegraph Corp. Agile code generator
JPH036156A (ja) * 1989-06-01 1991-01-11 Mitsubishi Electric Corp データ伝送路障害検知回路
US5390199A (en) * 1991-07-19 1995-02-14 Anritsu Corporation Advanced code error detection apparatus and system using maximal-length pseudorandom binary sequence
US5610938A (en) * 1993-12-22 1997-03-11 Ricoh Company, Ltd. Spread spectrum communication system having a minimized bit error rate
US5600845A (en) * 1994-07-27 1997-02-04 Metalithic Systems Incorporated Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfigurable instruction execution means and method therefor
US5608722A (en) * 1995-04-03 1997-03-04 Qualcomm Incorporated Multi-user communication system architecture with distributed receivers
US5959980A (en) * 1995-06-05 1999-09-28 Omnipoint Corporation Timing adjustment control for efficient time division duplex communication
JPH1056361A (ja) * 1996-08-07 1998-02-24 Matsushita Electric Ind Co Ltd 疑似雑音系列発生器
JP3651154B2 (ja) * 1996-12-27 2005-05-25 ソニー株式会社 Ｐｎ符号発生回路及び無線システムの端末装置
JPH09252490A (ja) * 1997-01-31 1997-09-22 Hitachi Ltd 無線基地局

Also Published As

Publication number Publication date
EP1108306B1 (en) 2004-12-01
JP4387595B2 (ja) 2009-12-16
DE69922383D1 (de) 2005-01-05
US6556618B1 (en) 2003-04-29
AR022073A1 (es) 2002-09-04
WO2000013365A1 (en) 2000-03-09
CA2341482A1 (en) 2000-03-09
WO2000013365A8 (en) 2001-04-05
AU5624499A (en) 2000-03-21
CN1132368C (zh) 2003-12-24
JP2002524919A (ja) 2002-08-06
DE19838782A1 (de) 2000-03-23
CN1324533A (zh) 2001-11-28
KR20010072912A (ko) 2001-07-31
ATE284099T1 (de) 2004-12-15
AU757124B2 (en) 2003-02-06
TW444441B (en) 2001-07-01
DE19838782C2 (de) 2002-12-19
EP1108306A1 (en) 2001-06-20

Similar Documents

Publication Publication Date Title
US4059825A (en) Burst/slip correction decoder and method
KR100694920B1 (ko) 다수의 사용자 채널용 ｐｎ 시퀀스를 발생시키기 위한 전기 통신 시스템에서의 송신기, 수신기 및 방법
US4539684A (en) Automatic frame synchronization recovery utilizing a sequential decoder
US4547887A (en) Pseudo-random convolutional interleaving
RU2216099C2 (ru) Устройство и способ перемежения/обратного перемежения для системы связи
US5081645A (en) Novel spread spectrum codec apparatus and method
US4032885A (en) Digital correlator
US5592518A (en) Parallel frame synchronizer for detecting forward-ordered/reverse-ordered, inverted/non-inverted data
US4956709A (en) Forward error correction of data transmitted via television signals
IL105207A (en) Power-of-two length pseudo-random noise sequence generator with fast offset adjustment
JP2009278686A (ja) 循環冗長符号シグネチャ比較を行うターボ復号器
US5978959A (en) Method and devices for the transmission of data with transmission error checking
US5878075A (en) Method of and apparatus for generating a pseudorandom noise sequence
US4320511A (en) Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series
JP2000036765A (ja) デインターリーブ回路
US7102553B2 (en) Signal transmission method and signal transmission device
US20100042899A1 (en) Deinterleaver
US6201838B1 (en) Mobile communication system
US7383295B2 (en) Selective sequence generation method and apparatus
US4980884A (en) Pulse duration digital multiplexing system with progressively incremented pulse lengths
US6145113A (en) Series reed-solomon decoder synchronized with bit clock signal
US5072448A (en) Quasi-random digital sequence detector
KR100277682B1 (ko) 줄길이 복호 시스템의 오류 검출 장치
JPH04233382A (ja) テレテキストデコーダとエラー検出・訂正回路
US6691261B1 (en) De-interleaver and method of de-interleaving

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140225

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 13

EXPY Expiration of term