JP4387595B2 - 複数のユーザチャネルに対してｐｎシーケンスを発生する電気通信システムにおける送信機、受信機および方法 - Google Patents

Description

【０００１】
（発明の分野）
本発明は、さまざまなユーザチャネルにＰＮシーケンスを提供する電気通信システムにおける送信機，受信機および方法に関する。特に、本発明は、複数のユーザチャネルが各送信フレーム内のユーザデータのタイムスロット多重化を使用して処理される電気通信システムにおけるそのような送信機，受信機および方法に関する。
【０００２】
そのようなＰＮシーケンスは、一般的に、電気通信システムにおいてビットエラーレート測定を実施するのに使用される。このために、予め定められた長さすなわち予め定められたビット数２^N−１（ＮはＰＮ発生器のシフトレジスタの数を示す。）の既知のＰＮシーケンスが送信機で符号化され、受信シーケンスが受信機で復号される。
【０００３】
図１はＣＤＭＡシステムにおける典型的なデコーダ回路の一般的な概観を示し、ここで、「ＢＥＲ測定▲３▼」ブロックは、受信ＰＮシーケンス（ＰＮ：擬似ノイズ）を復号することによってビットエラーレートを評価する。図２はそのようなビットエラーレート測定を実施する原理を示す。電気通信システムＴＥＬＥは送信機ＴＸおよび受信機ＲＸを含む。送信機ＴＸでは、（相互接続されたシフトレジスタからなる）送信機ＰＮ発生器Ｔ−ＰＮが予め定められたシーケンス“１１１１１１１１１”で初期化され、同様に、受信機ＲＸでは、ＰＮ発生器Ｒ−ＰＮは同じ初期化シーケンスで初期化されなければならない。送信機ＴＸのＰＮ発生器Ｔ−ＰＮおよび受信機ＲＸのＰＮ発生器が同期化されることが重要である。図２に示すように、１つの可能性は、送信機ＴＸおよび受信機ＲＸのＰＮ発生器の開始タイミングを設定するための制御チャネルを使用することである。一度ＰＮ発生器が初期化されて同期的に始動されると、受信機ＲＸのビットエラーレート測定回路は、発生されたビットの不一致を評価するために、受信機で発生されたＰＮシーケンスを送信機ＴＸからの受信され復号されたシーケンスと比較することができる。
【０００４】
ＰＮ発生器Ｔ−ＰＮ，Ｒ−ＰＮに関しては、これらのＰＮ発生器は一般的にシフトレジスタＳＨ１〜ＳＨＮとＰＮ発生器の第１のシフトレジスタＳＨ１の入力が形成される中間ＥＸＯＲゲートＥＸ１〜ＥＸＮ−１（ここで、ＥＸ１は第１のＸＯＲゲートを示し、ＥＸＮ−１は第（Ｎ−１）のＸＯＲゲートすなわち最後に与えられるＸＯＲゲートを示す。）との直列接続によって構成されることがお判りであろう。これは一般的に知られた構成であり、ＥＸＯＲゲートとシフトレジスタとの一般的な相互接続の一例が図４に示されている。すなわち、よく知られているように、ＰＮシーケンスの実際の長さ２^N−１はシフトレジスタの数ＮおよびＰＮシーケンスを発生するのに使用された実際の多項式によって決定される、すなわち、ＰＮシーケンスのタイプは第１のシフトレジスタに対するＥＸＯＲゲートへの入力の数によって決定される。
【０００５】
したがって、図２の電気通信システムＴＥＬＥの送信機ＰＮ発生器Ｔ−ＰＮおよび受信機ＰＮ発生器Ｒ−ＰＮはともに、ゲートおよびシフトレジスタのそのような相互接続を含み、ユーザチャネルのユーザデータが送信機のＰＮシーケンスを使用して符号化されるとともに受信機のＰＮシーケンスを使用して復号される場合には常に、シフトレジスタは予め定められたシーケンスを同期的に設定されなければならない（初期化ビットシーケンスは「オール０」の状態であってはならない。）。
【０００６】
（発明の背景）
上述した既知のＰＮシーケンスを使用してビットエラーレート測定を実施する一般的な技術とＰＮ発生器の構成とは１ユーザに対する１チャネルを評価するために従来技術でよく知られているが、タイムスロット化された送信すなわち各送信フレームの複数のユーザチャネル上のユーザデータのタイムスロット多重化は、送信機ＴＸと受信機ＲＸとの間の送信および／または複数のチャネルの処理に使用されるときに、特有の問題がある。
【０００７】
すなわち、図２は１ユーザチャネルに対してビットエラーレート測定を実施する状況しか示しておらず、タイムスロット化方法で１フレームを使用する複数のユーザ（ユーザチャネル）がある場合には、各々が１ユーザチャネル専用のいくつかのＰＮ発生器を常に使用しなければならない。すなわち、そのようなタイムスロット多重化技術を使用して通信および／または処理が行われる電気通信システムでは、例えば５１２までのユーザチャネル（チャネルサイズに応じて）を処理することができ、したがって５１２の個別のチャネルビットエラーレート測定は個別の専用ＰＮシーケンスをそれぞれ使用して実施されなければならないものと仮定する。
【０００８】
これに関して、「各送信フレームの複数のユーザチャネル上のユーザデータのタイムスロット多重化」という表現は、通常の電気通信システムで使用されるさまざまな異なる変調方式すなわちＴＤＭＡ多重化方式やＣＤＭＡ多重化方式に関連付けることができることをお判り願いたい。すべてそのような変調方式に共通する本質的な特徴は、各ユーザチャネルが送信フレームに特定のタイムスロットを割り当てられることである。例えば、図１はＣＤＭＡシステムの一般的概観を示し、ここでは、ユーザデータがブロック▲３▼でビットエラーレート測定を受ける前に、多数のユーザチャネルがスロット・デマルチプレクサに入力され、復号がタイムスロット・セグメンテーション、ビットインターリーブおよびビタビ・デコーダによって実施される。ここで、このＣＤＭＡシステムでは、例えば５１２までのユーザチャネルが、送信フレームの関連するタイムスロット内の個別のバーストで受信される。
【０００９】
図３には、タイムスロット多重化システムの２つの送信フレームＦＲが図示されている。各フレームＦＲには、多数のユーザチャネル（例えば、５１２ユーザチャネル）が収容されなければならない。１ユーザチャネルの完全なユーザデータは、同じ位置（ここでは、フレームの始め）に多数の連続フレームＦＲ上にそれぞれ分配される。しかしながら、ユーザデータはフレームＦＲ内の異なる位置に分配することもできる。
【００１０】
図３において、ユーザ１のユーザチャネルは、フレームＦＲの第１のタイムスロット位置に割り当てられる。図３に示すように、典型的には、１０ｍｓのフレーム長、フレームの１／５１２のスロットおよび８ＭＨｚのビット周期では、送信機ＰＮ発生器または受信機ＰＮ発生器によって発生された完全なＰＮシーケンスのおよそ１００ビットしか第１のフレームＦＲの第１のタイムスロット（ユーザチャネル）に収容することができない。もちろん、例えばＰＮ発生器にＮ＝９シフトレジスタを仮定すると、擬似ノイズシーケンスの実際の長さは２^N−１＝５１１ビットとなる。したがって、もちろん、ユーザ１に対するチャネルを完全に評価するために僅か１００ビットでは十分ではない。したがって、送信機および受信機のＰＮ発生器が第１フレームの始めに同期化されていたと仮定すると、あるビット数すなわち１００ビットの後でないとユーザ１に対して各フレーム内で送信が中断されないため、そのユーザに対してビットエラーレート測定を連続的に実施することができない。すなわち、第１のユーザチャネル１の最初の１００ビット後に、ユーザチャネル２の次の１００ビットが送信される、すなわち、第１のフレームＦＲの他の位置が他のユーザにそれぞれ割り当てられる。したがって、各タイムスロットの開始タイミングと終了タイミングとの間では、ユーザチャネル１に対して使用されたＰＮシーケンスからの限定された数のビットしか評価することができない。
【００１１】
その結果、ＰＮ発生器は受信機および送信機における各タイムスロットの終了タイミングにおいて第１のユーザに対するその動作を停止し、次のフレーム（すなわち、図３における第２のフレームＦＲ）の各タイムスロットの開始タイミングにおいて最終状態から（すなわち、ＰＮ発生器の最終位相状態から）それらのＰＮシーケンス発生を継続しなければならない。特に、ユーザチャネル１のユーザデータの次の部分が第２のフレームＦＲの第１の位置で送信されるとき、第１のユーザタイムスロットの終了タイミングにおいてＰＮ発生器が有する位相状態を利用できなければならないため、次のユーザチャネルが開始するときにＰＮ発生器にビットシーケンスのビットを出力させ続けることはできない。すなわち、第２のフレームでは、第１のフレームＦＲの第１のタイムスロットの終了タイミングにおいてＰＮ発生器が有する最終位相状態からＰＮ発生を継続しなければならない。
【００１２】
したがって、図４に示すように、各ユーザチャネル１，２．．．５１２には慣例的に別々のＰＮ発生器が設けられ、その動作は各ユーザに対するフレーム内の利用可能なタイムスロットに対応する多数のビットの終了タイミングにおいて中断される。すなわち、図４に略示するシフトレジスタＳＨ１．．．ＳＨ９はＰＮシーケンスをそれぞれ発生する。しかしながら、それらは単純に停止されるため、各タイムスロットの終了タイミングにおいてそれらの内部状態（前記シフトレジスタにそれぞれ格納されるビットシーケンスとして定義される）を保持する。したがって、制御手段は、フレームで開始する各スロット位置におけるタイムスロット（ユーザチャネル）に従って各ＰＮ発生器をトリガーすることによって、ビットシーケンスのさらなる発生を開始する。
【００１３】
図４に示す従来の解決法は著しい欠点を有する。例えば、図１のエンコーダ回路に関して説明したように、５１２までの異なるユーザが存在することがあり、したがってそれぞれ９ビットで開始される５１２までの異なるＰＮ発生器を設けなければならない。しばしば、そのようなＰＮ発生器はＦＰＧＡ（Field Programmable Gate Array）ライブラリを使用してハードウェアで実現され、それは、例えば、１ＰＦＵ（Programmable Functional Unit）に４フリップフロップを実現することができる。この場合、ＰＦＵの総量ｍ_PFUは次のようになる。
ｍ_PFU＝５１２（ユーザ数）＊９ビット（シフトレジスタの数Ｎ）
＝５１２＊３ ＰＦＵ＝１５３６ ＰＦＵ
【００１４】
駆動または制御論理が所要のハードウェアに対するｍ_PFUの上記計算には含まれない事実に加えて、個別のＰＮ発生器はフレーム内の正しいタイムスロット位置でトリガーされなければならない。したがって、図１に略示するＣＤＭＡシステムに典型的に存在するような多数のユーザに対するビットエラーレート測定を処理するために、ハードウェアの量すなわち１５３６ＰＦＵは非常に大きくなる。
【００１５】
（発明の概要）
特に、ユーザチャネルを処理するためにフレームでタイムスロット多重化を使用する電気通信システム例えばＴＤＭＡまたはＣＤＭＡ伝送方法（ＣＤＭＡはバースト伝送を使用する。）では、多数のユーザチャネルが利用され、各ユーザチャネルは送信機および受信機で別々のＰＮ発生器を利用することによってそれ自体のＢＥＲ測定を実施しなければならず、そのために、多量のハードウェアとなる問題が存在することを説明してきた。
【００１６】
したがって、本発明の目的は、複数のユーザチャネルに対するＢＥＲ測定を最小のハードウェアリソースで行うことができる送信機、受信機、電気通信システムおよび方法を提供することにある。
【００１７】
（目的の解決法）
本発明の目的は、各送信フレーム内のユーザデータのタイムスロット多重化を使用して複数のユーザチャネルが処理される電気通信システムの送信機（請求項１）によって解決される。この送信機は、予め定められたビット数のＰＮシーケンスを発生するＮ個のシフトレジスタを含む単一の送信機ＰＮ発生器であって、前記予め定められたビット数２^N−１が各ユーザチャネルに対して各タイムスロット内で送信することができるビットの数よりも大きい、送信機ＰＮ発生器と、各ユーザチャネルに対して前記ＰＮ発生器の位相状態を格納するＰＮ発生器位相状態メモリであって、位相状態が前記ＰＮ発生器の前記シフトレジスタにそれぞれ格納されるビットシーケンスとして定義される、ＰＮ発生器位相状態メモリと、各ユーザチャネルの各タイムスロットの開始タイミングおよび終了タイミングを検出するタイミング手段と、前記メモリから読み出された位相状態を前記ＰＮ発生器に書き込むとともに、前記ＰＮ発生器から読み出された位相状態を前記メモリに書き込むリード／ライト手段とを含み、前記リード／ライト手段が、前記タイミング手段が特定ユーザチャネルに割り当てられた前記フレーム内のタイムスロットの開始タイミングを検出するときに前記メモリから前記特定ユーザチャネルに対する位相状態を読み出すとともに前記読み出された位相状態を前記ＰＮ発生器に書き込み、また、前記タイミング手段が前記特定ユーザチャネルに属するタイムスロットの終りを検出するときに前記ＰＮ発生器の位相状態を読み出すとともに前記読み出された位相状態を前記メモリに書き込むように適合されている。
【００１８】
また、この目的は、複数のユーザチャネルが各送信フレーム内のユーザデータのタイムスロット多重化を使用して処理される電気通信システムの受信機（請求項９）によって解決される。受信機は、予め定められたビット数２^N−１のＰＮシーケンスを発生する数Ｎのシフトレジスタを含む単一の受信機ＰＮ発生器であって、前記予め定められたビット数２^N−１が各ユーザチャネルに対して各タイムスロット内で送信することができるビット数よりも大きい、受信機ＰＮ発生器と、各ユーザチャネルに対して前記ＰＮ発生器の位相状態を格納するＰＮ発生器位相状態メモリであって、位相状態が前記ＰＮ発生器の前記シフトレジスタにそれぞれ格納されるＮビットシーケンスとして定義される、ＰＮ発生器位相状態メモリと、各ユーザチャネルの各タイムスロットの開始タイミングおよび終了タイミングを検出するタイミング手段と、前記メモリから読み出された位相状態を前記ＰＮ発生器に書き込むとともに、前記ＰＮ発生器から読み出された位相状態を前記メモリに書き込むリード／ライト手段とを含み、前記リード／ライト手段が、前記タイミング手段が特定ユーザチャネルに割り当てられた前記フレーム内のタイムスロットの開始タイミングを検出するときに前記メモリから前記特定ユーザチャネルに対する位相状態を読み出すとともに前記読み出された位相状態を前記ＰＮ発生器に書き込み、また、前記タイミング手段が前記特定ユーザチャネルに属するタイムスロットの終りを検出するときに前記ＰＮ発生器の位相状態を読み出すとともに前記読み出された位相状態を前記メモリに書き込むように適合されている。
【００１９】
さらに、この目的は、複数のユーザチャネルが各送信フレーム内のユーザデータのタイムスロット多重化を使用して処理される電気通信システム（請求項１７）によって解決される。電気通信システムは、予め定められたビット数２^N−１のＰＮシーケンスを発生する数Ｎのシフトレジスタを含む単一の送信機ＰＮ発生器であって、前記予め定められたビット数２^N−１が各ユーザチャネルに対して各タイムスロット内で送信することができるビット数よりも大きい、送信機ＰＮ発生器と、各ユーザチャネルに対して前記送信機ＰＮ発生器の位相状態を格納する送信機ＰＮ発生器位相状態メモリであって、位相状態が前記送信機ＰＮ発生器の前記シフトレジスタにそれぞれ格納されるＮビットシーケンスとして定義される、送信機ＰＮ発生器位相状態メモリと、各ユーザチャネルの各タイムスロットの開始タイミングおよび終了タイミングを検出する送信機タイミング手段と、前記送信機メモリから読み出された位相状態を前記送信機ＰＮ発生器に書き込むとともに、前記送信機ＰＮ発生器から読み出された位相状態を前記送信機メモリに書き込む送信機リード／ライト手段であって、前記送信機リード／ライト手段が、前記送信機タイミング手段が特定ユーザチャネルに割り当てられた前記フレーム内のタイムスロットの開始タイミングを検出するときに前記送信機メモリから前記特定ユーザチャネルの位相状態を読み出すとともに前記読み出された位相状態を前記送信機ＰＮ発生器に書き込み、また、前記送信機タイミング手段が前記特定ユーザチャネルに属するタイムスロットの終了タイミングを検出するときに前記送信機ＰＮ発生器の位相状態を読み出すとともに前記読み出された位相状態を前記送信機メモリに書き込む、送信機リード／ライト手段とを含む少なくとも１つの送信機と、予め定められたビット数２^N−１のＰＮシーケンスを発生する数Ｎのシフトレジスタを含む単一の受信機ＰＮ発生器であって、前記予め定められたビット数２^N−１が各ユーザチャネルに対して各タイムスロット内で送信することができるビット数よりも大きい、受信機ＰＮ発生器と、各ユーザチャネルに対して前記受信機ＰＮ発生器の位相状態を格納する受信機ＰＮ発生器位相状態メモリであって、位相状態が前記受信機ＰＮ発生器の前記シフトレジスタにそれぞれ格納されるＮビットシーケンスとして定義される受信機ＰＮ発生器位相状態メモリと、各ユーザチャネルの各タイムスロットの開始タイミングおよび終了タイミングを検出する受信機タイミング手段と、前記受信機メモリから読み出された位相状態を前記受信機ＰＮ発生器に書き込むとともに、前記受信機ＰＮ発生器から読み出された位相状態を前記受信機メモリに書き込む受信機リード／ライト手段であって、受信機リード／ライト手段が、前記受信機タイミング手段が特定ユーザチャネルに割り当てられた前記フレーム内のタイムスロットの開始タイミングを検出するときに前記受信機メモリから前記特定ユーザチャネルの位相状態を読み出すとともに前記読み出された位相状態を前記受信機ＰＮ発生器に書き込み、また、前記受信機タイミング手段が前記特定ユーザチャネルに属するタイムスロットの終りを検出するときに前記受信機ＰＮ発生器の位相状態を読み出すとともに前記読み出された位相状態を前記受信機メモリに書き込む、受信機リード／ライト手段とを含む少なくとも１つの受信機とを含む。
【００２０】
また、この目的は、電気通信システムにおける複数のユーザチャネルに対して予め定められたビット数２^N−１のＰＮシーケンスを発生する方法（請求項２６）によって解決される。この方法では、数Ｎのシフトレジスタを含む単一のＰＮ発生器により、前記複数のユーザチャネルは各送信フレーム内のユーザデータのタイムスロット多重化を使用して処理され、前記ＰＮシーケンスの前記予め定められたビット数は各ユーザチャネルに対して各タイムスロット内で送信することができるビット数よりも大きく、該方法は、フレーム内の特定ユーザに割り当てられたタイムスロットの開始タイミングが検出されるときにＰＮ発生器位相状態メモリに格納されている特定ユーザチャネル位相状態をＰＮ発生器にロードするステップであって、前記位相状態がＮビットシーケンスとして定義されるステップと、特定タイムスロット中に特定ユーザチャネルに対するＰＮシーケンスを確立するステップと、前記特定タイムスロットの終りに前記ＰＮ発生器で得られる位相状態を新しい特定ユーザチャネル位相状態として前記ＰＮ発生器位相状態メモリに書き込むステップとを含み、前記一連のロード、確立および書込みステップが各特定ユーザチャネルに対してその特定タイムスロット内で繰り返される。
【００２１】
（発明の好ましい態様）
本発明の一態様によれば、送信機および受信機には単一のＰＮ発生器しか必要がない。送信機および受信機で複数のＰＮ発生器を使用する代わりに、本発明は、各チャネルに対する各ＰＮシーケンスの中間状態（位相状態）が格納される状態メモリを使用する。フレーム内の正しい開始タイミング（正しい位置）が各ユーザチャネルに対して到着する場合には、ＰＮ発生器の対応する最終位相状態が状態メモリ（ＲＡＭ）から読み出され、次のフレームの対応するタイムスロットの再開始時にＰＮ発生器の再初期化に使用される。後述するように、１つのＰＮ発生器と１つの状態メモリしか使用しないことによって、ハードウェアの所要量が著しく低減される。
【００２２】
本発明の他の態様によれば、ＰＮ発生器はプログラミング信号に応答して異なるＰＮシーケンスを生じるようにプログラムすることができるため、各ユーザチャネルは異なるＰＮシーケンスを使用することができる。すなわち、例えば異なるユーザチャネルに異なる種類のユーザデータがある場合には、ＰＮシーケンスの長さおよび多項式は各ユーザチャネルに対して異なることができる。これは、状態メモリから最終ビットシーケンスを読み出すのに読出しアドレスを使用するだけでなく、プログラミング信号に従って異なるタイプおよび長さのＰＮシーケンスを発生するＰＮ発生器のＰＮシーケンスプログラミング手段をアドレスするのにもそれを使用することによって、有利に達成される。
【００２３】
本発明の他の有利な実施例および改良は従属項に記載されている。以下、本発明はそれの実施例を参照して説明される。
【００２４】
以下、図面を参照して本発明の実施例について説明する。図面において、同じまたは類似の参照符号は、同じまたは類似の部品およびステップを示す。
【００２５】
（第１の実施例）
図５−１および図５−２は、電気通信システムの送信機または受信機で使用されるＰＮ発生器構成を示し、そこでは、図３を参照して一般的に上述したように、複数のユーザチャネルＵＳ１，ＵＳ２が各送信フレームＦＲ内のユーザデータのタイムスロット多重化を使用して処理される。以下では、ＰＮ発生の機能が送信機を参照して説明されるが、上述したように、同じ構成が受信機にも当てはまる。
【００２６】
図５−１に示すように、送信機ＴＸは、単一の送信機ＰＮ発生器Ｔ−ＰＮしか含んでいない。ＰＮ発生器は、上述したものと同じ構成を有する、すなわち、それは、予め定められたビット数２^N−１のＰＮシーケンスを発生するＮ個のシフトレジスタＳＨ１〜ＳＨＮを含み、ここで、前記予め定められたビット数２^N−１は各ユーザチャネルに対してフレームＦＲ内の各タイムスロットで実際に送信することができるビット数よりも大きいものと仮定する（ＰＮシーケンス全体を１タイムスロットのビットエラーレート測定に使用できるため、そうでなければ明らかに問題はないため）。
【００２７】
ＰＮ発生器位相状態メモリＩＳＭは、各ユーザチャネルに対して別々に単一のＰＮ発生器の位相状態ＰＳＴを格納する。位相状態はここではビットシーケンスとして定義され、それは前記ＰＮ発生器の前記シフトレジスタにそれぞれ格納される。メモリＩＳＭのメモリ空間は、任意のある時間に全ユーザチャネルに対する中間位相状態を同時に保持するのに十分な大きさである。リード／ライト手段Ｒ／Ｗだけでなくタイミング手段ＴＭも内蔵する制御手段ＣＭがまた設けられる。タイミング手段ＴＭの基本的機能は、各ユーザチャネルの各タイムスロットの開始タイミングおよび終了タイミングを検出することであり、各ユーザチャネルの開始タイミングの検出により、アドレスデコーダＡＤＲ−ＤＥＣは、リード／ライト用の対応ユーザアドレスをメモリＩＳＭに出力する。図５−１に矢符で示すように、新しいユーザ（チャネル）を評価しなければならないときは常に、新しいすなわち最後に使用された位相状態が、メモリＩＳＭから読み出され、ＰＮ発生器Ｔ−ＰＮを再初期化するのに使用される。
【００２８】
「新しい位相状態」および「スロットの終りでの位相状態」を表示する図５−１の矢符で示すように、図５−１のＰＮ発生器は一般的に次のように実施される。一度予め定められた数のビット（例えば、１００ビット）がＰＮシーケンスとしてＰＮ発生器によって出力されると、最終状態（位相状態）が、特定のユーザチャネルアドレスにおいてメモリデバイスＲＡＭに格納され、同じユーザチャネルの開始タイミングが次のフレームで検出されるとＰＮ発生器を再初期化するために使用される。次のユーザチャネルの開始タイミングでは、アドレスデコーダＡＤＲ−ＤＥＣは次のユーザチャネルアドレスを出力し、また、次のユーザチャネルに対する対応位相状態が、メモリから読み出され、ＰＮ発生器を再初期化するのに使用される。次の決定された数のビットに対して、ＰＮ発生器は、フレーム内の次のチャネルタイムスロットに対するＰＮシーケンスを発生している。
【００２９】
図５−２は、本発明による方法のフロー図をより詳細に示す。また、ｆおよびｕはフレームおよびユーザチャネル番号（インデクス）をそれぞれ示すものと仮定する。送信すなわちビットエラーレート測定が第１のフレーム（ｆ＝１）で開始されると、初期化シーケンスがステップＳＴ１でメモリＩＳＭから読み出される。すなわち、タイミング手段が第１のフレームＦＲ（ｆ＝１）内の第１のユーザチャネル（ｕ＝１）の開始タイミングを決定すると、初期化シーケンスがステップＳＴ１でＰＮ発生器に設定される。原理的には初期化シーケンスは単純な独立メモリから読み出すことができるが、初期化シーケンスを初期化位相状態として状態メモリＩＳＭ内の全ユーザチャネルエントリーに設定して、第１の初期化中（ｆ＝１）に各ユーザチャネルｕがそれの各初期化シーケンスを設定されるようにすることが好ましい。この場合には、全ユーザチャネルに対する初期化シーケンスは、同じとしたり、実際上互いに異なるようにしたりすることができる。
【００３０】
特定ユーザチャネルに割り当てられた全ての特定メモリ位置においてメモリＩＳＭにオール“１”の初期化シーケンスを格納するのではなく、初期化に対する他の可能性は次のようである。始動状態またはリセットされた後では、受信機または送信機は全メモリ位置に“０”しか格納していない。メモリに特定の“１”シーケンスを格納しないで、メモリの出力に第１の組のインバータを設けて、オール“０”の位相状態をそれがオール“１”の初期化シーケンスとしてＰＮ発生器に書き込まれる前に反転させることができる。ＰＮ発生器から読み出された位相状態ＰＳＴをそれが前記位相状態メモリＩＳＭに書き込まれる前に反転させるために、メモリＩＳＭの入力に第２の組のインバータが設けられる。したがって、初期化プロセス中だけでなくＰＮ発生器に対する中間位相状態の読み書き中にも反転が行われる、すなわち、全ビットは、それらがメモリから読み出された後およびそれらがメモリに書き込まれる前に、反転される。このようにして、オールゼロ（“０”）状態にリセットされているときはいつでも、メモリから直接正しいビット値（オールワンすなわち“１”）が得られる。ビットが２回反転される（ロードおよびストアで）ため、これはＰＮ発生器内の発生されたＰＮシーケンスが影響を受けないままとする。
【００３１】
上述したように、初期化シーケンスがオール“１１１１．．．１１”であり、メモリのリセット状態がしたがってオール“００００．．．００”であれば、メモリの各入力および出力ラインは、全ビットに対して反転が行われるように、インバータを有する。しかしながら、初期化値が１１１１．．．１１”ではなくリセット状態“００００．．．００” を維持しながら実際には“１０１０．．．１０”であれば、初期化シーケンスが“１”を有するライン（ビット位置）上にしかインバータは設けられない。
【００３２】
より一般的には、リセット状態もオール“００００．．．００”で必ずしもなければ、異なっている初期化シーケンスおよびリセット状態のビットに対して、インバータが（メモリの入力および出力に）設けられる。初期化シーケンスおよびリセット状態が同じであるビットに対しては、インバータを設ける必要がない。したがって、他の可能性は、その初期値がメモリのリセット値とは異なる全ビットを、それらがメモリから読み出された後およびそれらがメモリに書き込まれる前に、反転させることである。このようにして、リセットされているときはいつでも、正しいビット値がメモリから直接得られる。ビットが２回反転される（ロードおよびストアにおいて）か全く反転されないため、これは、発生されたビットシーケンスが影響を受けないままとされ、しかもメモリのリセット状態（例えば、オールゼロ）から直接任意の初期値を発生することができる。好ましくは、初期化シーケンスを形成するのに使用されるリセット状態は、全ユーザチャネルに対して同じである。
【００３３】
ステップＳＴ２では、第１のユーザチャネルに対して適切なシーケンスが設定されているＰＮ発生器は、このユーザチャネルに対する例えば１００ビットのサブシーケンスを発生する（この点に関しては図３の説明も参照されたい。）。タイミング手段がステップＳＴ３でこのユーザチャネルに対する終了タイミングを検出すると、この時点でＰＮ発生器に存在する位相状態が、アドレスデコーダＡＤＲ−ＤＥＣによって出力されたユーザアドレスでかつこのユーザチャネルに属するメモリＩＳＭに格納される。
【００３４】
ステップＳＴ４では、さらなるユーザチャネルがフレームに存在する場合には（ステップＳＴ４で“Ｙ”）、ステップＳＴ１，ＳＴ３，ＳＴ３における発生および格納が次のユーザチャネルに対して繰り返される。第２のユーザチャネルに対する初期化シーケンスは、第１のユーザチャネルとは異なることもあれば、同じこともある。ここでも、第２のユーザチャネルの終了タイミングでは、そのときにＰＮ発生器に存在する位相状態が、各ユーザアドレスでメモリＩＳＭに格納される。
【００３５】
チャネルがステップＳＴ４で検出されない場合には（ステップＳＴ４で“Ｎ”）、ステップＳＴ５は、さらなるフレームが処理されたり送信される必要があるかどうかすなわち送信が停止されているかどうかを確認する。
【００３６】
ステップＳＴ４でフレームｆの全ユーザチャネルがそれらのシーケンスを終了している（ステップＳＴ４で“Ｎ”）と判断され、かつ、さらなるフレームがある（ステップＳＴ５で“Ｙ”）場合には、ステップＳＴ１，ＳＴ２，ＳＴ３，ＳＴ４の反復巡回が次のフレームｆ＋１内の全ユーザチャネルに対して繰り返される。
【００３７】
ステップＳＴ１〜ＳＴ４におけるメモリＩＳＭおよび前記ＰＮ発生器に対する反復読み書きは、アドレスデコーダＡＤＲ〜ＤＥＣによって発せられた特定のユーザアドレスに対してメモリＩＳＭのリード状態またはライト状態をそれぞれ設定するリード／ライト手段Ｗ／Ｒに各制御信号を発するタイミング手段ＴＭによって支配される。したがって、反復して、ＰＮ発生器の位相状態がタイムスロットの終りで読み出され、新しい位相状態が次のスロットの始めにＰＮ発生器に設定される。
【００３８】
本質的には、図５−２の本発明の上記した方法は次のように要約することができる。最初に、フレーム内の特定ユーザチャネルに割り当てられたタイムスロットの開始タイミングが検出されると、各ＰＮ発生器位相状態メモリＩＳＭに格納されたユーザチャネル特定位相状態ＰＳＴがステップＳＴ１でＰＮ発生器Ｔ−ＰＮまたはＲ−ＰＮにロードされる。その位相状態はＮビットシーケンスとして定義される。次に、特定ユーザチャネルに対するＰＮシーケンスが、フレーム内の各ユーザチャネルに属する特定タイムスロット中にステップＳＴ２で確立される。次に、前記特定タイムスロットの終りに前記各ＰＮ発生器Ｔ−ＰＮ，Ｒ−ＰＮで得られた位相状態ＰＳＴが、ステップＳＴ３で、次のフレーム内の特定タイミングにおいて同じタイムスロットが再度発生するときに使用され再度読み出される新しいユーザチャネル特定位相状態ＰＳＴとして前記ＰＮ発生器位相状態メモリＩＳＭに書き込まれる。すなわち、さらなるタイムスロットがある（ステップＳＴ４で“Ｙ”）場合には、一連のロードステップ，確立ステップおよび書込みステップがそれの特定タイムスロットで各特定ユーザチャネルに対してステップＳＴ４からステップＳＴ１，ＳＴ２，ＳＴ３まで繰り返され、その後、さらなるフレームがある（ステップＳＴ５で“Ｙ”）場合には、もちろん、次のフレームのタイムスロットで逐次繰り返される。メモリに対する各ユーザチャネル特定位相状態の読み書きにより、１つだけのＰＮ発生器を全チャネルに対して使用することができる。
【００３９】
ここでも、上記したＰＮ発生シーケンスが受信機でＢＥＲ測定を連続的に実施するのに使用されることをお判り願いたい。この方法は、処理、伝送および通信が複数のユーザチャネルに対してタイムスロット方式で実施される任意の送信機、受信機および電気通信システムに応用することができる。この方法は、特定の変調方式とは無関係に、データ処理またはデータ通信のために異なるユーザチャネルへのタイムスロット割当てが使用されるあらゆる伝送方式に応用することができる。２つの例は、個別のフレームでのＴＤＭＡおよびＣＤＭＡタイムスロット使用である。
【００４０】
メモリＩＳＭが例えばフィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）ライブラリによって実現されるランダムアクセスメモリＲＡＭとすることができることをすでに説明した。また、ＰＮ発生器は、好ましくは、そのようなＦＰＧＡによって実現されることができる。しかしながら、図５−１の回路のハードウェア実現に必要なハードウェア量は図４の構成と対比して著しく低減される。その理由は、ＲＡＭメモリはどの技術を使用しても複数のＰＮ発生器のレジスタよりも遥かに少ないリソースで済むことである（図４参照）。上記したＦＰＧＡライブラリが１６アドレス深さおよび４ビット幅のＲＡＭを実現するのに１ＰＦＵを使用するものと仮定すると、１６アドレス（＝ユーザ）深さおよび１２ビット幅であるＲＡＭを実現するのに３ＰＦＵしか必要としない。これは、５１２ユーザに対して、５１２ユーザチャネルの各単一ユーザに対する９ビットＰＮ発生器の実際の位相状態を格納するのに僅か３２＊３ＰＦＵ＝９６ＰＦＵしか必要としないことを意味する。
【００４１】
また、９ビット幅を有する１つのＰＮ発生器は３ＰＦＵによって実現されることができる。さらに、９アドレスレジスタが３ＰＦＵに対応して実現されなければならない。最後に、２ＰＦＵに対応する読み書きフリップフロップが実現されなければならない。したがって、合計では、
ｍ_PFU＝（９６＋３＋３＋２） ＰＦＵ＝１０４ ＰＦＵ
しか使用する必要がない。しかしながら、このサイズは完全な駆動制御論理を既に考慮しているが、図４の従来技術の１５３６ＰＦＵの上記例では駆動／制御論理さえ考慮されていないことを強調したい。したがって、最小のハードウェア努力により、送信機および受信機におけるＢＥＲ測定のためにＰＮシーケンスの発生原理を使用するときには、多数のチャネルがそれらのビットエラーレートについて評価され得る。
【００４２】
（第２の実施例）
図６および図７は本発明の第２の実施例を示す。基本的には、図６の回路の機能は、複数のユーザチャネルに対する位相状態の読み書きに関して図５−１の回路の機能と同じである。すなわち、矢符「新しい位相状態」および「スロットの終りでの位相状態」で示すように、各タイムスロットの始めには、それぞれ最後に格納された位相状態がメモリＩＳＭから読み出されるとともにＰＮ発生器に書き込まれる。各タイムスロットの終了タイミングでは、ＰＮ発生器で得られた位相状態が、ＰＮ発生器から読み出されるとともに、アドレスデコーダによって指示された特定ユーザチャネルアドレスでメモリＩＳＭに書き込まれる。
【００４３】
しかしながら、図６の構成は、図６では（中間ＥＸＯＲゲートを有する）複数のシフトレジスタＳＨ１〜ＳＨＮだけでなくアドレス変換手段ＡＣＭ，ゲート手段ＡＮＤおよびその機能については後述するマルチプレクサＭＵＸからも構成されているＰＮ発生器が設けられている点で、図５−１の構成とは異なる。アドレス変換手段ＡＣＭ，ゲート手段ＡＮＤおよびマルチプレクサＭＵＸを設けることは、各ユーザチャネルに対する異なるタイプおよび長さのＰＮシーケンスの使用を可能にさせる。
【００４４】
すなわち、図５−１の構成の１つの欠点は、ＰＮ発生器構成が固定されており、したがって同じＰＮシーケンス（すなわち、タイプおよび長さ）が全ユーザすなわち全ユーザチャネルに対して使用されることである。しかしながら、各ユーザチャネルに対してＰＮシーケンス発生の柔軟な構成を有することも望ましい。したがって、アドレス変換手段ＡＣＭ，ゲート手段ＡＮＤおよびマルチプレクサＭＵＸは、前記ＰＮ発生器をプログラミングして予め定められたＰＮシーケンスを発生するＰＮシーケンスプログラミング手段ＰＮ−ＰＭを構成する。
【００４５】
図７は、ゲート手段ＡＮＤ，マルチプレクサＭＵＸおよびアドレス変換手段ＡＣＭを含むＰＮシーケンスプログラミング手段ＰＮ−ＰＭの一実施例を示す。ＰＮ発生器は、それらの中間ＥＸＯＲゲートＥＸ１，ＥＸ２．．．ＥＸＮ−１を有するシフトレジスタＳＨ１〜ＳＨＮの構成に関して、従来の構成を有する。また、図７では、レジスタの出力から第１のレジスタＳＨ１の入力へのフィードバックを発生する原理も従来のものである。しかしながら、ゲート手段は、ＥＸＯＲゲートとシフトレジスタの出力とアドレス変換手段との間に接続された複数のＡＮＤゲートを含んでいる。すなわち、各ＡＮＤゲートＡＮＤ１，ＡＮＤ２．．．ＡＮＤＮの一方の入力はレジスタの出力に接続され、ＡＮＤゲートの他方の入力はアドレス変換手段ＡＣＭに接続されている。
【００４６】
アドレス変換手段ＡＣＭは、例えばユーザチャネルアドレスを受信し、このユーザチャネルアドレスに基づいて特定ユーザチャネルに使用されるべきＰＮシーケンスの特定のタイプ（および長さ）を決定する。所望のＰＮシーケンスに応じて、アドレス変換手段は、次に、各ＡＮＤゲートＡＮＤ１，ＡＮＤ２．．．ＡＮＤＮに“１”を出力して各ＸＯＲゲートへの出力の論理的影響を許す。したがって、各ユーザアドレスに応答して、異なるタイプのＰＮシーケンスをＰＮ発生器にプログラムすることができる。各ＡＮＤゲートに入力されるアドレス変換手段ＡＣＭの“１”出力は、ＰＮ発生器における特定タイプのＰＮ多項式をプログラミングするプログラミング信号として機能する。
【００４７】
図７から、シフトレジスタＳＨ１〜ＳＨＮの数Ｎはまだ固定されているため、ＡＮＤゲートを設けるだけではＰＮシーケンスの長さ２^N−１を変えることはできないことがお判りであろう。しかしながら、アドレス変換手段は、使用されるシフトレジスタの数を変えるためにさらなるプログラミング信号を出力することもできる。特に、このプログラミング信号は、基本的には各シフトレジスタがバイパスされるように各シフトレジスタの出力ラインに接続されたマルチプレクサゲートＭＵＸ１．．．ＭＵＸｎに入力される。したがって、マルチプレクサゲートにプログラミング信号をさらに出力することにより、使用されるシフトレジスタの数Ｎを変えることができ、したがってＰＮシーケンスのタイプの他にＰＮシーケンスの長さも変えることができる。
【００４８】
したがって、各ユーザチャネルは、タイムスロットにおいて異なるタイプおよび／または長さのＰＮシーケンスを使用することができ、図５−１と同じ方法で各異なるタイプの位相状態がメモリＩＳＭに対して読み書きされる。また、メモリＩＳＭに対してどのように読み書きを実施できるかについては他の方法および手段があることをお判り願いたい。例えば、制御手段ＣＭに設けられたタイミング手段ＴＭは、個別のフレーム内の各タイムスロットを単にカウントし、アドレスデコーダを介したアドレス供給と同様に特定ユーザチャネルを示すカウント数に基づいてメモリＩＳＭにリード信号およびライト信号を加えることができる。したがって、本発明は、図５−１，図６および図７の明白なユーザチャネルアドレスの使用に限定されるものではなく、各ユーザチャネル（タイムスロット）について別々にメモリＩＳＭおよびＰＮ発生器に対して位相状態が読み書きされることが保証される限り、完全に機能する。
【００４９】
また、図面および実施例を参照して説明された本発明は現在考えられるその最善の実施モードを例示するにすぎないことを留意願いたい。したがって、当業者は、上記教示に基づいて本発明の他の変更および修正を引き出すことができ、それは完全に添付された特許請求の範囲に入る。したがって、ここに含まれる教示に基づいて他の実施例を容易に考案できるため、本発明は明細書により限定されるものではない。さらに、本発明は明細書および特許請求の範囲に個別に記載された特徴の組合せも含むことができる。
【００５０】
特許請求の範囲における参照符号は、判りやすくする目的で使用されているにすぎず、保護の範囲を制限するものではない。
【図面の簡単な説明】
【図１】 ＣＤＭＡ受信機で使用されるデコーダ回路の原理図を示す。
【図２】 ＰＮ発生器を使用するビットエラーレート測定を示す。
【図３】 個別のユーザに割り当てられた個別のタイムスロットを示す。
【図４】 従来技術に従って複数のユーザチャネルに対するＢＥＲ測定をできるようにするための多数のＰＮ発生器の使用を示す。
【図５−１】 本発明の第１の実施例による送信機または受信機のＰＮ発生器構造の原理図を示す。
【図５−２】 図５−１の構造を使用する複数のユーザチャネルに対してビットシーケンスを発生する方法の原理的フロー図を示す。
【図６】 本発明の第２の実施例によるプログラマブルＰＮ発生器を有するＰＮ発生器構造を示す。
【図７】 図６で使用されたプログラマブルＰＮ発生器の一実施例を示す。

Claims (42)

1. 複数のユーザチャネル（ＵＳ１，ＵＳ２）が各送信フレーム（ＦＲ）内のユーザデータ（ＵＳ１，ＵＳ２）のタイムスロット多重化を使用して処理される電気通信システム（ＴＥＬＥ）の送信機（ＴＸ）であって、
   ａ）予め定められたビット数（２^N−１）のＰＮシーケンスを発生する多数（Ｎ）のシフトレジスタ（ＳＨ１〜ＳＨＮ）を含む一つの送信機ＰＮ発生器（Ｔ−ＰＮ）であって、前記予め定められたビット数（２^N−１）が、各ユーザチャネルに対して各タイムスロットで送信することができるビット数よりも大きい、一つの送信機ＰＮ発生器（Ｔ−ＰＮ）と、
   ｂ）各ユーザチャネルに対する前記ＰＮ発生器（Ｔ−ＰＮ）の位相状態（ＰＳＴ）を格納するＰＮ発生器位相状態メモリ（ＩＳＭ）であって、位相状態が、前記ＰＮ発生器の前記シフトレジスタにそれぞれ格納されたビットシーケンスとして定義される、ＰＮ発生器位相状態メモリ（ＩＳＭ）と、
   ｃ）各ユーザチャネルの各タイムスロットの開始タイミングおよび終了タイミングを検出するタイミング手段（ＴＭ）と、
   ｄ１）前記メモリから読み出された位相状態を前記ＰＮ発生器に書き込むとともに、前記ＰＮ発生器から読み出された位相状態を前記メモリに書き込むリード／ライト手段（Ｒ／Ｗ）と、
   を含み、
   ｄ２）前記リード／ライト手段（Ｒ／Ｗ）が、
   前記タイミング手段が特定ユーザチャネルに割り当てられた前記フレーム内のタイムスロットの開始タイミングを検出すると、前記特定ユーザチャネルに対する位相状態を前記メモリから読み出すとともに該読み出された位相状態を前記ＰＮ発生器に書き込み、
   前記タイミング手段が前記特定ユーザチャネルに属するタイムスロットの終りを検出すると、前記ＰＮ発生器の位相状態を読み出すとともに該読み出された位相状態を前記メモリに書き込む、
   送信機（ＴＸ）。
2. 前記メモリが、フィールド・プログラマブル・ゲートアレイ・ライブラリ（ＦＰＧＡ）によって実現されるランダムアクセスメモリ（ＲＡＭ）であることを特徴とする、請求項１記載の送信機（ＴＸ）。
3. 前記ユーザチャネルに割り当てられた前記タイムスロットが、前記フレーム内のＴＤＭＡまたはＣＤＭＡタイムスロットであることを特徴とする、請求項１記載の送信機（ＴＸ）。
4. 前記メモリが、初期化位相状態（１１１１１１１１１）をそれぞれ格納し、
   特定ユーザチャネルのタイムスロット開始タイミングがフレームで該フレームの送信開始中に初めて検出されるときは常に、前記ライト／リード手段（Ｗ／Ｒ）がそれを読み出して前記ＰＮ発生器を初期化するのに使用する、
   ことを特徴とする、請求項１記載の送信機（ＴＸ）。
5. 前記ＰＮ発生器（Ｔ−ＰＮ）が、該ＰＮ発生器（Ｔ−ＰＮ）をプログラミングして予め定められたＰＮシーケンスを発生するＰＮシーケンスプログラミング手段（ＰＮ−ＰＭ）を含むことを特徴とする、請求項１記載の送信機（ＴＸ）。
6. 前記ＰＮシーケンスプログラミング手段（ＰＮ−ＰＭ）が、ユーザチャネルアドレスをプログラミング信号に変換するアドレス変換手段（ＡＣＭ）と、前記プログラミング信号を受信するとともに、前記プログラミング信号に応答して前記ＰＮ発生器の第１のシフトレジスタ（ＳＨ１）に対する入力を発生するＥＸＯＲゲートを介して前記ＰＮレジスタ（ＳＨ１〜ＳＨＮ）の出力信号を帰還させるゲート手段（ＡＮＤ１〜ＡＮＤＮ，ＭＵＸ１〜ＭＵＸＮ）と、を含むことを特徴とする、請求項５記載の送信機（ＴＸ）。
7. 前記ゲート手段（ＡＮＤ１〜ＡＮＤＮ，ＭＵＸ１〜ＭＵＸＮ）が、前記プログラミング信号を１つの入力で受信しシフトレジスタの前記出力信号を他の入力で受信し各ＸＯＲゲートに信号を出力する多数のＡＮＤゲートを含み、
   前記プログラミング信号が、前記ＰＮ発生器によって発生されたＰＮシーケンスのタイプを決定する、
   ことを特徴とする、請求項６記載の送信機（ＴＸ）。
8. 前記ゲート手段（ＡＮＤ１〜ＡＮＤＮ，ＭＵＸ１〜ＭＵＸＮ）が、次のシフトレジスタの入力に接続された出力端子，関連するシフトレジスタの出力に接続された１つの入力端子，前記関連するシフトレジスタの入力に接続された他の入力端子および前記アドレス変換手段（ＡＣＭ）からのプログラミング信号を受信するように接続された制御入力端子を有するマルチプレクサゲート（ＭＵＸ）をさらに含み、
   前記マルチプレクサゲートに加えられた前記プログラミング信号が、各ユーザチャネルに対して前記ＰＮ発生器によって発生されたＰＮシーケンスの長さを決定する、
   ことを特徴とする、請求項７記載の送信機（ＴＸ）。
9. 複数のユーザチャネル（ＵＳ１，ＵＳ２）が各送信フレーム（ＦＲ）内のユーザデータ（ＵＳ１，ＵＳ２）のタイムスロット多重化を使用して処理される電気通信システム（ＴＥＬＥ）の受信機（ＲＸ）であって、
   ａ）予め定められたビット数（２^N−１）のＰＮシーケンスを発生する多数の（Ｎ）のシフトレジスタ（ＳＨ１〜ＳＨＮ）を含む一つの受信機ＰＮ発生器（Ｒ−ＰＮ）であって、前記予め定められたビット数（２^N−１）が、各ユーザチャネルに対して各タイムスロット内で送信することができるビット数よりも大きい、一つの受信機ＰＮ発生器（Ｒ−ＰＮ）と、
   ｂ）各ユーザチャネルに対する前記ＰＮ発生器（Ｒ−ＰＮ）の位相状態（ＰＳＴ）を格納するＰＮ発生器位相状態メモリ（ＩＳＭ）であって、位相状態が、前記ＰＮ発生器の前記シフトレジスタにそれぞれ格納されたＮビットシーケンスとして定義される、ＰＮ発生器位相状態メモリ（ＩＳＭ）と、
   ｃ）各ユーザチャネルの各タイムスロットの開始タイミングおよび終了タイミングを検出するタイミング手段（ＴＭ）と、
   ｄ１）前記メモリから読み出された位相状態を前記ＰＮ発生器に書き込むとともに、前記ＰＮ発生器から読み出された位相状態を前記メモリに書き込むリード／ライト手段（Ｒ／Ｗ）と、
   を含み、
   ｄ２）前記リード／ライト手段（Ｒ／Ｗ）が、
   前記タイミング手段が特定ユーザチャネルに割り当てられたフレーム内のタイムスロットの開始タイミングを検出すると、前記特定ユーザチャネルに対する位相状態を前記メモリから読み出すとともに該読み出された位相状態を前記ＰＮ発生器に書き込み、
   前記タイミング手段が前記特定ユーザチャネルに属するタイムスロットの終りを検出すると、前記ＰＮ発生器の位相状態を読み出すとともに該読み出された位相状態を前記メモリに書き込む、
   受信機（ＲＸ）。
10. 前記メモリが、フィールド・プログラマブル・ゲートアレイ・ライブラリ（ＦＰＧＡ）によって実現されるランダムアクセスメモリ（ＲＡＭ）であることを特徴とする、請求項９記載の受信機（ＲＸ）。
11. 前記ユーザチャネルに割り当てられた前記タイムスロットが、前記フレーム内のＴＤＭＡまたはＣＤＭＡタイムスロットであることを特徴とする、請求項９記載の受信機（ＲＸ）。
12. 前記メモリが、初期化位相状態（１１１１１１１１１）をそれぞれ格納し、
    特定ユーザチャネルのタイムスロット開始タイミングがフレームの送信の開始中に前記フレームで初めて検出されるときは常に、前記ライト／リード手段（Ｗ／Ｒ）がそれを読み出して前記ＰＮ発生器を初期化するのに使用する、
    ことを特徴とする、請求項９記載の受信機（ＲＸ）。
13. 前記ＰＮ発生器（Ｒ−ＰＮ）が、該ＰＮ発生器（Ｒ−ＰＮ）をプログラミングして予め定められたＰＮシーケンスを発生するＰＮシーケンスプログラミング手段（ＰＮ−ＰＭ）を含むことを特徴とする、請求項９記載の受信機（ＲＸ）。
14. 前記ＰＮシーケンスプログラミング手段（ＰＮ−ＰＭ）が、
    ユーザチャネルアドレスをプログラミング信号に変換するアドレス変換手段（ＡＣＭ）と、
    前記プログラミング信号を受信するとともに、前記プログラミング信号に応答して前記ＰＮ発生器の第１のシフトレジスタ（ＳＨ１）に対する入力を発生するＥＸＯＲゲートを介して前記シフトレジスタ（ＳＨ１〜ＳＨＮ）の出力信号を帰還させるゲート手段（ＡＮＤ１〜ＡＮＤＮ，ＭＵＸ１〜ＭＵＸＮ）と、
    を含むことを特徴とする、請求項１３記載の受信機（ＲＸ）。
15. 前記ゲート手段（ＡＮＤ１〜ＡＮＤＮ，ＭＵＸ１〜ＭＵＸＮ）が、前記プログラミング信号を１つの入力で受信しシフトレジスタの前記出力信号を他の入力で受信し各ＸＯＲゲートに信号を出力する多数のＡＮＤゲートを含み、
    前記プログラミング信号が、前記ＰＮ発生器によって発生されるＰＮシーケンスのタイプを決定する、
    ことを特徴とする、請求項１４記載の受信機（ＲＸ）。
16. 前記ゲート手段（ＡＮＤ１〜ＡＮＤＮ，ＭＵＸ１〜ＭＵＸＮ）が、次のシフトレジスタの入力に接続された出力端子，関連するシフトレジスタの出力に接続された１つの入力端子，前記関連するシフトレジスタの入力に接続された他の入力端子および前記アドレス変換手段（ＡＣＭ）からのプログラミング信号を受信するように接続された制御入力端子を有するマルチプレクサゲート（ＭＵＸ）を含み、
    前記マルチプレクサゲートに加えられた前記プログラミング信号が、各ユーザチャネルに対して前記ＰＮ発生器によって発生されるＰＮシーケンスの長さを決定する、
    ことを特徴とする、請求項１５記載の受信機（ＲＸ）。
17. 複数のユーザチャネル（ＵＳ１，ＵＳ２）が各送信フレーム（ＦＲ）内のユーザデータ（ＵＳ１，ＵＳ２）のタイムスロット多重化を使用して処理される電気通信システム（ＴＥＬＥ）であって、
    ａ）予め定められたビット数（２^N−１）のＰＮシーケンスを発生する多数（Ｎ）のシフトレジスタ（ＳＨ１〜ＳＨＮ）を含む一つの送信機ＰＮ発生器（Ｔ−ＰＮ）であって、前記予め定められたビット数（２^N−１）が、各ユーザチャネルに対して各タイムスロットで送信することができるビット数よりも大きい、一つの送信機ＰＮ発生器（Ｔ−ＰＮ）と、
    ｂ）各ユーザチャネルに対する前記送信機ＰＮ発生器（Ｔ−ＰＮ）の位相状態（ＰＳＴ）を格納する送信機ＰＮ発生器位相状態メモリ（ＩＳＭ）であって、位相状態が、前記送信機ＰＮ発生器の前記シフトレジスタにそれぞれ格納されるビットシーケンスとして定義される、送信機ＰＮ発生器位相状態メモリ（ＩＳＭ）と、
    ｃ）各ユーザチャネルの各タイムスロットの開始タイミングおよび終了タイミングを検出する送信機タイミング手段（ＴＭ）と、
    ｄ１）前記送信機メモリから読み出された位相状態を前記送信機ＰＮ発生器に書き込むとともに、前記送信機ＰＮ発生器から読み出された位相状態を前記送信機メモリに書き込む送信機リード／ライト手段（Ｒ／Ｗ）であって、
    ｄ２）前記送信機リード／ライト手段（Ｒ／Ｗ）が、
    前記送信機タイミング手段が特定ユーザチャネルに割り当てられたフレーム内のタイムスロットの開始タイミングを検出すると、前記特定ユーザチャネルの位相状態を前記メモリから読み出すとともに該読み出された位相状態を前記送信機ＰＮ発生器に書き込み、
    前記送信機タイミング手段が前記特定ユーザチャネルに属するタイムスロットの終りを検出すると、前記送信機ＰＮ発生器の位相状態を読み出すとともに該読み出された位相状態を前記送信機メモリに書き込む、
    送信機リード／ライト手段（Ｒ／Ｗ）と、
    を有する、少なくとも１つの送信機（ＴＸ）と、
    ａ）予め定められたビット数（２^N−１）のＰＮシーケンスを発生する多数（Ｎ）のシフトレジスタ（ＳＨ１〜ＳＨＮ）を含む一つの受信機ＰＮ発生器（Ｒ−ＰＮ）であって、前記予め定められたビット数（２^N−１）が、各ユーザチャネルに対して各タイムスロットで送信することができるビット数よりも大きい、一つの受信機ＰＮ発生器（Ｒ−ＰＮ）と、
    ｂ）各ユーザチャネルに対する前記受信機ＰＮ発生器（Ｒ−ＰＮ）の位相状態（ＰＳＴ）を格納する受信機ＰＮ発生器位相状態メモリ（ＩＳＭ）であって、位相状態が、前記受信機ＰＮ発生器の前記シフトレジスタにそれぞれ格納されるＮビットシーケンスとして定義される、受信機ＰＮ発生器位相状態メモリ（ＩＳＭ）と、
    ｃ）各ユーザチャネルの各タイムスロットの開始タイミングおよび終了タイミングを検出する受信機タイミング手段（ＴＭ）と、
    ｄ１）前記受信機メモリから読み出された位相状態を前記受信機ＰＮ発生器に書き込むとともに、前記受信機ＰＮ発生器から読み出された位相状態を前記受信機メモリに書き込む受信機リード／ライト手段（Ｒ／Ｗ）であって、
    ｄ２）前記受信機リード／ライト手段（Ｒ／Ｗ）が、
    前記受信機タイミング手段が特定ユーザチャネルに割り当てられたフレーム内のタイムスロットの開始タイミングを検出すると、前記特定ユーザチャネルの位相状態を前記受信機メモリから読み出すとともに該読み出された位相状態を前記受信機ＰＮ発生器に書き込み、
    前記受信機タイミング手段が前記特定ユーザチャネルに属するタイムスロットの終りを検出すると、前記受信機ＰＮ発生器の位相状態を読み出すとともに該読み出された位相状態を前記受信機メモリに書き込む、
    受信機リード／ライト手段（Ｒ／Ｗ）と、
    を有する、少なくとも１つの受信機（ＲＸ）と、
    を含む、電気通信システム（ＴＥＬＥ）。
18. 前記メモリが、フィールド・プログラマブル・ゲートアレイ・ライブラリ（ＦＰＧＡ）によって実現されるランダムアクセスメモリ（ＲＡＭ）であることを特徴とする、請求項１７記載のシステム（ＴＥＬＥ）。
19. 前記ユーザチャネルに割り当てられた前記タイムスロットが、前記フレーム内のＴＤＭＡまたはＣＤＭＡタイムスロットであることを特徴とする、請求項１７記載のシステム（ＴＥＬＥ）。
20. 前記メモリが、初期化位相状態（１１１１１１１１１）をそれぞれ格納し、
    特定ユーザチャネルのタイムスロット開始タイミングが、フレームの送受信開始中に前記フレームで初めて検出されるときは常に、前記ライト／リード手段（Ｗ／Ｒ）がそれを読み出すとともに前記ＰＮ発生器を初期化するのに使用する、ことを特徴とする、請求項１７記載のシステム（ＴＥＬＥ）。
21. 前記ＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）が、該ＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）をプログラミングして予め定められたＰＮシーケンスを発生するＰＮシーケンスプログラミング手段（ＰＮ−ＰＭ）を含むことを特徴とする、請求項１７記載のシステム（ＴＥＬＥ）。
22. 前記ＰＮシーケンスプログラミング手段（ＰＮ−ＰＭ）が、ユーザチャネルアドレスをプログラミング信号に変換するアドレス変換手段（ＡＣＭ）と、前記プログラミング信号を受信するとともに、前記プログラミング信号に応答して前記ＰＮ発生器の第１のシフトレジスタ（ＳＨ１）に対する入力を発生するＥＸＯＲゲートを介して前記シフトレジスタ（ＳＨ１〜ＳＨＮ）の出力信号を帰還させるゲート手段（ＡＮＤ１〜ＡＮＤＮ，ＭＵＸ１〜ＭＵＸＮ）を含むことを特徴とする、請求項２１記載のシステム（ＴＥＬＥ）。
23. 前記ゲート手段（ＡＮＤ１〜ＡＮＤＮ，ＭＵＸ１〜ＭＵＸＮ）が、前記プログラミング信号を１つの入力で受信しシフトレジスタの前記出力信号を他の入力で受信し各ＸＯＲゲートに信号を出力する多数のＡＮＤゲートを含み、
    前記プログラミング信号が、前記ＰＮ発生器によって発生されるＰＮシーケンスのタイプを決定する、
    ことを特徴とする、請求項２２記載のシステム（ＴＥＬＥ）。
24. 前記ゲート手段（ＡＮＤ１〜ＡＮＤＮ，ＭＵＸ１〜ＭＵＸＮ）が、次のシフトレジスタの入力に接続された出力端子，関連するシフトレジスタの出力に接続された１つの入力端子，前記関連するシフトレジスタの入力に接続された他の入力端子および前記アドレス変換手段（ＡＣＭ）からのプログラミング信号を受信するように接続された制御端子を有するマルチプレクサゲート（ＭＵＸ）を含み、
    前記マルチプレクサゲートに加えられた前記プログラミング信号が、各ユーザチャネルに対して前記ＰＮ発生器によって発生されるＰＮシーケンスの長さを決定する、
    ことを特徴とする、請求項２３記載のシステム（ＴＥＬＥ）。
25. 前記送信機ＰＮ発生器および前記受信機ＰＮ発生器が同期化され、
    前記受信機が、前記受信機ＰＮ発生器を使用して前記送信機から送られた符号化されたユーザデータのビットエラーを評価するビットエラーレート測定ユニット（ＢＥＲ）を含む、
    ことを特徴とする、請求項１７記載のシステム（ＴＥＬＥ）。
26. 電気通信システムにおける複数のユーザチャネルに対する予め定められたビット数（２^N−１）のＰＮシーケンスを発生する方法であって、前記複数のユーザチャネル（ＵＳ１，ＵＳ２）が、各送信フレーム（ＦＲ）内のユーザデータ（ＵＳ１，ＵＳ２）のタイムスロット多重化を使用して、多数（Ｎ）のシフトレジスタ（ＳＨ１〜ＳＨＮ）を含む一つのＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）によって処理され、前記ＰＮシーケンスの前記予め定められたビット数が、各ユーザチャネルに対して各タイムスロット内に送信することができるビット数よりも大きい、方法であって、
    ａ）特定ユーザチャネルに割り当てられたタイムスロットの開始タイミングが検出されると、ＰＮ発生器位相状態メモリ（ＩＳＭ）に格納された特定ユーザチャネル位相状態（ＰＳＴ）をＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）にロードするステップ（ＳＴ１）であって、前記位相状態がＮビットシーケンスとして定義される、ステップと、
    ｂ）特定タイムスロット中に特定ユーザチャネルに対するＰＮシーケンスを確立するステップ（ＳＴ２）と、
    ｃ）前記特定タイムスロットの終りに前記ＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）で得られた位相状態（ＰＳＴ）を新しいユーザチャネル特定位相状態（ＰＳＴ）として前記ＰＮ発生器位相状態メモリ（ＩＳＭ）に書き込むステップ（ＳＴ３）と、
    を含み、
    ｄ）前記一連のステップａ），ｂ），ｃ）が、各特定ユーザチャネルに対してそれの特定タイムスロット内で繰り返される（ＳＴ４）、
    方法。
27. 前記メモリに対して、フィールド・プログラマブル・ゲートアレイ・ライブラリ（ＦＰＧＡ）によって実現されるランダムアクセスメモリ（ＲＡＭ）が利用されることを特徴とする、請求項２６記載の方法。
28. 前記ユーザチャネルに割り当てられた前記タイムスロットが、前記フレーム内のＴＤＭＡまたはＣＤＭＡタイムスロットであることを特徴とする、請求項２６記載の方法。
29. 特定ユーザチャネルのタイムスロット開始タイミングがフレームの送信開始中に前記フレームで初めて検出されるときは常に、前記メモリから初期化位相状態（１１１１１１１１１）を読み出すとともに前記ＰＮ発生器を初期化するのに使用することを特徴とする、請求項２６記載の方法。
30. ＰＮシーケンスの前記発生が、前記電気通信システムの送信機のＰＮ発生器によって実施されることを特徴とする、請求項２６記載の方法。
31. ＰＮシーケンスの前記発生が、前記電気通信システムの受信機のＰＮ発生器によって実施されることを特徴とする、請求項２６記載の方法。
32. 前記ＰＮ発生器（Ｔ−ＰＮ）が、各ユーザチャネルに対して予め定められたＰＮシーケンスを発生するようにプログラムされていることを特徴とする、請求項２６記載の方法。
33. ユーザチャネルアドレスがプログラミング信号に変換され、
    前記プログラミング信号が、前記ＰＮ発生器の第１のシフトレジスタ（ＳＨ１）の入力を発生するＥＸＯＲゲートを介して帰還される前記シフトレジスタの出力信号の論理的影響を決定するのに使用され、
    前記プログラミング信号が、前記ＰＮ発生器によって発生されたＰＮシーケンスのタイプを決定する、
    ことを特徴とする、請求項３２記載の方法。
34. ユーザチャネルアドレスがプログラミング信号に変換され、
    前記プログラミング信号が、前記ＰＮ発生器の１つまたは多数のシフトレジスタのバイパスを決定するのに使用され、
    前記プログラミング信号が、各ユーザチャネルに対して前記ＰＮ発生器によって発生されたＰＮシーケンスの長さを決定する、
    ことを特徴とする、請求項３２記載の方法。
35. ＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）に書き込まれる前に位相状態メモリ（ＩＳＭ）から読み出された前記位相状態（ＰＳＴ）の予め定められたビット位置のビットを反転する第１のインバータと、前記位相状態メモリ（ＩＳＭ）に書き込まれる前にＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）から読み出された位相状態（ＰＳＴ）の前記予め定められたビット位置のビットを反転する第２のインバータとを特徴とする、請求項１記載の送信機（ＴＸ）。
36. ＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）に書き込まれる前に位相状態メモリ（ＩＳＭ）から読み出された前記位相状態（ＰＳＴ）の予め定められたビット位置のビットを反転する第１のインバータと、前記位相状態メモリ（ＩＳＭ）に書き込まれる前にＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）から読み出された位相状態（ＰＳＴ）の前記予め定められたビット位置のビットを反転する第２のインバータとを特徴とする、請求項９記載の受信機（ＲＸ）。
37. ＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）に書き込まれる前に位相状態メモリ（ＩＳＭ）から読み出された前記位相状態（ＰＳＴ）の予め定められたビット位置のビットを反転する第１のインバータと、前記位相状態メモリ（ＩＳＭ）に書き込まれる前にＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）から読み出された位相状態（ＰＳＴ）の前記予め定められたビット位置のビットを反転する第２のインバータとを特徴とする、請求項１７記載のシステム（ＴＥＬＥ）。
38. 位相状態メモリ（ＩＳＭ）から読み出された前記位相状態（ＰＳＴ）の予め定められたビット位置のビットが、ＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）に書き込まれる前に反転され、
    ＰＮ発生器（Ｔ−ＰＮ，Ｒ−ＰＮ）から読み出された位相状態（ＰＳＴ）の前記予め定められたビット位置のビットが、前記位相状態メモリ（ＩＳＭ）に書き込まれる前に反転される、
    ことを特徴とする、請求項２６記載の方法。
39. 前記メモリがリセット状態を格納し、
    前記ライト／リード手段（Ｗ／Ｒ）が、特定ユーザチャネルのタイムスロット開始タイミングがフレームの送信開始中に初めて前記フレームで検出されるときは常に、予め定められた初期化シーケンスを読み出して前記ＰＮ発生器を初期化するのに使用し、
    前記第１および第２のインバータが、前記格納されたリセット状態のビットと前記初期化シーケンスのビットとが異なる予め定められたビット位置に設けられる、
    ことを特徴とする、請求項３５記載の送信機（ＴＸ）。
40. 前記メモリがリセット状態を格納し、
    前記ライト／リード手段（Ｗ／Ｒ）が、特定ユーザチャネルのタイムスロット開始タイミングがフレームの送信開始中に初めて前記フレームで検出されるときは常に、予め定められた初期化シーケンスを読み出して前記ＰＮ発生器を初期化するのに使用し、
    前記第１および第２のインバータが、前記格納されたリセット状態のビットと前記初期化シーケンスのビットとが異なる予め定められたビット位置に設けられる、
    ことを特徴とする、請求項３６記載の受信機（ＲＸ）。
41. 前記メモリがリセット状態を格納し、
    前記ライト／リード手段（Ｗ／Ｒ）が、特定ユーザチャネルのタイムスロット開始タイミングがフレームの送信開始中に初めて前記フレームで検出されるときは常に、予め定められた初期化シーケンスを読み出して前記ＰＮ発生器を初期化するのに使用し、
    前記第１および第２のインバータが、前記格納されたリセット状態のビットと前記初期化シーケンスのビットとが異なる予め定められたビット位置に設けられる、
    ことを特徴とする、請求項３７記載のシステム（ＴＥＬＥ）。
42. 前記メモリがリセット状態を格納し、
    特定ユーザチャネルのタイムスロット開始タイミングがフレームの送信開始中に初めて前記フレームで検出されるときは常に、予め定められた初期化シーケンスが読み出されて前記ＰＮ発生器を初期化するのに使用され、
    前記反転が、前記格納されたリセット状態のビットと前記初期化シーケンスのビットとが異なる予め定められたビット位置でそれぞれ行われる、
    ことを特徴とする、請求項３８記載の方法。

Images