KR100686421B1

KR100686421B1 - 공진전원변환 및 방법을 위한 코더장치

Info

Publication number: KR100686421B1
Application number: KR1020047013842A
Authority: KR
Inventors: 노드워씨스티븐알
Original assignee: 에스티마이크로일렉트로닉스 엔.브이.
Priority date: 2002-03-04
Filing date: 2003-03-04
Publication date: 2007-02-23
Also published as: KR20040105751A; CN1735882B; AU2003217890A1; CN1735882A; EP1488336A4; AU2003217890A8; JP2005520406A; WO2003077529A8; WO2003077529A3; EP1488336A2; WO2003077529A2; US20030216906A1; US7525455B2

Abstract

N차 성형코더는 다중레벨 양자화 및 디더링(DITHERING)양자화기를 갖는다. 상기 코더는 안정적이고 순수한 백색 양자화오차 스펙트럼을 생산한다. 바람직한 실시예에서 상기 코더는 제1차이고 개선된 디더링(DITHERING)구조는 M회의 샘플-앤-홀드(SAMPLE-AND-HOLD)를 디더링(DITHERING)시퀀스에 적용하도록 구비되며 효과적으로 다중 클럭사이클 동안 디더링(DITHERING)상수을 홀드한다. 이러한 것은 양자화기가 하나의 클럭사이클 동안 제로(0)를 통해 제1차 통과없이 하나의 클럭사이클 내 의 두개의 양자화주기를 점프하는 경우를 감소하는 효과적인 결과를 가져온다. 성형코더를 수행하기 위한 방법이 부가된다.

성형코더, 양자화, 디더링(DITHERING), 스펙트럼, 샘플-앤-홀드

Description

공진전원변환 및 방법을 위한 코더장치{CODER APPARATUS FOR RESONANT POWER CONVERSION AND METHOD}

본 출원은 2002년 3월 4일 출원된 미국특허 제 10/361,813호를 우선권 주장한 2003년 3월 4일 출원된 미국특허 제 10/382,326호과 동일한 발명의 명칭으로 2003년 3월 4일 제 PCT/US03/06528 호로 우선권주장 출원한 것이다.

본 출원은 2002년 3월 4일 출원된 미국특허 제 60/361,812호를 우선권주장한 2003년 3월 4일 출원된 미국특허 제 10/382,297호 "RESONANT POWER CONVERTER FOR RADIO FREQUENCY TRANSMISSION AND METHOD " 와 공동소유로서 공동출원중이다.

본 발명은 신호프로세싱에 관한 것으로 신호모듈레이션 및 노이즈성형엔코딩을 위하 효과적인 장치 및 방법에 관한 것이다.

1차 모듈레이터는 본 출원으로부터 약 50년을 거슬러 올라가 매우 이른 시기에 발명된 것이다. 약 20년 전에 델타-시그마 코더는 상업적 수행을 위해 실용화에 이르렀다. 그러나 산업은 2차 및 그 이상의 고차 코더에 의해 1차 코더를 대부 분 포기했다. 왜냐하면 1차 코더는 필요한 노이즈 플로워에 관하여 과도하게 높은 레벨에서 아이들 채널 톤(IDLE CHANNEL TONE)과, 상기 톤과 상관된 노이즈를 발생한다. 순수한 백색 양자화 오차에 원하지 않는 톤을 디더링(DITHERING)하는 것에서의 모든 시도는 당업자에게 알려져 있다. 또한 1차 코더는 고차 코더와 같이 동일한 대역내의 해상도를 얻을 수 있는 보다 고차원의 오버샘플링 비율을 필요로 한다. 상기 고차원의 오버샘플링 비율은 최고의 회로설계자에 의해 불이익처럼 보일 수 있다. 또한 최근 VLSI 기술은 보다 높은 고차 코더를 수행하는 부가적으로 복잡성 내의 단점을 제거하였다. 그러므로, 1차코더는 산업의 중요하고 실용적인 분야에 제한되는 것이 공통적이고 광범위하게 알려져 있다.

디더(DITHER) 다중비트 Δ∑ 모듈레이터

PCM 양자화에서 디더링(DITHERING)은 성숙된 기술이다. 도1에서, 알려진 바와 같이 PCM 양자화기는 양자화기를 스패닝(SPANNING)하는 RPDF 를 가지고 디더(DITHER)되거나 두개의 양자하기 인터벌을 스패닝하는 TPDF 를 가지고 디더(DITHER)된다. 디더(DITHER)된 델타-시그마 코더는 IEEE PRESS ISBN 0-7803-1045-4 의 NORSWORTHY의 CHAP3 DELTA-SIGMA DATA CONVERTER 에 기재되어 있다.

상술한 서적은 1 비트 양자화기에 대하여 명백하게 보여주고 있으며 디더(DITHER)는 코더를 과도하게 과부하 하거나 불안정성을 유발함이 없이 양자화기 인터벌의 반 보다 많이 스팬(SPAN)할 수 없다. 디더(DITHER)의 이러한 레벨을 갖으면서 보다 낮은 저차 모듈레이터는 아이들 채널 톤(IDLE CHANNEL TONE)과 상기 톤 과 상관된 노이즈를 여전히 보여준다. 그럼에도 불구하고 1 비트 코더는 이하의 간단한 원칙 때문에 인기가 있다: 두개의 포인트는 직선을 정의한다. 그러므로 1비트 코더는 선형적이다. 그러나 여기에는 1비트 코더와 관련하여 여러가지 문제점이 있다. 1비트 코더는 2 보다 큰 차수에서 불안정하다; 1비트 코더의 밴드외의 노이즈 밀도는 상대적으로 높고 진보적인 노이즈성형을 통해 밴드외의 주파수에서 악화된다. 1 비트 코더는 f_S/2 에 근접한 매우 큰 톤을 발생한다; 많은 톤을 발생하는 밴드외의 필터를 수행하는 많은 문제점이 있다. 1 비트 코더는 상대적으로 높은 오버샘플링 레이트를 필요로하고 상기 레이트는 높은 전원의 낭비를 초래한다. 선택적으로 다중비트 노이즈 성형코딩이 있다. 여러가지 구조는 다중 비트 D/A 내의 요구사항을 매칭하는 규칙을 완화하도록 보고된다. 다중비트 특성을 설계공정으로 가져오는 결과로서 많은 파라미터는 대체되거나 누그러지게된다.

도1은 종래기술에 의한 디더링(DITHERING)을 갖는 펄스코드모듈레이션(PCM)의 구조를 도시한 것이고, 도2는 종래기술에 의한 디더링(DITHERING)을 갖는 노이즈성형코더의 구조를 도시한 것이다.

지금까지 상술한 바에 근거하여 코딩과 양자화의 효과적인 수행을 제공하는 라디오 주파수 또는 그와 비교대는 통신시스템에서 이용되기 위한 신호모듈레이션을 위한 개선된 장치에서 필요로 되는 것이 무엇인지를 기술하기로 한다.

도1은 종래기술에 의한 디더링(DITHERING)을 갖는 펄스코드모듈레이션(PCM) 의 구조를 함수블록 다이아그램으로 도시한 것이고,

도2는 종래기술에 의한 디더링(DITHERING)을 갖는 노이즈성형코더의 구조를 함수블록 다이아그램으로 도시한 것이고,

도3은 본 발명에 의한 디더링(DITHERING)과 트라이 레벨양자화를 갖는 비과부하 안정 1차 노이즈성형코더의 구조를 함수블록 다이아그램으로 도시한 것이고,

도4는 본 발명에 의한 샘플/홀드 데시메이션 디더링(DITHERING)과 트라이 레벨양자화를 갖는 비과부하 안정 1차 노이즈성형코더의 구조를 함수블록 다이아그램으로 도시한 것이고,

도5는 샘플/홀드 데시메이트(DECIMATE) 디더링(DITHERING)을 갖는 노이즈-성형코더의 일반화된 구조를 함수블록 다이아그램으로 도시한 것이다.

<발명의 요약>

본 발명의 목적은 신호모듈레이션을 위한 개선된 장치를 제공하는 것이다. 상기 장치는 일반적으로 다중레벨양자화를 갖는 노이즈-성형 코더를 포함하고 디더(DITHER)된 양자화기를 포함한다. 상기 장치는 안정적이고 순수한 "백색" 양자화 오차 스펙트럼을 생산한다. 바람직한 실시에에서 장치는 디더링(DITHERING)과 트라이-레벨 양자화를 갖는 비부하 안정 1차 노이즈-성형 코더를 포함한다. 상기 장치는 안정적이고 순수한 "백색" 양자화 오차 스펙트럼을 생산한다. 제1 바람직한 실시예에서 장치는 M 디더링(DITHERING)과 트라이 레벨양자화에 의한 샘플/홀드 데시메이션을 갖는 비과부하 안정 1차 노이즈 성형코더를 포함한다.

본 발명의 다른 목적은 노이즈 성형 코딩을 수행하기 위한 개선된 방법을 제공하는 것이다. 상기 방법은 다수의 클럭사이클 동안 디더(DITHER)상수를 효과적으로 홀딩하여 입력신호를 제공하는 단계를 포함하고 여기에 다중-레벨 양자화를 적용하고, M회의 샘플-앤-홀드를 디더(DITHER) 시퀀스에 적용하는 하는 단계를 포함한다.

본 발명의 또 다른 목적은 개선된 M 팩터 샘플 앤 홀드 데시메이션을 제공하는 것이다. 바람직한 실시예에서 장치는 코더의 샘플링클럭 레이트 보다 작은 M 회의 레이트에서 클럭을 갖는 PN 시퀀스제너레이터를 포함한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 본 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 작동상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.

본 명세서에 첨부된 도면에서 동일하거나 유사한 구성요소는 동일한 참조번호를 이용한다.

또한 명세서에서 "전송하다", "전송", "전송함"은 일반적으로 신호를 전송하고 신호를 수신하는 것으로 이해하면 용이할 것이다.

또한 본 명세서에서 "메모리", "저장장치" 는 데이터 또는 정보를 저장하기 위한 수단을 포함하며 RAM(예; SRAM, SDRAM, DRAM, EDR-DRAM, DDR), ROM(예;PROM, EPROM, EEPROM, UV-EPROM), 자기버블메모리, 옵티컬메모리, 임베디드 플래시 메모리 등의 메모리에 제한하지는 않는다.

이하의 설명은 무선 RF 핸드세트(예; 셀룰러폰)의 설명으로 소개되는 것을 알 수 있다. 본 발명은 어떠한 특별한 무선방법, 무선인터페이스 또는 구조 또는 무선적용분야에 제한되는 것이 아니다. 본 발명은 어떠한 종류의 무선시스템에서도 동일한 결과를 가져오도록 적용하는 것으로 이하의 상세한 설명에 명확하게 이해될 수 있을 것이다.

- 디더(DITHER)를 갖는 안정성테스트 -

디더(DITHER)를 갖는 다중비트 노이즈성형코더 및 모듈레이터의 일반적인 안정성을 위한 제1 실시예의 분석은 앞서 기술된 NORSWORTHY의 CHAP 3, PP 130-1 로부터 알 수 있다. 이러한 안정성 테스트는 필터의 임펄스 응답의 L₁- norm 기반하에서 양자화기가 안정성을 유지하도록 비과부하영역에서 동작하는 것을 가정해서 이루어진다. 작은 수의 비트를 갖는 양자화기에 있어서, 이러한 가정은 종종 매우 진부하다. 왜냐하면 많은 노이즈성형코더 구조는 비과부하영역 밖의 내부양자화와 동작하기 때문이다. 그럼에도 불구하고 이러한 안정성 분석의 형태는 논쟁과 균형의 시험을 의해 여전히 유용하다.

다음 분석에서의 신호변수는 도1과 도2에 적용된다. 이전에서와 같이 양자화오차는 하나의 양자화단계 인터벌 Δ 를 영유한다. 디더(DITHER)가 δ를 영유한 다면 상대피크 디더(DITHER) 진폭은 δ/Δ 이다. 그러므로 |e(n)|≤Δ/2 이고 |d(n)| = (δ/Δ)(Δ/2),

(1.1)

를 가져오고, 이때 ｜h｜₁ 은

(1.2)

에 의해 주어진 스케일 임펄스의 ∠₁ - norm 이다.

그리고 ∥x∥_∞는 입력의 ∠_∞ - norm 이고 최대피크값 ∥x∥_∞≡ ｜x｜ _max를 간단하게 한다.

절대 과부하되지 않는 ∠-레벨 양자화 동안에 방정식(1.1)은

(1.3)

이 되도록

이 된다.

방정식(1.3)을 L 에 대해서 정리하면

(1.4)

가 된다.

그러므로, 양자화기가 비과부하영역 내에 존재한다면, 양자화기는 가장 큰 입력샘플을 플러스하는 필터의 가장 가능한 출력값의 동시발생을 포함하는 충분한 동적범위를 가져야 한다. 다시 말하면 양자화기는 과부하가 될 것이고 포텐션 루프 불안정성이 이어진다. 방정식(1.4)로부터 부가된 디더(DITHER)를 위한 페널티가 즉시 보여지지만 상기 페널티는 적당한 만큼이 된다. 상대 피크디더(DITHER) δ/Δ는 단위이고, L의 결과값은 언디더(UN-DITHERED) 경우 보다 정확히 두배이고 양자화 내에서 동적범위의 하나 이상의 비트를 필요로 한다.

- 디더(DITHER)를 갖는 다중-레벨 모듈레이터 -

L=2, 클래식 경우에서 δ/Δ가 하나의 단위라면 양자화기는 완전히 디더링(DITHERING)되지만 비과부하입력레벨을 ZERO(0)으로 제한하는 것은 아니다. L=3인 경우에 방정식(1.4)의 관계를 적용하면, 비과부하입력범위는 양자화인터벌의 ½(ONE-HALF)이다. 그러므로 코더의 유용한 입력이 반으로 감소되고 완전 양자화기가 노이즈오차의 두배인 반변 상기 시스템은 백색잡음을 발생하고 동시에 안정하게 된다.

전원장치를 구동하기 위하여 코더의 출력을 이용할 때 트라이레벨 양자화기 는 전원절약을 위해 매우 중요하다. 무엇보다도 시스템이 {+1,0,-1} 발생의 동일한 가능성이 있다면 시간의 ⅓(ONE-THIRD) 일 때 시스템은 휴면상태이고 출력에서 전원을 전달하는 것을 갖지 않는다. 그러나 이러한 대단한 잇점은 종래의 디더(DITHER)로는 잃게 될 것이다. 디더(DITHER)신호는, 신호를 모듈레이터로 입력하는 가장 낮은 주파수에 관하여 상대적으로 긴 의사랜덤(PSEUDO-RANDOM) 의사잡음(PSEUDO-NOISE) 시퀀스 가 되도록 일반적으로 가정한다. 매회의 샘플링 클럭 인터벌에서 값을 변화하는 가정이 될 것이다. 이것은 두개의 양자화 인터벌 만큼의 양자화기 스패닝(SPANNING)의 출력에서 클럭대 클럭 편위를 초래한다. 그러므로 완전한 디더(DITHER) 양자화기를 갖는 트라이레벨 경우에서 양자화기 출력이 우선 제로(0점)을 통과하는 것이 없이 +1에서 -1까지 또는 역으로 점프되는 경우를 자주 발생할 것이다. 출원인에 의해 수행된 시뮬레이션은 모든 클럭주기를 샘플하는 디더(DITHER)를 변화하여 디더(DITHER)상의 두개의 팩터를 샘플-앤-홀드(SAMPLE-AND-HOLD)로 대체하여 간단히 보여준다. 상기 결과는 양자화기가 한 클럭 사이클 내에서 두개의 양자화 인터벌를 통하는 단계에서 여러번 발생하여 극적인 감소(두개의 팩터 보다 많음)를 초래한다. 상기 결과는 전원효율에 있어서 매우 중요하다. 왜냐하면 넓은 편위는 종종 휴면상태로부터 시스템을 보호하고 그러한 인터벌 동안 낭비전원을 이용한다. 도3 내지 도5는 본 발명의 다양한 실시예를 도시한 것으로 보다 상세하게 설명하기 위한 것이다.

도3은 본 발명에 의한 디더링(DITHERING)과 트라이 레벨양자화를 갖는 비과부하 안정 1차 노이즈성형코더(300)의 구조를 함수블록 다이아그램으로 도시한 것 이다.

도4는 본 발명에 의한 샘플/홀드 데시메이션 디더링(DITHERING)과 트라이 레벨양자화를 갖는 비과부하 안정 1차 노이즈성형코더(400)의 구조를 함수블록 다이아그램으로 도시한 것이다.

"M"- 팩터 데시메이트(DECIMATE) 샘플-앤-홀드 컴포넌트(402)는 구체적인 실시예에서 이용되며 두개의 전원이 되지 않는 데시메이션 팩터 만큼의 두개의 전원(즉, 2¹, 2², 2³ 등)에 제한없이 하나(1) 이상의 모든 것을 포함한다.

도5는 샘플/홀드 데시메이트(DECIMATE) 디더링(DITHERING)을 갖는 노이즈-성형코더(500)의 일반화된 구조를 함수블록 다이아그램으로 도시한 것이다. 여기서 M 팩터 데시메이션 회로(502)가 이용되고 여러 차수(H(z)-1) 코더(504)와 결합되며 따라서 본 발명의 가능한 응용분야의 넓음을 도시한 것이다

디더(DITHER) 노이즈 성형 코더에서 내포하는 종래기술은 NORSWORTHY 등에 의한 상술한 서적에서 디더(DITHER)의 샘플레이트가 코더의 샘플레이트와 가정하고 있는 것을 찾아볼 수 있다. 전원소비의 절감의 필요성으로 가장 높은 주파수 적용에서 가장 낮은 가능한 클럭 레이트에서 회로를 동작하는 매번의 기회를 볼 수 있다. 의사랜덤(PSEUDO-RANDOM) 의사잡음(PSEUDO-NOISE) 시퀀스 제너레이터는 코더의 샘플 비율과 같은 거의 동일한 레이트에서 클럭과 같은 시프트 레지스터로 일반적으로 구성되는 디더(DITHER) 제너레이션의 소스를 대표할 수 있다. 당업자는, 디더(DITHER)샘플이 코더의 샘플링 레이트 보다 낮은 레이트에서 제너레이드된다면 디더(DITHER)가 거의 효과적으로 될 수 있는 것을 대량의 시뮬레이션을 통해 발견할 수 있다. 이것은 상술한 도4 및 도5의 바람직한 실시예에 도시된다. 특히 디더(DITHER)는 팩터 M 에 의한 포스트-프로세싱 샘플/홀드 데시메이션을 통해 보여진다.

실시예에서, 이것은 코더의 샘플링 클럭 레이트 보다 작은 M 회의 레이트에서 PN 시퀀스 제너레이터의 클럭을 수행하여 얻어질 수 있다. 예를 들어 M=2 라면 하나의 디더(DITHER) 샘플은 코더의 두 클럭주기로 홀드오버(HELD OVER)되거나 다시말하면 코더의 상태변수가 디더(DITHER) 변화만큼 빠르게 두번 변화할 것이다. 이러한 과정에서 PN 시퀀스 제너레이션로직의 전원소비는 현저하게 줄게 된다. 그리고 PN 레지스터 길이가 크다면 더 큰 이들이 전체적으로 발생될 것이다. 일반적으로 더 많은 무작위의 디더(DITHER)에서 PN 코드를 더 길게 한다면 더욱 효과적으로 코더는 디더(DITHER)된다. 그러나 여기서 인식해야 할 것은 다른 접근방법들이 전술한 PN 기반의 데시메이션으로 대체되고 각 접근방법들은 본 발명에서 주어지는 것과 같이 숙련된 전문가들에 용이하게 수행된다.

본 발명의 다른 실시예는 2003년 3월 4일 출원된 미국특허 제 10/382,297호 "RESONANT POWER CONVERTER FOR RADIO FREQUENCY TRANSMISSION AND METHOD " 에서 상세하게 설명되는 것과 같은 공진전원컨버터과 접합된다. 그러나 여기서 알 수 있는 것은 여러가지 본 발명의 다른 이용은 상술한 공진컨버터와 구별되어야 하고 본 발명은 상술한 실시예에 한정되지 않는다는 것이다.

실시예에서 도4의 1차 엔코더는 시분할다중접속(TIME DIVISION MULTIPLE ACCESS,TDMA) 시스템, GSM, 지상통신선(LANDLINE), ADSL 모뎀, 디지털 오디오 코딩(음성밴드코드 포함) 및 TM-UWB(TIME-MODULATED ULTRAWIDE BANDWIDTH) 시스템에서 이용될 수 있다. TDMA 와 다른 시스템은 밴드 노이즈 요구 보다 덜 엄격하고 이것은 1차 엔코더 이용을 가능하게 한다. TDMA 시스템에서와 같이 수신기와 전송기는 동시에 사용되지 않는다. 전송밴드 이득외의 양자화 노이즈의 억제는 CDMA와 같이 공존하는 다른 시스템과 비교하여 비판적이지는 않고 본 발명의 적용은 수신기와 전송기가 동시에 사용되지 않는 시스템에 제한하지 않는다.

상세하게 설명된 디더(DITHER)구조와 장치는 차수(n=1,2,3...)에도 불구하고 여러가지 엔코더 형태에 동등하게 적용되는 것을 알 수 있다. 예컨대 본 발명은 1차 엔코더 2차- 3차 엔코더 등에 적용될 수 있다.

본 발명의 사상은 방법의 상세한 단계에 의해 설명되거나 발명의 방법을 수행하기 위해 구비되는 장치의 요소에 의해 설명되는 것을 알 수 있다, 그러한 상세한 설명은 보다 광의의 의미의 발명을 설명한 것이고 특별한 적용인 경우 필요에 따라 변경될 수 있다. 발명의 단계 및 구성요소는 필요하지 않거나 선택적일 수 있다. 여기에서 개시되는 실시예는 여러가지 실시 가능한 예 중에서 당업자의 이해를 돕기 위하여 가장 바람직한 실시예를 선정하여 제시한 것일 뿐, 본 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 부가 및 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.

Claims

무선통신시스템에서 사용하기 위한 제1 노이즈-성형코더에 있어서,

디더링(DITHERING) 시퀀스와 트라이(TRI) 레벨 양자화를 갖는 양자화기를 포함하되 상기 제1 노이즈-성형코더는 상기 무선통신시스템에서 입력신호를 프로세싱하도록 구비되는 것을 특징으로 하는 1차 노이즈-성형코더.
제1항에 있어서,

상기 디더링(DITHERING) 시퀀스는 M회의 샘플-앤-홀드(SAMPLE-AND-HOLD) 컴포넌트를 포함하는 것을 특징으로 하는 1차 노이즈-성형코더.
제2항에 있어서,

상기 1차 노이즈-성형코더의 클럭 샘플링 레이트(RATE) 보다 작은 M회인 클럭 레이트(RATE)를 갖는 PN 시퀀스 제너레이터를 부가하여 포함하는 것을 특징으로 하는 1차 노이즈-성형코더.
무선통신시스템에서 사용하기 위한 N차 노이즈-성형코더에 있어서,

L 레벨의 양자화를 갖는 양자화기를 포함하되, 상기 L은 1 보다 크고 디더링(DITHERING) 구조는 M회의 샘플-앤-홀드(SAMPLE-AND-HOLD) 컴포넌트를 포함하는 것을 특징으로 하는 N차 노이즈-성형코더.
데이터통신장치에서 사용하기 위한 M 팩터 샘플-앤-홀드(SAMPLE-AND-HOLD) 데시메이션(DECIMATION) 장치에 있어서,

의사잡음(PSEUDO-NOISE) 시퀀스 제너레이터를 갖는 코더를 포함하되 상기 의사잡음(PSEUDO-NOISE) 시퀀스 제너레이터는 코더의 샘플링 클럭 레이트 보다 작은 M회 클럭레이트를 갖는 것을 특징으로 하는 M 팩터 샘플-앤-홀드(SAMPLE-AND-HOLD) 데시메이션(DECIMATION) 장치.
제5항에 있어서,

상기 M은 1 보다 큰 정수인 것을 특징으로 하는 M 팩터 샘플-앤-홀드(SAMPLE-AND-HOLD) 데시메이션(DECIMATION) 장치.
코더를 갖는 무선통신시스템에서 사용하기 위한 노이즈성형코딩을 수행하기 위한 방법에 있어서,

상기 코더에 입력신호를 제공하는 단계와;

상기 입력신호에 다중 레벨의 양자화를 적용하는 양자화 적용단계를 포함하되, 상기 양자화 적용단계는 상기 코더의 디더링(DITHERING) 시퀀스에 M회의 샘플-앤-홀드(SAMPLE-AND-HOLD)를 적용하는 단계;를 포함하고 적어도 다수의 클럭사이클에서 디더링(DITHERING) 상수을 홀드하는 것을 특징으로 하는 코더장치 내에서 노이즈성형코딩을 수행하기 위한 방법.
제7항에 있어서,

상기 코더의 디더링(DITHERING) 시퀀스에 M회의 샘플-앤-홀드(SAMPLE-AND-HOLD)를 적용하는 단계는, 상기 코더의 샘플링 클럭 레이트 보다 작은 M회 레이트에서 상기 입력신호에 의사잡음(PSEUDO-NOISE) 시퀀스를 제공하는 단계를 포함하는 것을 특징으로 하는 코더장치 내에서 노이즈성형코딩을 수행하기 위한 방법.
DARP 컨버터에 있어서,

L₁은 다중의 반송파주파수 F_C 이고 F_C/L₁ 클럭레이트에서 디지털데이터를 수신하고 상기 디지털데이터를 엔코딩하기 위한 완전 디더링(DITHERING) 1차 멀티다중레벨 양자화 노이즈 성형엔코더와;

대체로 DC 에 근접한 주파수를 갖는 전원공급기와;

상기 반송파주파수 F_C근접한 공진주파수를 갖는 공진기와;

상기 공진기 내에 저장된 에너지를 수신하도록 상기 공진기에 결합된 부하임피던스와; 및 1차 노이즈성형엔코더, 전원공급기, 공진기 및 L₂는 다중 반송파주파수 F_C일때 L₂F_C클럭레이트를 갖는 클럭에 결합되는 충전스위치를 포함하되,

상기 충전스위치는,

(ⅰ) 상기 1차 노이즈성형엔코더로부터 엔코드된 데이터를 수신하고,

(ⅱ) 전원공급기의 전압 또는 전류를 샘플링하고,

(ⅲ) 상기 전원공급기 또는 전류샘플을 상기 공진기에 전달하는 것을 특징으로 하는 DARP 컨버터.
라디오주파수 장치에서 사용하기 위한 1차 노이즈성형코더에 있어서,

다중레벨양자화를 갖는 디더링(DITHERING) 양자화기를 포함하되 상기 코더는 라디오주파수 장치에서 입력신호를 프로세싱하도록 구비되는 것을 특징으로 1차 노이즈성형코더.
제10항에 있어서,

상기 양자화기는 M회의 샘플-앤-홀드(SAMPLE-AND-HOLD) 컴포넌트를 갖는 디더링(DITHERING) 구조를 포함하는 것을 특징으로 하는 1차 노이즈성형코더.