KR100680964B1 - Method for forming capacitor of semiconductor device - Google Patents
Method for forming capacitor of semiconductor device Download PDFInfo
- Publication number
- KR100680964B1 KR100680964B1 KR1020050058134A KR20050058134A KR100680964B1 KR 100680964 B1 KR100680964 B1 KR 100680964B1 KR 1020050058134 A KR1020050058134 A KR 1020050058134A KR 20050058134 A KR20050058134 A KR 20050058134A KR 100680964 B1 KR100680964 B1 KR 100680964B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- node plug
- forming
- storage
- groove
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Abstract
본 발명은 반도체 소자의 캐패시터 형성방법을 개시한다. 개시된 본 발명의 방법은, 스토리지노드 플러그를 구비한 층간절연막이 형성된 반도체기판을 제공하는 단계와, 상기 스토리지노드 플러그의 상부 일부 두께를 제거하여 홈을 형성하는 단계와, 상기 홈 내에 산화막을 매립하는 단계와, 상기 기판 결과물 상에 몰드절연막을 형성하는 단계와, 상기 몰드절연막과 산화막 일부을 식각하여 스토리지노드 플러그 일부와 홈 내의 산화막 일부을 노출시키는 트렌치를 형성하는 단계와, 상기 트렌치에 의해 노출된 산화막을 제거하여 스토리지노드 플러그의 표면 전영역을 노출시키는 단계와, 상기 노출된 스토리지노드 플러그를 포함한 트렌치 표면 상에 스토리지전극을 형성하는 단계와, 상기 스토리지전극 상에 유전막과 플레이트전극을 차례로 형성하는 단계를 포함한다. 본 발명에 따르면, 스토리지노드 플러그의 상부 일부 두께를 제거하여 홈을 형성하고 그 홈을 산화막으로 매립했다가, 스토리지전극을 형성하기 전 산화막을 제거하여 스토리지노드 플러그 표면 전영역을 노출시킴으로써, 공정상 오정렬이 발생하더라도 스토리지전극이 스토리지노드 플러그의 표면 전영역과 접촉되도록 할 수 있다. 이에 따라, 본 발명은 공정마진이 증가하고, 접촉 저항이 개선되어 소자의 신뢰성과 수율이 향상된다. The present invention discloses a method for forming a capacitor of a semiconductor device. The disclosed method includes providing a semiconductor substrate having an interlayer insulating film having a storage node plug, removing a portion of the upper portion of the storage node plug to form a groove, and filling an oxide film in the groove. Forming a mold insulating film on the substrate resultant, etching the mold insulating film and a portion of the oxide film to form a trench for exposing a portion of the storage node plug and a portion of the oxide film in the groove, and forming an oxide film exposed by the trench. Removing the entire surface of the storage node plug to expose the surface; forming a storage electrode on the trench surface including the exposed storage node plug; and forming a dielectric layer and a plate electrode on the storage electrode in this order. Include. According to the present invention, a portion of the upper portion of the storage node plug is removed to form a groove, and the groove is filled with an oxide film, and the oxide layer is removed before the storage electrode is formed to expose the entire area of the storage node plug. Even if misalignment occurs, the storage electrode may be brought into contact with the entire surface of the storage node plug. Accordingly, the present invention increases the process margin, the contact resistance is improved to improve the reliability and yield of the device.
Description
도 1a 내지 도 1b는 종래 기술에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도. 1A to 1B are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device according to the prior art.
도 2와 도 3은 종래 기술에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 평면도.2 and 3 are plan views illustrating a method of forming a capacitor of a semiconductor device according to the prior art.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도. 4A through 4D are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 평면도.5 is a plan view illustrating a method of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21 : 반도체기판 22 : 하지층21 semiconductor substrate 22 base layer
23 : 식각정지용 질화막 24 : 스토리지노드 콘택홀23: nitride film for etch stop 24: storage node contact hole
25 : 스토리지노드 플러그 26 : 몰드절연막25: storage node plug 26: mold insulating film
27 : 스토리지전극 트렌치 28 : 스토리지전극27: storage electrode trench 28: storage electrode
100 : 홈 200 : 산화막100: groove 200: oxide film
A : 액티브영역 WL : 워드라인 A: active area WL: word line
BL : 비트라인 BL: Bitline
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 스토리지노드 형성방법에 관한 것이다. The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming a storage node.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지노드(storage node)와 플레이트노드(plate node) 사이에 유전체(dielectric)막이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다. As the demand for semiconductor memory devices has soared, various techniques for obtaining high capacity capacitors have been proposed. Here, the capacitor is a structure in which a dielectric film is interposed between a storage node and a plate node, and its capacity is proportional to the electrode surface area and the dielectric constant of the dielectric film, and the distance between the electrodes, that is, the dielectric material. Inversely proportional to the thickness of the membrane.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 또는, 전극 표면적을 넓히는 방식으로 진행되고 있다.Therefore, in order to obtain a high capacity capacitor, it is required to use a dielectric film having a large dielectric constant, to enlarge the electrode surface area, or to reduce the distance between the electrodes. However, reducing the distance between the electrodes, that is, the thickness of the dielectric film has its limitation, and researches for forming a capacitor having a high capacity have been conducted by using a dielectric film having a high dielectric constant or increasing the electrode surface area.
한편, 반도체 메모리 소자의 고집적화에 따라 소자 면적이 감소되고 있고, 이에 수반해서 캐패시터 면적 또한 감소되고 있다. 따라서, 미세 패턴 형성을 위한 기술들이 요구되고 있고, 아울러, 면적 감소에 기인하는 캐패시터의 용량을 보상하기 위해 캐패시터전극, 즉, 스토리지노드의 높이는 상대적으로 높아지고 있는 추세 이다.On the other hand, as the integration of semiconductor memory devices is increased, the device area is decreasing, and consequently, the capacitor area is also decreasing. Therefore, technologies for forming a fine pattern are required, and in addition, the height of the capacitor electrode, that is, the storage node, is relatively high to compensate for the capacitance of the capacitor due to the area reduction.
이하에서는 도 1a 내지 도 1b를 참조하여 종래 기술에 따른 캐패시터 형성방법을 설명하도록 한다. Hereinafter, a capacitor forming method according to the prior art will be described with reference to FIGS. 1A to 1B.
도 1a를 참조하면, 소정의 하지층(2)이 구비되고, 상부에 식각정지용 질화막(3)이 형성된 반도체기판(1)을 제공한다. 그런다음, 상기 기판(1)의 스토리지노드 콘택홀(4) 형성영역을 식각하고, 상기 콘택홀(4) 내에 폴리실리콘과 같은 도전물질을 매립하여 스토리지노드 플러그(5)를 형성한다. Referring to FIG. 1A, a
도 1b를 참조하면, 상기 기판 결과물 상에 몰드절연막(6)을 형성하고, 상기 몰드절연막(6) 상에 스토리지전극 형성영역을 한정하는 마스크패턴(미도시)을 형성한다. 그런 후, 상기 마스크패턴을 식각장벽으로 이용해서 몰드절연막(6)을 식각하여 스토리지노드 플러그(5)를 노출시키는 트렌치(7)를 형성한다. Referring to FIG. 1B, a mold
그런다음, 상기 노출된 스토리지노드 플러그(5)를 포함한 트렌치(7) 표면 상에 스토리지전극(7)을 형성한다. Then, the
이후, 도시하지는 않았으나, 습식 식각 공정을 통해 몰드절연막을 제거한 후, 상기 스토리지전극 상에 유전체막과 플레이트전극을 차례로 형성하여 캐패시터 형성공정을 완료한다. Subsequently, although not shown, after removing the mold insulating layer through a wet etching process, a dielectric layer and a plate electrode are sequentially formed on the storage electrode to complete the capacitor forming process.
한편, 도 2와 도 3은 종래 기술에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 평면도로서, 이를 설명하면 다음과 같다. 2 and 3 are plan views illustrating a method of forming a capacitor of a semiconductor device according to the prior art, which will be described below.
도 2를 참조하면, 종래 기술에 따르면, 캐패시터 형성공정시 일반적으로 스토리지노드 콘택홀(4)는 원 또는 타원 형태로 형성하고, 스토리지전극을 위한 트렌 치(7)는 장방형(타원형)으로 형성한다. 이때, 스토리지전극을 위한 트렌치(7)를 장방형(타원형)으로 형성하는 이유는 스토리지전극(8)과 스토리지노드 플러그(5)와의 접촉 면적을 확보하기 위함이다. 한편, 도 2에서 미설명된 도면부호 A, WL, BL는 각각 액티브영역(A), 워드라인(WL), 비트라인(BL)을 가리킨다. Referring to FIG. 2, according to the related art, generally, in the process of forming a capacitor, the storage
그러나, 상기한 바와 같이 종래 기술에서는 스토리지노드 플러그(5)와 스토리지전극(8)의 접촉면적을 확보하기 위해 스토리지전극(8) 영역을 장방형(타원형) 형태로 형성하고 있기는 하지만, 도 2에 나타난 바와 같이, 공정상 오정렬이 발생하는 경우, 도 1b에 도시된 바와 같이, 스토리지전극(8)과 스토리지노드 플러그(5)간 접촉면적이 감소하여 접촉저항이 증가하므로, 소자의 신뢰성과 수율이 저하된다는 문제가 발생한다. However, as described above, although the
또한, 캐패시터가 실린더형인 경우, 종래와 같이 스토리지노드 플러그(5)와 스토리지전극(8)의 접촉면적을 확보하기 위해 스토리지전극(8) 영역을 장방형(타원형) 형태로 형성하면, 후속되는 몰드산화막(6) 제거공정에서 습식식각을 위해 사용하는 용매가 기화될 때 용매와 스토리지전극(8)간의 높은 표면장력으로 인해 스토리지전극(8)의 쓰러짐 현상이 발생할 가능성이 높아진다는 문제점이 있다. In the case where the capacitor is cylindrical, in order to secure the contact area between the
만약, 도 3에 도시된 바와 같이, 상기 스토리지전극 쓰러짐 현상을 억제하기 위해 장방형이 아닌 원형으로 스토리지전극 트렌치(7a)를 형성하게 되면, 스토리지전극(8)과 스토리지노드 플러그(5)간 접촉면적 확보가 용이하지 않다는 문제가 있으므로, 접촉면적 확보를 위해 콘택층(9)을 추가적으로 형성시켜야 한다. 이 경우, 공정수가 증가되어 공정 측면에서 번거로움이 있다.As shown in FIG. 3, when the
아울러, 반도체 소자의 고집적화로 캐패시터 면적이 축소 됨에 따라, 스토리지노드 플러그의 직경도 감소하고 있는데, 종래 KrF 노광장비를 사용하는 기술만으로는, 작은 크기의 원형 패턴을 형성하는데 점점 그 한계에 다다르고 있다. 이에 따라, 고집적 소자에 알맞는 크기의 원형 또는 타원형의 스토리지노드 플러그(5)를 구현하기 위해서는 종래 KrF를 광원으로 사용하는 노광장비 보다 고해상도를 갖는 ArF 노광장비가 요구되는데, 이 경우, 고가의 노광장비를 구입해야 하므로, 제조 원가가 상승한다는 단점이 있다. In addition, as the capacitor area is reduced due to the high integration of semiconductor devices, the diameter of the storage node plug is also decreasing. However, only a technique using a conventional KrF exposure apparatus has reached the limit of forming a small circular pattern. Accordingly, in order to implement a circular or oval
따라서, 본 발명은 상기와 같은 문제점들을 해결하기 위해 안출된 것으로서, 스토리지노드 플러그와 스토리지전극간의 접촉면적 확보를 용이하게 할 수 있고, 아울러, 스토리지노드 쓰러짐 현상이 억제된 안정된 구조의 캐패시터를 구현할 수 있으며, 또한, 스토리지노드 플러그 형성시의 노광공정도 용이하게 할 수 있는 캐패시터 형성방법을 제공함에 그 목적이 있다. Accordingly, the present invention has been made to solve the above problems, it is possible to facilitate the securing of the contact area between the storage node plug and the storage electrode, and to implement a capacitor of a stable structure in which the storage node collapse phenomenon is suppressed. In addition, an object of the present invention is to provide a method for forming a capacitor which can facilitate an exposure process when forming a storage node plug.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 캐패시터 형성방법은, 스토리지노드 플러그를 구비한 층간절연막이 형성된 반도체기판을 제공하는 단계; 상기 스토리지노드 플러그의 상부 일부 두께를 제거하여 홈을 형성하는 단계; 상기 홈 내에 산화막을 매립하는 단계; 상기 기판 결과물 상에 몰드절연막을 형성하는 단계; 상기 몰드절연막과 산화막 일부를 식각하여 스토리지노드 플러그 일부와 홈 내의 산화막 일부를 노출시키는 트렌치를 형성하는 단계; 상기 트렌치에 의해 노출된 산화막을 제거하여 스토리지노드 플러그 표면 전면을 노출시키는 단계; 상기 노출된 스토리지노드 플러그를 포함한 트렌치 표면 상에 스토리지전극을 형성하는 단계; 및 상기 스토리지전극 상에 유전막과 플레이트전극을 차례로 형성하는 단계를 포함한다.A method of forming a capacitor of a semiconductor device of the present invention for achieving the above object comprises the steps of: providing a semiconductor substrate having an interlayer insulating film having a storage node plug; Removing a portion of the upper portion of the storage node plug to form a groove; Embedding an oxide film in the groove; Forming a mold insulating film on the substrate resultant; Etching the mold insulating layer and a portion of the oxide layer to form a trench for exposing a portion of the storage node plug and a portion of the oxide layer in the groove; Removing the oxide layer exposed by the trench to expose the entire surface of the storage node plug surface; Forming a storage electrode on the trench surface including the exposed storage node plug; And sequentially forming a dielectric film and a plate electrode on the storage electrode.
여기서, 상기 스토리지노드 플러그는 라인 형태로 형성한다. Here, the storage node plug is formed in a line shape.
상기 홈은 스토리지전극 두께의 2배에 해당하는 깊이보다 얕은 깊이를 갖도록 형성한다.The groove is formed to have a depth shallower than the depth corresponding to twice the thickness of the storage electrode.
상기 스토리지전극은 50∼400Å의 두께로 형성한다.The storage electrode is formed to a thickness of 50 ~ 400Å.
상기 산화막은 TEOS 베이스 또는 SiH4 베이스 가스를 소오스로 사용하는 CVD 방식으로 형성한다.The oxide film is formed by a CVD method using a TEOS base or
상기 트렌치는 원 또는 타원 형태로 형성하고, 한편, 상기 산화막의 제거는 습식식각 방식으로 수행한다.The trench is formed in a circle or ellipse shape, and the removal of the oxide layer is performed by a wet etching method.
본 발명에 따르면, 스토리지노드 플러그의 상부 일부를 제거하여 홈을 형성하고 그 홈 내부를 산화막으로 채웠다가 스토리지전극을 형성하기 전 상기 산화막을 제거하여 스토리지노드 플러그의 표면 전영역을 노출시킴으로써, 공정상 오정렬이 발생하더라도 스토리지전극이 스토리지노드 플러그의 표면 전영역과 접촉되도록 할 수 있다. 또한, 본 발명에서는 스토리지노드 플러그는 라인 형태로 형성하고 스토리지전극은 원형으로 형성함으로써 노광공정을 용이해지고 캐패시터의 구조를 안정화시킬 수 있다.According to the present invention, the upper portion of the storage node plug is removed to form a groove, and the inside of the groove is filled with an oxide film, and the oxide film is removed before the storage electrode is formed to expose the entire surface of the storage node plug. Even if misalignment occurs, the storage electrode may be brought into contact with the entire surface of the storage node plug. In addition, in the present invention, the storage node plug is formed in a line shape and the storage electrode is formed in a circular shape to facilitate the exposure process and stabilize the structure of the capacitor.
(실시예)(Example)
이하, 첨부된 도면에 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다. 4A through 4D are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.
도 4a를 참조하면, 소정의 하지층(22)이 구비되고, 상부에 식각정지용 질화막(23)이 형성된 반도체기판(21)을 제공한다. 그런다음, 상기 기판(21) 상에 스토리지노드 콘택 영역을 한정하는 제1마스크패턴(미도시)을 형성한다. Referring to FIG. 4A, a
여기서, 상기 제1마스크패턴은 종래의 원 또는 타원 형태가 아닌, 라인 형태의 마스크패턴이다.Here, the first mask pattern is a mask pattern in the form of a line, not a conventional circle or ellipse.
그런다음, 상기 제1마스크패턴(미도시)을 식각장벽으로 이용해서 기판(21)의 스토리지노드 콘택 형성영역을 식각하여 라인 형태의 스토리지노드 콘택 영역(24)을 형성한다. 이어서, 상기 라인 형태의 스토리지노드 콘택 영역 내에 폴리실리콘과 같은 도전물질을 매립하여, 스토리지노드 플러그(25)를 형성한다. Thereafter, the storage node contact forming region of the
다음으로, 상기 스토리지노드 플러그의 상부 일부 두께를 제거하여 홈(100)을 형성한다. 여기서, 상기 홈(100)은 이후 형성될 스토리지전극 두께의 2배에 해당하는 깊이보다 얕은 깊이를 갖도록 형성한다.Next, the thickness of the upper portion of the storage node plug is removed to form the
그런다음, 상기 홈(100)을 채우도록 기판 결과물 전면 상에 산화막(200)을 증착한다. 여기서, 상기 산화막(200)은 TEOS 베이스 또는 SiH4 베이스 가스를 소오스로 사용하는 CVD 방식으로 증착한다. Then, an
다음으로, 상기 식각정지용 질화막(23)이 노출될 때까지 상기 산화막(200)을 식각하여, 홈(100) 내부의 매립된 산화막(200)만을 남긴다.Next, the
도 4b를 참조하면, 상기 기판 결과물 상에 몰드절연막(26)을 형성하고, 상기 몰드절연막(26) 상에 스토리지노드 형성영역을 한정하는 제2마스크패턴(미도시)을 형성한다. 그런 후, 상기 제2마스크패턴을 식각장벽으로 이용해서 상기 몰드절연막(26)과 산화막(200) 일부를 식각하여 스토리지노드 플러그(25) 일부와 홈 내의 산화막(200) 일부를 노출시키는 트렌치(27)를 형성한다. Referring to FIG. 4B, a
여기서, 본 발명에서 사용한 상기 제2마스크패턴은 종래 기술에서의 장방형(타원형) 보다 작은 원형의 스토리지노드 형성영역을 한정하는 패턴이다. 종래 기술에서는 스토리지노드 플러그와 스토리지전극의 접촉면적을 확보하기 위해 스토리지전극을 장방형으로 크게 형성시키는 방법을 사용하였지만, 본 발명에서는 스토리지전극을 장방형으로 크게 형성시키지 않아도 스토리지노드 플러그와 스토리지전극의 접촉면적을 확보할 수 있으므로, 스토리지전극을 장방형(타원형)이 아닌 원형으로 형성할 수 있다. Here, the second mask pattern used in the present invention is a pattern for defining a circular storage node forming area smaller than a rectangle (elliptical) in the prior art. In the related art, in order to secure a contact area between the storage node plug and the storage electrode, a method of forming the storage electrode in a rectangular shape is used. However, in the present invention, the contact area between the storage node plug and the storage electrode does not have to be formed in a large rectangular shape. Since the storage electrode can be secured, the storage electrode can be formed in a circular shape rather than a rectangular shape (elliptical).
다음으로, 도 4c에 도시된 바와 같이, 상기 트렌치(27)에 의해 노출된 홈(100) 내부의 잔류 산화막(200)을 습식식각 방식으로 제거하여 스토리지노드 플러그(25)의 표면 전면을 노출시킨다. Next, as shown in FIG. 4C, the remaining
도 4d를 참조하면, 상기 노출된 스토리지노드 플러그(25)를 포함한 트렌치(27) 표면 상에 스토리지전극(28)을 형성한다. 이때 상기 스토리지전극(28)은 홈 내부의 스토리지노드 플러그(25)의 표면 전면과 접촉된다. Referring to FIG. 4D, the
여기서, 상기 스토리지전극(28)은 50∼400Å 두께로 형성하며, 스토리지전극 (28) 물질로는 TiN, WN, W 및 Ru로 구성된 그룹으로부터 선택되는 어느 하나의 물질을 사용할 수 있다.Here, the
이후, 도시하지는 않았으나, 습식 식각 공정을 통해 몰드절연막(26)을 제거한 후, 상기 스토리지전극(28) 상에 유전체막과 플레이트전극을 차례로 형성하여 본 발명의 캐패시터 형성공정을 완료한다.Subsequently, although not shown, after removing the
상기한 바와 같이, 본 발명에서는, 스토리지노드 플러그의 상부 일부를 제거하여 홈을 형성하고 그 홈 내부를 산화막으로 매립했다가 스토리지전극을 형성하기 전 상기 산화막을 제거하여 산화막 하부의 스토리지노드 플러그의 표면 전면을 노출시킴으로써, 공정상 오정렬이 발생하더라도 스토리지전극이 스토리지노드 플러그의 표면 전영역과 접촉된다.As described above, in the present invention, the upper portion of the storage node plug is removed to form a groove, and the inside of the groove is embedded with an oxide film, and the oxide film is removed before the storage electrode is formed to form a surface of the storage node plug under the oxide film. By exposing the entire surface, the storage electrode contacts the entire surface of the storage node plug even if misalignment occurs in the process.
한편, 종래에는 스토리지전극과 스토리지노드 플러그간의 접촉면적을 확보하기 위해, 스토리지전극을 장방형(타원형)으로 형성하였는데. 이 경우, 몰드산화막 제거공정시 스토리지노드 쓰러짐 현상이 증가하는 문제가 있었다. Meanwhile, in order to secure a contact area between the storage electrode and the storage node plug, the storage electrode is formed in a rectangular shape (oval shape). In this case, there is a problem that the storage node collapse phenomenon increases during the mold oxide film removal process.
그러나, 본 발명에서는, 상기한 바와 같이 스토리지노드 플러그 상부에 홈을 형성하여 산화막을 매립했다가 제거하는 방식으로 스토리지전극과 스토리지노드 플러그간의 접촉면적을 용이하게 확보할 수 있으므로, 종래와 같이 장방형(타원형)의 스토리지전극을 형성할 필요가 없다. However, in the present invention, since the contact area between the storage electrode and the storage node plug can be easily secured by forming a groove in the upper portion of the storage node plug and filling and removing the oxide film, as described above, the rectangular ( It is not necessary to form an elliptical) storage electrode.
그러므로, 본 발명에서는, 도 5의 평면도에 도시된 바와 같이, 보다 안정한 구조의 캐패시터를 구현할 수 있는 원형의 스토리지전극 트렌치(27)를 형성할 수 있고, 그러므로, 몰드산화막 제거시 습식식각 용매의 표면장력이 감소하고 스토리 지노드 쓰러짐 현상이 감소한다. Therefore, in the present invention, as shown in the plan view of Figure 5, it is possible to form a circular
부가적으로, 본 발명에서는, 도 5에 도시된 바와 같이, 스토리지노드 플러그(24)를 원 또는 타원 형태가 아닌 라인 형태로 형성함으로써, 종래에 비해 노광공정이 용이해진다. 전술한대로, 스토리지노드 플러그를 원 또는 타원으로 형성하게 되면, 고집적화로 캐패시터 면적이 감소함에 따라, 고해상도의 ArF 노광장비가 필요시되지만, 본 발명에서는, 라인 형태의 스토리지노드 플러그(24)를 형성하기 때문에, 80nm급 고집적 소자의 캐패시터도 종래의 KrF 노광장비를 사용하여 구현할 수 있다. In addition, in the present invention, as shown in Figure 5, by forming the
이상에서와 같이, 본 발명은 반도체 소자의 캐패시터를 형성함에 있어서, 스토리지노드 플러그의 상부 일부를 제거하여 홈을 형성하고 그 홈 내부를 산화막으로 매립했다가 스토리지전극을 형성하기 전 상기 산화막을 제거하여 스토리지노드 플러그의 표면 전면을 노출시킴으로써, 공정상 오정렬이 발생하더라도 스토리지전극이 스토리지노드 플러그의 표면 전면과 접촉되도록 할 수 있다. 이에 따라, 본 발명은 캐패시터 형성시 공정마진이 증가하고, 스토리지노드 플러그와 스토리지전극간 접촉저항이 개선되어 소자의 신뢰성과 수율이 향상되는 효과를 얻을 수 있다. As described above, in the formation of the capacitor of the semiconductor device, the upper portion of the storage node plug is removed to form a groove, and the inside of the groove is embedded with an oxide film, and the oxide film is removed before the storage electrode is formed. By exposing the front surface of the storage node plug, the storage electrode may be brought into contact with the front surface of the storage node plug even when misalignment occurs in the process. Accordingly, the present invention can increase the process margin when the capacitor is formed, the contact resistance between the storage node plug and the storage electrode is improved, thereby improving the reliability and yield of the device.
또한, 본 발명에서는 종래와 같이 장방형의 스토리지전극을 형성하지 아니하고도 스토리지전극과 스토리지노드 플러그간의 접촉면적을 확보할 수 있으므로, 스토리지전극을 원 형태로 형성할 수 있고, 이에 따라, 후속되는 몰드산화막 제거공정에서 스토리지노드의 쓰러짐 현상으로 인한 불량 발생 가능성이 낮아진다. 그 러므로, 소자의 신뢰성 및 수율이 더욱 향상된다. In addition, in the present invention, since the contact area between the storage electrode and the storage node plug can be secured without forming a rectangular storage electrode as in the related art, the storage electrode can be formed in a circular shape, and thus, a subsequent mold oxide film is formed. The possibility of failure due to the collapse of the storage node in the removal process is reduced. Therefore, the reliability and yield of the device are further improved.
부가해서, 본 발명에서는 라인 형태의 스토리지노드 플러그를 형성함으로써, 원형의 스토리지노드 플러그를 형성하였던 종래 기술에 비해 노광공정이 용이해진다. 이에 따라, 본 발명의 방법을 따르면 ArF 장비가 아닌 기존의 KrF 노광장비만으로도 80nm급 소자의 캐패시터 구현이 가능하고, 그러므로, 본 발명은 차세대 고집적 소자의 캐패시터 형성 공정에 용이하게 적용할 수 있다. In addition, in the present invention, by forming the storage node plug in the form of a line, the exposure process is easier than in the prior art in which the circular storage node plug is formed. Accordingly, according to the method of the present invention, it is possible to implement a capacitor of an 80 nm device using only existing KrF exposure equipment, not ArF equipment. Therefore, the present invention can be easily applied to a capacitor formation process of a next generation high integration device.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058134A KR100680964B1 (en) | 2005-06-30 | 2005-06-30 | Method for forming capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058134A KR100680964B1 (en) | 2005-06-30 | 2005-06-30 | Method for forming capacitor of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070002548A KR20070002548A (en) | 2007-01-05 |
| KR100680964B1 true KR100680964B1 (en) | 2007-02-09 |
Family
ID=37869521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050058134A KR100680964B1 (en) | 2005-06-30 | 2005-06-30 | Method for forming capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100680964B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101019712B1 (en) * | 2009-06-24 | 2011-03-07 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059980A (en) * | 1999-12-31 | 2001-07-06 | 박종섭 | Method for manufacturing dram cell capacitor |
| KR20040000068A (en) * | 2002-06-21 | 2004-01-03 | 삼성전자주식회사 | Semiconductor memory device and manufacturing method thereof |
| KR20040006499A (en) * | 2002-07-12 | 2004-01-24 | 주식회사 하이닉스반도체 | Method of making cell capacitor of dram and mdl device |
-
2005
- 2005-06-30 KR KR1020050058134A patent/KR100680964B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059980A (en) * | 1999-12-31 | 2001-07-06 | 박종섭 | Method for manufacturing dram cell capacitor |
| KR20040000068A (en) * | 2002-06-21 | 2004-01-03 | 삼성전자주식회사 | Semiconductor memory device and manufacturing method thereof |
| KR20040006499A (en) * | 2002-07-12 | 2004-01-24 | 주식회사 하이닉스반도체 | Method of making cell capacitor of dram and mdl device |
Non-Patent Citations (3)
| Title |
|---|
| 10-2001-59980 |
| 10-2004-6499 |
| 10-2004-68 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070002548A (en) | 2007-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9263452B2 (en) | Reservoir capacitor of semiconductor device | |
| KR100744672B1 (en) | Method for fabricating contact hole in semiconductor device | |
| KR100680964B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20090032880A (en) | Method for manufacturing semiconductor device | |
| KR101096210B1 (en) | Method for Manufacturing Semiconductor Device | |
| US8105913B2 (en) | Method of fabricating a capacitor of a semiconductor device | |
| US6790740B2 (en) | Process for filling polysilicon seam | |
| US6297121B1 (en) | Fabrication method for capacitors in integrated circuits with a self-aligned contact structure | |
| US20020074665A1 (en) | Metal contact structure in semiconductor device and method for forming the same | |
| KR100385462B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR20040105540A (en) | Method of manufacturing semiconductor device having capacitor | |
| KR0183742B1 (en) | Short nozzle for welding torch | |
| KR20050059796A (en) | Method for forming capacitor of semiconductor device | |
| KR100929293B1 (en) | Capacitor manufacturing method of semiconductor device | |
| KR20000061305A (en) | Method for manufacturing semiconductor device | |
| KR20060000485A (en) | Method for forming storage node electrode of semiconductor capacitor | |
| KR20040001886A (en) | Method for making capacitor in semiconductor device | |
| KR100637688B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR20040079176A (en) | Method for forming capacitor of semiconductor device | |
| KR100913016B1 (en) | The capacitor in semiconductor device and manufacturing method for thereof | |
| CN114256153A (en) | Semiconductor structure forming method and semiconductor structure | |
| KR20120042576A (en) | Method for forming the semiconductor device | |
| KR20040002287A (en) | Forming method for storage node of semiconductor device | |
| KR20010016807A (en) | Method of manufacturing a semiconductor device | |
| KR19990061112A (en) | Capacitor Formation Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |