KR100671602B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100671602B1
KR100671602B1 KR1020040107852A KR20040107852A KR100671602B1 KR 100671602 B1 KR100671602 B1 KR 100671602B1 KR 1020040107852 A KR1020040107852 A KR 1020040107852A KR 20040107852 A KR20040107852 A KR 20040107852A KR 100671602 B1 KR100671602 B1 KR 100671602B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
semiconductor device
manufacturing
semiconductor substrate
Prior art date
Application number
KR1020040107852A
Other languages
English (en)
Other versions
KR20060068910A (ko
Inventor
신승우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040107852A priority Critical patent/KR100671602B1/ko
Publication of KR20060068910A publication Critical patent/KR20060068910A/ko
Application granted granted Critical
Publication of KR100671602B1 publication Critical patent/KR100671602B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 패드 산화막과 질화막이 형성된 반도체 기판에 다수개의 트렌치들을 형성하는 단계와, 상기 트렌치들을 매립하여 STI막을 형성하는 단계와, 상기 질화막을 제거하는 단계와, 상기 패드 산화막과 그 양측의 STI막을 식각하여 STI막과 STI막 사이의 반도체 기판을 그 모서리 부분을 포함하여 노출시키는 단계와, 상기 노출된 반도체 기판에 희생 산화막을 형성하는 단계와, 상기 희생산화막을 제거하는 단계와, 상기 희생 산화막의 제거된 반도체 기판상에 게이트 산화막을 형성하는 단계를 포함하여 형성한다.
게이트 산화막, 희생 산화막, 습식 식각

Description

반도체 소자의 제조방법{Method for fabricating semiconductor device}
도 1은 일반적인 반도체 소자 제조방법을 이용하여 제조한 플래쉬 메모리 소자의 단면도
도 2는 종래 기술에 따른 반도체 소자 제조방법을 이용하여 제조한 플래쉬 메모리 소자의 단면도
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
30 : 반도체 기판 31 : 패드 산화막
32 : 질화막 33 : STI막
34 : 희생 산화막 34 : 터널링 산화막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 균일한 두께의 게이 트 산화막을 형성하기 위한 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 게이트 산화막은 필드 영역의 반도체 기판에 필드 산화막을 형성한 다음에, 필드 산화막과 필드 산화막 사이의 반도체 기판 표면을 산화하여 형성하고 있다.
도 1은 일반적인 반도체 소자 제조방법에 의해 제조된 플래쉬 메모리 소자의 단면도이다.
플래쉬 메모리 소자에서는 반도체 기판(10)상에 패드 산화막(미도시)과 질화막(미도시)을 형성하고, 일정 영역의 질화막과 패드 산화막과 반도체 기판(10)을 식각하여 트렌치(trench)를 형성하고, 상기 트렌치내에 STI막(11)을 매립한 다음, STI막(11)과 STI막(11) 사이에 잔존하는 질화막과 패드 산화막을 제거하여 반도체 기판(10)을 노출시킨 후에 노출된 반도체 기판(10) 표면에 산화막을 성장시키어 터널링 산화막(12)을 형성하고 있다.
그러나, 이 같은 방법으로 터널링 산화막을 형성할 경우 STI막(11)의 경계 부분에서 가스 디플리션(gas depletion) 현상에 의하여 도 1의 A 부분에 나타난 바와 같이, STI막(11)과의 경계 부분의 터널링 산화막(12)이 센터(center) 지역에서 보다 얇게 성장되는 문제가 발생된다.
이러한 문제점을 해결하기 위하여 다음과 같은 개선안이 도입되었다.
도 2는 종래 기술에 따른 반도체 소자 제조방법을 이용하여 제조한 플래쉬 메모리 소자의 단면도로, HF나 BOE같은 산화막 식각제를 사용하여 STI막(11)을 리세스(recess)시켜 반도체 기판(10)의 모서리를 드러나게 한 후, 산화막을 성장시키 어 터널링 산화막(12)을 형성하였다.
그러나, 이 경우 터널링 산화막(12)을 성장시킬 때, 반도체 기판(10) 모서리의 뾰족한 부분에 스트레스(stress)가 집중되어, 이 부분의 산화막 성장이 더뎌지고, 이에 따라서 도 2의 B 부분에 나타난 바와 같이 반도체 기판(10) 모서리 부분에서 터널링 산화막(12)이 얇게 형성되게 된다.
이러한 문제는 비스코스 플로우(viscos flow) 임계온도인 950℃ 이상의 고온에서 두꺼운 터널링 산화막을 형성시키면 해결할 수 있으나, 이 경우 디바이스에서 요구하는 수준의 공정온도와 터널링 산화막 두께를 맞출 수가 없다.
따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 일정한 두께의 게이트 산화막을 형성할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 제조방법은 (a)패드 산화막과 질화막이 형성된 반도체 기판에 다수개의 트렌치들을 형성하는 단계와, (b)상기 트렌치들을 매립하여 STI막을 형성하는 단계와, (c)상기 질화막을 제거하는 단계와, (d)상기 패드 산화막과 그 양측의 STI막을 식각하여 STI막과 STI막 사이의 반도체 기판을 그 모서리 부분을 포함하여 노출시키는 단계와, (e)상기 노출된 반도체 기판에 희생 산 화막을 형성하는 단계와, (f)상기 희생산화막을 제거하는 단계와, (g)상기 희생 산화막의 제거된 반도체 기판상에 게이트 산화막을 형성하는 단계를 포함하여 형성한다.
바람직하게, 상기 (c)단계에서 습식질화막 식각제를 이용하여 질화막을 제거하는 것을 특징으로 한다.
바람직하게 상기 (d)단계에서 습식 산화막 식각제를 이용하여 상기 패드 산화막과 그 양측의 STI막을 제거하는 것을 특징으로 한다.
바람직하게, 상기 (f)단계에서 습식산화막 식각제를 이용하여 상기 희생 산화막을 제거하는 것을 특징으로 한다.
바람직하게, 상기 희생 산화막은 열산화막 또는 활성 산화막 중 어느 하나인 것을 특징으로 한다.
바람직하게, 상기 열산화막은 950 내지 1100℃에서 불활성 가스로 희석시킨 산소를 산화제로 이용하여 형성하는 것을 특징으로 한다.
바람직하게, 상기 열산화막은 100 내지 200Å의 두께로 형성하는 것을 특징으로 한다.
바람직하게, 상기 열산화막 형성시 전체 가스량 중 산소가 차지하는 비율은 5 내지 50%인 것을 특징으로 한다.
바람직하게, 상기 불활성 가스로는 질소나 아르곤을 사용하는 것을 특징으로 한다.
바람직하게, 상기 활성 산화막은 600 내지 1100℃의 온도, 1 내지 200 Torr 의 압력하에서 수소와 산소를 소오스 가스로 사용하여 형성하는 것을 특징으로 한다.
바람직하게, 상기 산소 가스 대비 수소 가스의 량이 40%보다 작게 되도록 하는 것을 특징으로 한다.
바람직하게, 상기 활성 산화막을 50 내지 200Å의 두께로 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도로, 플래쉬 소자 제조공정을 예로써 보인 도면이다.
먼저, 도 3a에 도시하는 바와 같이 반도체 기판(30)상에 패드 산화막(31)과 CMP 배리어(barrier)용 질화막(32)을 차례로 형성하고, 상기 질화막(32)상에 하드마스크막(미도시)을 형성하고 상기 하드 마스크막을 선택적으로 패터닝한 다음, 패터닝된 하드 마스크막을 마스크로 상기 질화막(32)과 패드 산화막(31)을 제거하여 반도체 기판(30)의 일정부분을 노출시킨다.
계속해서, 상기 하드마스크막을 마스크로 상기 노출된 반도체 기판(30)을 식 각하여 트렌치를 형성하고, 상기 트렌치가 매립되도록 산화막을 형성한 다음 상기 질화막(32)을 스탑 베리어로 하는 CMP 공정으로 산화막을 연마하여 상기 트렌치내에 STI막(33)을 형성한다.
그러고 나서, 도 3b에 도시된 바와 같이 H3PO4와 같은 습식 질화막 식각제를 사용하여 상기 질화막(32)을 제거한다.
이어서, HF와 같은 습식 산화막 식각제를 사용한 과도 식각 공정으로 상기 패드 산화막(31)과 그 양측의 STI막(33)을 제거하여 반도체 기판(30)의 모서리를 노출시킨다.
그런 다음 도 3c에 도시하는 바와 같이, 상기 노출된 반도체 기판(30)의 표면상에 희생 산화막(34)을 성장시킨다.
상기 희생 산화막(34)은 열산화막이나 활성산화막 중 어느 하나로 형성하는 것이 좋다.
상기 열산화막의 경우, 950 내지 1100℃의 온도에서 질소나 아르곤 등의 불활성 가스로 희석시킨 산소를 산화제로 사용하여 형성하며, 그 두께가 100 내지 200Å이 되도록 한다. 이때, 전체 가스 중 산소의 비율이 5 내지 50%가 되도록 한다.
한편, 활성 산화막의 경우, 600 내지 1000℃의 온도, 1 내지 200Torr의 압력에서 수소와 산소를 소스 가스(source gas)로 사용하여 형성하며, 그 두께가 50 내지 200Å이 되도록 한다. 이때, 전체 가스 중 수소 가스의 비율이 40%보다 작게 되도록 한다.
이후, 도 3d에 도시하는 바와 같이 HF와 같은 습식산화막 식각제를 사용하여 상기 희생 산화막(34)을 완전히 제거한다.
상기 희생 산화막(34)은 이후 형성되는 터널링 산화막이 균일하게 성장되도록 하기 위해 터널링 산화막이 형성될 반도체 기판(30) 표면이 무결성을 갖도록 하기 위해 형성하였다 제거한 것으로써, 상기 희생 산화막(34)을 제거하고 난 후에 반도체 기판(30)의 모서리 부분은 라운드(round)한 형태를 갖게 되며, 반도체 기판(30)에 존재하는 이물(특히, 트렌치 식각시 모서리에 발생하는 폴리머 계통의 이물)이 완전히 제거된 상태가 된다.
그런 다음, 도 3e에 도시하는 바와 같이, 상기 희생 산화막(30)의 제거로 노출된 반도체 기판(30)에 터널링 산화막(35)을 성장시키어 본 발명에 따른 반도체 소자를 완성한다.
상기 희생 산화막(34)의 성장 및 제거를 통해 반도체 기판(30)을 무결한 상태로 만든 다음에, 터널링 산화막(35)을 형성하므로 상기 터널링 산화막(35)은 균일한 두께를 갖는다.
상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
첫째, 게이트 산화막(또는 터널링 산화막)을 균일한 두께로 형성할 수 있으므로 프로그램 속도 불량, 프로그램 디스터번스(disturbance) 특성 불량, 데이터 보존(retention) 특성 불량 등의 주요한 소자특성 불량을 완전해 해소할 수 있으므로, 수율을 향상시킬 수 있다.
둘째, 반도체 기판의 모서리 부분을 포함한 측벽 상부도 액티브 영역으로 이용할 수 있으므로 소자의 집적도를 향상시킬 수 있다.

Claims (12)

  1. (a) 패드 산화막과 질화막이 형성된 반도체 기판에 다수개의 트렌치들을 형성하는 단계;
    (b) 상기 트렌치들을 매립하여 STI막을 형성하는 단계;
    (c) 상기 질화막을 제거하는 단계;
    (d) 상기 패드 산화막과 그 양측의 STI막을 식각하여 STI막과 STI막 사이의 반도체 기판을 그 모서리 부분을 포함하여 노출시키는 단계;
    (e) 상기 노출된 반도체 기판에 희생 산화막을 형성하는 단계;
    (f) 상기 희생 산화막을 완전히 제거하는 단계;
    (g) 상기 희생 산화막의 제거된 반도체 기판상에 게이트 산화막을 형성하는 단계를 포함하여 형성하는 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 (c) 단계에서 습식질화막 식각제를 이용하여 질화막을 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1항에 있어서,
    상기 (d) 단계에서 습식 산화막 식각제를 이용하여 상기 패드 산화막과 그 양측의 STI막을 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1항에 있어서,
    상기 (f)단계에서 습식산화막 식각제를 이용하여 상기 희생 산화막을 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1항에 있어서,
    상기 희생 산화막은 열산화막 또는 활성 산화막 중 어느 하나인 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5항에 있어서,
    상기 열산화막은 950 내지 1100℃에서 불활성 가스로 희석시킨 산소를 산화제로 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 5항에 있어서,
    상기 열산화막은 100 내지 200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 6항에 있어서,
    상기 열산화막 형성시 전체 가스량 중 산소가 차지하는 비율은 5 내지 50%인 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 6항에 있어서,
    상기 불활성 가스로는 질소나 아르곤을 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 5항에 있어서,
    상기 활성 산화막은 600 내지 1100℃의 온도, 1 내지 200 Torr의 압력하에서 수소와 산소를 소오스 가스로 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 10항에 있어서,
    상기 산소 가스 대비 수소 가스의 량이 40%보다 작게 되도록 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 5항에 있어서,
    상기 활성 산화막을 50 내지 200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020040107852A 2004-12-17 2004-12-17 반도체 소자의 제조방법 KR100671602B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040107852A KR100671602B1 (ko) 2004-12-17 2004-12-17 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040107852A KR100671602B1 (ko) 2004-12-17 2004-12-17 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060068910A KR20060068910A (ko) 2006-06-21
KR100671602B1 true KR100671602B1 (ko) 2007-01-19

Family

ID=37163156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040107852A KR100671602B1 (ko) 2004-12-17 2004-12-17 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100671602B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663363B1 (ko) * 2005-06-10 2007-01-02 삼성전자주식회사 소자 분리막의 측벽 상에 반도체 기판의 펜스를 제거시킨리세스드 트랜지스터들 및 그 형성방법들

Also Published As

Publication number Publication date
KR20060068910A (ko) 2006-06-21

Similar Documents

Publication Publication Date Title
JP3923214B2 (ja) 半導体装置のトレンチ素子分離方法
US6784077B1 (en) Shallow trench isolation process
JP4455618B2 (ja) 半導体装置の製造方法
JP2008235866A (ja) 半導体素子及びその製造方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
JP2001351865A (ja) 半導体装置の製造方法
KR100671602B1 (ko) 반도체 소자의 제조방법
JP2006287185A (ja) 半導体素子の製造方法
CN107248494B (zh) 一种适用于宽尺寸沟槽的多晶硅填充方法
KR0165454B1 (ko) 트렌치 소자분리방법
KR0140655B1 (ko) 반도체 장치의 소자 분리방법
JP4803975B2 (ja) 半導体素子の素子分離膜形成方法
US7018927B2 (en) Method for forming isolation film for semiconductor devices
JP2001332613A (ja) 半導体装置の製造方法
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
CN108807278A (zh) 半导体器件与其制作方法
KR100353821B1 (ko) 트렌치 소자분리 공정을 이용한 반도체 소자 제조방법
KR100942077B1 (ko) 반도체 소자의 제조방법
KR20090070710A (ko) 반도체 소자의 트렌치 형성 방법
KR100546752B1 (ko) 반도체 소자의 필드산화막 형성방법
KR20080089998A (ko) 반도체 소자의 제조 방법
JP2006108423A (ja) 素子分離構造部の製造方法
JP2005142430A (ja) 半導体装置およびその製造方法
KR100417195B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee