KR100671093B1 - 복조기 회로 - Google Patents

복조기 회로 Download PDF

Info

Publication number
KR100671093B1
KR100671093B1 KR1020007010560A KR20007010560A KR100671093B1 KR 100671093 B1 KR100671093 B1 KR 100671093B1 KR 1020007010560 A KR1020007010560 A KR 1020007010560A KR 20007010560 A KR20007010560 A KR 20007010560A KR 100671093 B1 KR100671093 B1 KR 100671093B1
Authority
KR
South Korea
Prior art keywords
signal
gyrator
input
frequency modulated
multiplier
Prior art date
Application number
KR1020007010560A
Other languages
English (en)
Other versions
KR20010034638A (ko
Inventor
매티슨스벤
Original Assignee
텔레폰악티에볼라겟 엘엠 에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟 엘엠 에릭슨(펍) filed Critical 텔레폰악티에볼라겟 엘엠 에릭슨(펍)
Publication of KR20010034638A publication Critical patent/KR20010034638A/ko
Application granted granted Critical
Publication of KR100671093B1 publication Critical patent/KR100671093B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/22—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of active elements with more than two electrodes to which two signals are applied derived from the signal to be demodulated and having a phase difference related to the frequency deviation, e.g. phase detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/18—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of synchronous gating arrangements
    • H03D3/20—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of synchronous gating arrangements producing pulses whose amplitude or duration depends on phase difference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
    • H03D3/247—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop using a controlled phase shifter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)

Abstract

주파수 변조 신호 복조기 회로는 입력 신호 (VIF)로 동작되는 위상 시프트 소자와 시간 지연 소자를 포함한다. 위상 시프트 소자와 시간 지연 소자는 자이레이터 구성요소(14, 16, 20)에 의해 제공된다.
주파수 변조 신호 복조기 회로, 위상 시프트 소자, 시간 지연 소자, 자이레이터, 승산기

Description

복조기 회로 {DEMODULATOR CIRCUITS}
본 발명은 주파수 변조(FM) 신호를 복조하기 위한 복조기 회로에 관한 것이다.
첨부 도면들 중 도 1을 참조하면, 주파수 변조 무선 주파수 (RF) 신호는 통상적으로 안테나(2)로부터 수신기(1)에 의해 수신되고, RF 반송 주파수보다 낮은 중간 주파수에서 FM 신호를 발생시키도록 수신기(1)에 의해 처리된다. 그 다음 IF 변조 신호는 IF 대역 통과 필터(4)에 의해 필터링되고 하드 리미터(hard limiter)(5)에 의해 일정한 진폭으로 진폭 제한된다. 그 다음, 일정한 진폭의 신호는 검파기(6)에 공급되며, 이 검파기는 상기 신호를 시간 미분계수와 승산함으로써 복조한다. 이 동작은 신호의 진폭과 각주파수 (중간 주파수 IF + FM 주파수 편차) 둘 모두에 비례하는 곱 진폭(product amplitude)을 만든다. FM IF 신호가 하드 리미터(5)로 인해 일정한 진폭을 가지기 때문에, 곱 신호는 주파수 편차에 비례하는 진폭을 가지며, 변조 신호는 저역 통과 필터가 IF 주파수의 배수에 있는 신호 성분을 제거한 후, 용이하게 복원될 수 있다.
반도체 장치 내로 FM 검파기를 집적화하는 것은 시간-미분계수 근사값을 생성하기 위하여 양호하게 제어된 위상 특성을 가진 정확한 지연 소자 또는 필터의 사용을 필요로 하고, 그렇지 않으면 과도한 DC 오프셋(offset)이 발생할 것이다.
요즘 통상적으로 사용중인 일치 검파기(coincidence detector)는 수동 공진기 구성요소 및 고역 통과 필터를 이용하여 90도 위상 시프트를 제공한다. 공진기 회로는 낮은 DC 오프셋을 제공하기 위하여 제조 과정 동안 자주 트리밍된다.
FM-신호 주파수 (즉, IF 신호)가 기저대 신호에 비하여 높을 때 사용되는 다른 검파기 변형은 미분기와 같은 디지털 지연 라인 (하나 이상의 래치들 (latches))에 근거한 디지털 검파기이다. 이 지연 라인은 정확한 클럭에 의해 클럭킹됨으로써, 본질적으로 낮은 DC 오프셋을 가진 검파기를 발생시킬 수 있다.
다른 방식은 아날로그 신호를 디지털 신호 (A/D)로 변환해서 디지털 신호 처리기(DSP) 또는 다른 디지털 회로에서 FM 검파를 수행하는 것이다.
온-칩(on-chip) 중간 주파수 (IF) 필터를 지원하기 위해서, 심벌 레이트에 비하여 낮은 IF (예컨대, 3MHz IF와 1Msym/s 심벌 레이트)를 사용하는 것이 편리하다. 이것은 디지털 지연 라인의 사용을 비실용적이게 한다.
IF 주파수가 심벌 레이트의 단지 몇 배에 불과할 때 가장 실용적인 FM 검파기는 도 2에서 도시된 바와 같이, 일치 또는 직교 검파기이다. 이 검파기는 후치 검파기 저역 통과 필터 (PDF) 외에 세 개의 빌딩 블럭; 승산기(8), 지연 소자(9), 그리고 90°(π/2) 위상 시프터(10)를 필요로 한다.
지연 소자(9)가 입력 신호를 소정 시간만큼 지연시키고, 위상 시프터(10)가 이 지연된 신호에 90°위상 시프트를 발생시키고 나서, 상기 지연되고 시프트된 신호는 승산기(8)에 의해 입력 신호와 승산된다. 승산기(8)는 배타적-논리합 게이트 (exclusive-OR gate) 또는 NAND 게이트에 의해 제공될 수 있다. 이것은 승산기로의 입력 신호가 조정될 필요가 있다는 것을 의미할 수 있다.
90°(π/2) 일치-검파기 위상 시프터(10)는 통상적으로 코너 주파수(corner frequence)보다 아래에서 양호하게 동작하는 고역 통과 필터로서 구현되므로, 90°에 근접하지만, 정확히 90°는 아닌 위상 시프트를 제공하지만, 신호 진폭을 심하게 감쇠시킨다. 게다가, 상기 위상 시프트는 정확하지 않고, 유한 위상 에러를 보상하기 위해 지연 소자의 약간의 디튜닝(detuning)이 필요로 된다.
본 발명의 한 양상에 따르면, 입력 신호에 대해 동작하는 위상 시프트 소자와 시간 지연 소자를 포함하는 주파수 변조 신호 복조기 회로가 제공되며, 여기서 상기 위상 시프트 소자 및 시간 지연 소자 둘 모두는 자이레이터(gyrator) 구성요소에 의해 제공된다.
본 발명의 제 2 양상에 따르면, 주파수 변조 신호를 복조하기 위한 복조기 회로가 제공되는데, 상기 회로는:
주파수 변조된 입력 신호를 수신하기 위한 입력;
변조된 입력 신호를 수신하도록 접속되고, 입력 신호에 대하여 지연되고 위상-시프트되는 자이레이터 출력 신호를 발생시키도록 동작할 수 있는 자이레이터; 및
입력 신호 및 자이레이터 출력 신호를 수신하도록 접속되고, 이러한 수신 신호의 곱과 등가인 출력 신호를 발생시키도록 동작할 수 있는 승산기를 포함한다.
도 1은 주파수 변조 신호를 수신하여 복조하기 위한 회로를 도시한 블럭도.
도 2는 직교 FM 검파기의 블럭도.
도 3은 본 발명을 구현하는 복조기의 블럭도.
도 4는 도 3의 회로에서 사용하기 위한 자이레이터 및 이의 등가 회로를 도시한 도면.
도 5는 도 4의 자이레이터의 CMOS 구현을 도시한 도면.
현재의 FM 검파기가 도 1과 2를 참조하여 설명되어 있다.
주파수 변조 신호를 복조하는데 사용하기 위한 본 발명을 구현하는 복조기가 도 3에 도시되어 있으며, 하나의 입력에서 FM IF 입력 신호를 수신하도록 접속되는 승산기(12), 및 자이레이터(14)를 포함한다. 자이레이터(14)의 입력은 상호컨덕턴스(transconductance) 장치(22)를 통해 입력 신호를 수신하도록 접속된다. 커패시터(16) 및 저항기(18)는 자이레이터(14)의 입력 및 접지 사이에 병렬로 접속된다. 커패시터(16)는 자이레이터의 입력 커패시턴스에 의해 제공될 수 있어서, 회로에서 별도의 커패시터를 반드시 가질 필요는 없다. 제 2 커패시터(20)가 자이레이터(14)의 출력 및 접지 사이에 접속된다.
자이레이터(14)로부터의 출력은 입력 신호에 대하여 시간 지연되고 위상 시프트된다. 승산기(8)는 지연되고 시프트된 신호를 수신하여, 복조된 출력을 발생시킨다. 그러므로, 자이레이터(14)는 도 2를 참조하여 설명된 지연 및 위상 시프트 구성요소의 기능을 제공한다. 후치 검파 필터(24)는 복조된 출력을 제공하기 위해 사용된다.
도 4는 도 3의 지연 및 위상 시프팅 소자 (또는 공진기)를 제공하는 자이레이터 및 관련 커패시터를 도시한 것이다. 도 4는 또한 자이레이터에 대한 등가 회로를 도시한 것이다. 자이레이터는 McGraw Hill에 의해 출판된 Fink와 Christiansen의 "전자공학 공학자 편람 제 3 판"의 12-35 페이지 내지 12-37 페이지에, 그리고 캠브리지 대학 출판사에 의해 출판된 Horowitz와 Hill의 "전자공학의 기술 제 2 판"의 266 및 267 페이지에서 보다 상세히 설명되어 있다.
자이레이터-기반 공진기의 입력 포트 전압(Vc)은 등가 병렬 LC 공진기 양단의 전압에 대응한다. 자이레이터의 다른 포트의 전압(VIL)은 인덕터 전류에 대응한다. 이 인덕터 전류는 통상적으로 커패시터 (또는 입력 포트) 전압의 위상에서 90 °벗어나 있다. 이 위상 시프트는 복조기에서 이용되어 별도의 90 도 위상 시프터에 대한 필요성을 제거한다.
더구나, 자이레이터는 CMOS 기술로 편리하게 구현되고, 하나의 이러한 구현예가 도 5에 도시되어 있다. CMOS 인버터와 같은, 네 개의 상호컨덕턴스 소자(24)는 도 5에서 도시된 바와 같이 사용되고 접속된다. CMOS로 구현된 자이레이터의 용도는 자이레이터가 또한 선행하는 IF 필터를 구현하는데 사용될 때, 특히 유용하다. 그러므로, 동일한 빌딩 블럭이 사용될 수 있고 그들의 튜닝(tuning)은 프로세스 변동(process variation)을 따르게 된다. 자이레이터에 접속된 커패시터가 값이 동일하다면(CC=CL), 커패시터 전압 둘 다는 공진기 공진 주파수(즉, IF 주파수)에서 피크가 되고, 동적 범위를 최대화하는 동일한 진폭을 가질 것이다.
자이레이터-기반 공진기의 지연은 자신의 Q값에 의해 결정된다. CC 양단에 접속된 저항기는 공진기 Q값을 규정한다. 이 저항기가 자이레이터 내의 (예컨대, CMOS 인버터) 상호컨덕턴스들과 유사한 상호컨덕턴스에 의해 구현된다면, Q값은 프로세스 변동에 대해 확고할 것이다.

Claims (9)

  1. 삭제
  2. 주파수 변조 신호를 복조하기 위한 복조기 회로로서:
    주파수 변조 입력 신호를 수신하는 입력;
    변조된 입력 신호를 수신하도록 접속되며, 상기 입력 신호에 대하여 지연되고 위상-시프트된 자이레이터 출력 신호를 발생시키도록 동작될 수 있는 자이레이터; 및
    입력 신호 및 자이레이터 출력 신호를 수신하도록 접속되며, 이러한 수신 신호의 곱과 등가인 출력 신호를 발생시키도록 동작될 수 있는 승산기를 포함하는 주파수 변조 신호를 복조하기 위한 복조기 회로.
  3. 제 2항에 있어서,
    상기 자이레이터는 저항성 소자와 용량성 소자를 통해 입력 신호를 수신하도록 접속되는 것을 특징으로 하는 주파수 변조 신호를 복조하기 위한 복조기 회로.
  4. 제 2항에 있어서,
    상기 입력 단자는 자이레이터의 입력에 접속되고, 상호컨덕턴스 소자, 저항성 소자 및 용량성 소자는 상기 입력 단자 및 제 2 입력 단자 사이에 서로 병렬로 접속되며, 상기 자이레이터 출력은 승산기, 및 자이레이터 출력과 제 2의 입력 단자 접지 사이에 접속된 용량성 소자에 접속되는 것을 특징으로 하는 주파수 변조 신호를 복조하기 위한 복조기 회로.
  5. 제 4항에 있어서,
    상기 제 2 입력 단자는 접지에 접속되는 것을 특징으로 하는 주파수 변조 신호를 복조하기 위한 복조기 회로.
  6. 제 3항 또는 제 4항에 있어서,
    상기 용량성 소자는 커패시터 장치에 의해 제공되는 것을 특징으로 하는 주파수 변조 신호를 복조하기 위한 복조기 회로.
  7. 제 3항 또는 제 4항에 있어서,
    상기 용량성 소자는 상기 자이레이터의 입력 커패시턴스에 의해 제공되는 것을 특징으로 하는 주파수 변조 신호를 복조하기 위한 복조기 회로.
  8. 제 2항 내지 5항 중 어느 한 항에 있어서,
    상기 승산기는 배타적 논리합 게이트 또는 NAND 게이트에 의해 제공되는 것을 특징으로 하는 주파수 변조 신호를 복조하기 위한 복조기 회로.
  9. 삭제
KR1020007010560A 1998-03-24 1999-03-19 복조기 회로 KR100671093B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9806206A GB2335810B (en) 1998-03-24 1998-03-24 Demodulator circuits
GB9806206.0 1998-03-24

Publications (2)

Publication Number Publication Date
KR20010034638A KR20010034638A (ko) 2001-04-25
KR100671093B1 true KR100671093B1 (ko) 2007-01-17

Family

ID=10829098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007010560A KR100671093B1 (ko) 1998-03-24 1999-03-19 복조기 회로

Country Status (14)

Country Link
US (1) US6335659B1 (ko)
EP (1) EP1064720B1 (ko)
JP (1) JP4260367B2 (ko)
KR (1) KR100671093B1 (ko)
CN (1) CN1294779A (ko)
AT (1) ATE212766T1 (ko)
AU (1) AU752635B2 (ko)
BR (1) BR9909046A (ko)
DE (1) DE69900844D1 (ko)
EE (1) EE200000556A (ko)
ES (1) ES2168008T3 (ko)
GB (1) GB2335810B (ko)
HK (1) HK1032159A1 (ko)
WO (1) WO1999049570A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19958096B4 (de) * 1999-12-02 2012-04-19 Telefonaktiebolaget Lm Ericsson (Publ) Verfahren zum Entwerfen einer Filterschaltung
US6404308B1 (en) * 1999-12-23 2002-06-11 Telefonaktiebolaget Lm Ericsson (Publ) Phase-compensated impedance converter
GB0200094D0 (en) * 2002-01-04 2002-02-20 Koninkl Philips Electronics Nv Balanced gyrator and devices including the balanced gyrator
CN104185175A (zh) * 2014-07-29 2014-12-03 捷开通讯科技(上海)有限公司 电子设备之间信息自动转发的系统与方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL169807C (nl) * 1973-07-23 1982-08-16 Philips Nv Inrichting met een gyrator-resonantiekring.
JPS5233460A (en) * 1975-09-10 1977-03-14 Sony Corp Fm demodulator
GB2139681B (en) 1983-03-31 1986-06-11 Hall And Company Limited G Roller blinds
US5372475A (en) * 1990-08-10 1994-12-13 Nippondenso Co., Ltd. Fuel pump
JP2707476B2 (ja) * 1991-12-27 1998-01-28 東光株式会社 Ｆｍ検波回路
US5371475A (en) * 1993-06-03 1994-12-06 Northern Telecom Limited Low noise oscillators and tracking filters
JPH07245546A (ja) * 1994-03-03 1995-09-19 Nippon Motorola Ltd アクティブローパスフィルタ
JP2825076B2 (ja) * 1995-12-08 1998-11-18 日本電気株式会社 ジャイレータ回路を用いた復調回路
JP3003600B2 (ja) * 1996-11-20 2000-01-31 日本電気株式会社 Ｆｍ復調回路

Also Published As

Publication number Publication date
GB2335810A (en) 1999-09-29
GB9806206D0 (en) 1998-05-20
EP1064720B1 (en) 2002-01-30
JP2002508614A (ja) 2002-03-19
ES2168008T3 (es) 2002-05-16
HK1032159A1 (en) 2001-07-06
CN1294779A (zh) 2001-05-09
GB2335810B (en) 2001-12-12
EP1064720A1 (en) 2001-01-03
DE69900844D1 (de) 2002-03-14
AU752635B2 (en) 2002-09-26
BR9909046A (pt) 2000-12-05
KR20010034638A (ko) 2001-04-25
WO1999049570A1 (en) 1999-09-30
ATE212766T1 (de) 2002-02-15
AU3146599A (en) 1999-10-18
US6335659B1 (en) 2002-01-01
JP4260367B2 (ja) 2009-04-30
EE200000556A (et) 2002-04-15

Similar Documents

Publication Publication Date Title
US6057723A (en) Phase shifter
US6539066B1 (en) Integrable radio receiver circuit for frequency-modulated digital signals
EP0364035B1 (en) Radio receiver circuit arrangement
EP0756780B1 (en) Improvements in or relating to communications receivers
US7555273B2 (en) Bandpass filter with carrier frequency reduction
KR100671093B1 (ko) 복조기 회로
US6346850B2 (en) Polyphase filter
US20020063606A1 (en) Receiver circuit
US5404587A (en) AFC circuit and IC of the same adapted for lower heterodyne conversion and upper heterodyne conversion
US4490680A (en) Integrable quadrature FM demodulator using fewer signal pins
JP2578769B2 (ja) Ｆｍ復調回路
EP2141806A1 (en) System for automatic tuning of an analogue filter
JP3868871B2 (ja) クワドラチャ検波器
JP2760171B2 (ja) 選択呼出受信機
JPH0810980Y2 (ja) Ｆｓｋ受信機
JP3191819B2 (ja) ラジオ受信機
JP3437655B2 (ja) 同調回路
JPH05129839A (ja) ダイレクトコンバージヨン受信方式を用いたラジオの発振回路
JP2001284967A (ja) クワドラチャ検波器
JPH0572774B2 (ko)
JPS59158606A (ja) Ｆｍ信号用無線受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 12

EXPY Expiration of term