JP3868871B2 - クワドラチャ検波器 - Google Patents

クワドラチャ検波器 Download PDF

Info

Publication number
JP3868871B2
JP3868871B2 JP2002256773A JP2002256773A JP3868871B2 JP 3868871 B2 JP3868871 B2 JP 3868871B2 JP 2002256773 A JP2002256773 A JP 2002256773A JP 2002256773 A JP2002256773 A JP 2002256773A JP 3868871 B2 JP3868871 B2 JP 3868871B2
Authority
JP
Japan
Prior art keywords
phase
output signal
differential
signal
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002256773A
Other languages
English (en)
Other versions
JP2004096552A (ja
Inventor
守 宇賀神
恒夫 束原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2002256773A priority Critical patent/JP3868871B2/ja
Publication of JP2004096552A publication Critical patent/JP2004096552A/ja
Application granted granted Critical
Publication of JP3868871B2 publication Critical patent/JP3868871B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、無線通信においてFM検波を行うクワドラチャ検波器に関するものである。
【0002】
【従来の技術】
現在一般的に使用されている従来のクワドラチャ検波器の構成を図11に示す。本構成では受信された入力信号は2分岐され、一方の信号は外付けLC共振回路31により位相シフト(移相)を受けてミキサ回路32に入力し、他方の信号はそのままミキサ回路32に入力する。このミキサ回路32では、周波数が等しく位相の異なる2つの信号間で乗算処理が行われる。外付けLC共振回路31の共振周波数は入力信号の中心周波数に設定されている。このため周波数変調された信号が外付けLC共振回路31に入力されると、入力信号周波数に応じて移相量が変動する。この移相量がミキサ回路32の低周波出力となるため、ミキサ回路32の出力をローパスフィルタ33に通すことで検波出力が得られる(例えば非特許文献1参照)。
【0003】
図12に一般的に用いられる別の従来のクワドラチャ検波器の構成を示す。この図12のクワドラチャ検波器では、図11で説明した外付けLC共振回路31の代わりに、gm−Cフィルタによる移相回路34を使用している。
【0004】
これら図11,図12のクワドラチャ検波器では、外付けLC共振回路31やgm−Cフィルタ等による移相回路34の位相シフト量が、固定のキャリア周波数信号に対して90度の奇数倍になるように固定されている。
【0005】
【非特許文献1】
"A Single-Chip 2.4-GHz RF Transceiver LSI with a Wide-Input-Range Frequency Discriminator"IEICE Transactions on Electronics VOL.E85-C,No.7,pp.1419-1427,2002年7月1日発行、(社)電子情報通信学会。
【0006】
【発明が解決しようとする課題】
ところで通常の無線通信規格では、FM変調された信号のキャリア周波数誤差およびキャリア周波数ドリフトが許されている。したがって前記した図11,図12のクワドラチャ検波器を用いてFM復調を行うと、検波後の出力DCレベルが所定の値からずれ、かつDCレベルが時間とともにシフトする。
【0007】
図13にキャリア周波数誤差およびキャリア周波数ドリフトが存在するFM信号を、通常のFM検波器で復調した場合の復調信号波形を模式的に示す。本図はクワドラチャ検波器を差動型とした場合のものであり、出力信号は最適DCレベルV1に対して対称な形になっている。また出力DCレベルが時間の経過とともに最適値からずれて、最終的に受信感度の劣化を招くことがわかる。
【0008】
このように、DCレベルずれおよびDCレベルのシフトを許容するために、通常の復調器構成では動作電圧マージンが必要になり、1V程度の低電圧動作が困難になるという問題があった。
【0009】
本発明は以上のような点に鑑みてなされたものであり、その目的は、キャリアの周波数誤差および周波数ドリフトに対応し、かつ1V以下の低電圧動作可能で、携帯無線機の低電力・低コスト化に寄与するクワドラチャ検波器を提供することである。
【0010】
【課題を解決するための手段】
請求項1にかかる発明は、差動入力信号を移相量制御信号に応じて位相シフトする可変移相器と、前記差動入力信号と前記可変移相器の差動出力信号との乗算を行う差動型ミキサ回路と、該差動型ミキサ回路から出力する差動出力信号から高周波成分を除去して差動検波出力信号を出力する第1のローパスフィルタと、該第1のローパスフィルタから出力する差動検波出力信号を入力し該差動検波出力信号の最適な出力DCレベルより高い調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、前記差動検波出力信号が前記調整用閾値を越えないようにしたことを特徴とするクワドラチャ検波器とした。
請求項2にかかる発明は、請求項1に記載のクワドラチャ検波器において、前記移相器調整回路は、前記差動検波出力信号の非反転信号と前記調整用閾値を比較し前者が後者より高い電位のとき出力電位を低くする第1のオペアンプと、前記差動検波出力信号の反転信号と前記調整用閾値を比較し前者が後者より高いとき出力電位を高くする第2のオペアンプと、前記第1のオペアンプの出力電圧をゲートに入力するPMOSトランジスタと、前記第2のオペアンプの出力電圧をゲートに入力するNMOSトランジスタと、前記PMOSトランジスタおよびNMOSトランジスタの共通接続したドレイン端子に接続される第2のローパスフィルタとからなることを特徴とするクワドラチャ検波器とした。
請求項3にかかる発明は、差動入力信号を移相量制御信号に応じて位相シフトする可変移相器と、前記差動入力信号と前記可変移相器の差動出力信号との乗算を行う差動型ミキサ回路と、該差動型ミキサ回路から出力する差動出力信号から高周波成分を除去して差動検波出力信号を出力する第1のローパスフィルタと、該第1のローパスフィルタから出力する差動検波出力信号を入力し、該差動検波出力信号の最適な出力DCレベルより低い調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、前記差動検波出力信号が前記調整用閾値を下回らないようにしたことを特徴とするクワドラチャ検波器とした。
請求項4にかかる発明は、請求項3に記載のクワドラチャ検波器において、前記移相器調整回路は、前記差動検波出力信号の反転信号と前記調整用閾値を比較し前者が後者より低い電位のとき出力電位を低くする第1のオペアンプと、前記差動検波出力信号の非反転信号と前記調整用閾値を比較し前者が後者より低いとき出力電位を高くする第2のオペアンプと、前記第1のオペアンプの出力電圧をゲートに入力するPMOSトランジスタと、前記第2のオペアンプの出力電圧をゲートに入力するNMOSトランジスタと、前記PMOSトランジスタおよびNMOSトランジスタの共通接続したドレイン端子に接続される第2のローパスフィルタとからなることを特徴とするクワドラチャ検波器とした。
請求項5にかかる発明は、単相入力信号を移相量制御信号に応じて位相シフトする可変移相器と、前記単相入力信号と前記可変移相器の単相出力信号との乗算を行う単相型ミキサ回路と、該単相型ミキサ回路から出力する単相出力信号から高周波成分を除去して単相検波出力信号を出力する第1のローパスフィルタと、該第1のローパスフィルタから出力する単相検波出力信号を入力し、該単相検波出力信号の最適な出力DCレベルより高い第1の調整用閾値および低い第2の調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、前記単相検波出力信号が前記第1の調整用閾値を越えず且つ前記第2の調整用閾値を下回らないようにしたことを特徴とするクワドラチャ検波器とした。
請求項6にかかる発明は、請求項5に記載のクワドラチャ検波器において、前記移相器調整回路は、前記単相検波出力信号と前記第1の調整用閾値を比較し前者が後者より高い電位のとき出力電位を低くする第1のオペアンプと、前記単相検波出力信号と前記第2の調整用閾値を比較し前者が後者より低いとき出力電位を高くする第2のオペアンプと、前記第1のオペアンプの出力電圧をゲートに入力するPMOSトランジスタと、前記第2のオペアンプの出力電圧をゲートに入力するNMOSトランジスタと、前記PMOSトランジスタおよびNMOSトランジスタの共通接続したドレイン端子に接続される第2のロー パスフィルタとからなることを特徴とするクワドラチャ検波器とした。
請求項7にかかる発明は、請求項5に記載のクワドラチャ検波器において、前記移相器調整回路は、前記単相検波出力信号と前記第2の調整用閾値を比較し前者が後者より低い電位のとき出力電位を低くする第1のオペアンプと、前記単相検波出力信号と前記第1の調整用閾値を比較し前者が後者より高いとき出力電位を高くする第2のオペアンプと、前記第1のオペアンプの出力電圧をゲートに入力するPMOSトランジスタと、前記第2のオペアンプの出力電圧をゲートに入力するNMOSトランジスタと、前記PMOSトランジスタおよびNMOSトランジスタの共通接続したドレイン端子に接続される第2のローパスフィルタとからなることを特徴とするクワドラチャ検波器とした。
【0016】
【発明の実施の形態】
[第1の実施の形態]
図1に第1の実施形態のクワドラチャ検波器の構成を示す。11は制御信号で移相量が制御可能な可変移相器、12は差動型ミキサ回路、13はローパスフィルタ、14は移相器調整回路である。移相器調整回路14はローパスフィルタ13から出力する検波出力信号を取り込み、調整用閾値Vth1との関係に応じて調整用信号Voを出力する。実線は差動信号を、破線は単相信号を示している。
【0017】
本実施の形態における可変移相器11は、図12で説明したクワドラチャ検波器で用いたgm−Cフィルタによる移相回路34、又は図2で示すようなRC可変移相器であり、外部からの制御電圧によって移相量を可変できるものである。図2のRC可変移相器は、可変抵抗R1,R2およびキャパシタC1,C2からなるRC時定数回路と、差動アンプ111から構成されており、キャパシタC1,C2は同一容量値であり、抵抗R1,R2は同一抵抗値の条件を保持して外部からの制御電圧によってその抵抗値が変化する。
【0018】
図3に第1の実施形態のクワドラチャ検波器の検波出力信号波形を模式的に示す。本実施形態では、まず所定の周波数に対して移相量が90度の奇数倍になるように可変移相器11の移相量を調整する。その後、図3に示したようにクワドラチャ検波器の検波出力信号が調整用閾値Vth1を越えないように可変移相器11の移相量を調整することで、キャリア周波数誤差およびキャリア周波数ドリフトの問題に対処する。また調整用閾値Vth1を最適DCレベルV1よりも検波出力信号の振幅分(正ピーク値と負ピーク値の半分)だけ大きい値に設定することで、ランダムな信号を復調する場合にも出力のDCレベルを最適な値に保持できる。以上により検波器の出力範囲のマージンを小さくすることができ、低電圧動作が可能となる。
【0019】
図4に第1の実施形態のクワドラチャ検波器に用いる移相器調整回路14の構成例を示す。141,142はオペアンプ、143はPMOSトランジスタ、144はNMOSトランジスタ、145はローパスフィルタである。トランジスタ143,144はチャージポンプを構成する。
【0020】
クワドラチャ検波器の差動検波出力の一方の信号Vp(非反転信号)が調整用閾値Vth1を越えた場合、チャージポンプのトランジスタ143のみがオンになり、出力電圧Voが増加する。またクワドラチャ検波器の差動検波出力の他方の信号Vn(反転信号)が調整用閾値Vth1を越えた場合、チャージポンプのトランジスタ144のみがオンになり出力電圧Voが低下する。以上により、クワドラチャ検波器の差動検波出力信号Vp,Vnが両方とも調整用閾値Vth1を越えないようにフィードバック動作する。
【0021】
[第2の実施の形態]
図5に第2の実施形態のクワドラチャ検波器の検波出力信号波形を模式的に示す。第1の実施形態と異なる点は、クワドラチャ検波器の検波出力信号が調整用閾値Vth2より小さくならないように可変移相器11の移相量を調整している点である。また調整用閾値Vth2を最適DCレベルV1よりも検波出力信号の振幅分(正ピーク値と負ピーク値の半分)だけ小さい値に設定することで、出力の信号周期によらずに出力のDCレベルを最適な値に保持している。以上によりクワドラチャ検波器の出力範囲のマージンを小さくすることができ、低電圧動作が可能となる。
【0022】
図6に第2の実施形態のクワドラチャ検波器に用いる移相器調整回路14Aの構成例を示す。図4で説明した移相器調整回路14と異なるところは、差動検波出力信号Vn(反転信号)が非反転入力端子に入力し調整用閾値Vth2が反転入力端子に入力するオペアンプ146と、差動検波出力信号Vp(非反転信号)が反転入力端子に入力し調整用閾値Vth2が非反転入力端子に入力するオペアンプ147を、オペアンプ141,142から変更した点であり、他は同じである。
【0023】
クワドラチャ検波器の差動検波出力の一方の信号Vpが調整用閾値Vth2よりも小さくなった場合、チャージポンプのトランジスタ144のみがオンになり調整回路出力電圧Voが低下する。またクワドラチャ検波器の差動検波出力の他方の信号Vnが調整用閾値Vth2よりも小さくなった場合、チャージポンプのトランジスタ143のみがオンになり調整回路出力電圧Voが増加する。以上により、クワドラチャ検波器の差動検波出力信号Vp,Vnが両方とも調整用閾値Vth2よりも小さくならないようにフィードバック動作する。
【0024】
[第3の実施形態]
図7は第3の実施形態のクワドラチャ検波器を示す図である。21は可変移相器、22は単相型ミキサ回路、23はローパスフィルタ、24は移相器調整回路である。移相器調整回路24はローパスフィルタ23から出力する検波出力信号を取り込み、調整用閾値Vth1,Vth2(Vth1>Vth2)との関係に応じて調整用信号Voを出力する。破線は単相信号を示している。本実施形態は単相型であり、このためクワドラチャ検波器の出力信号が2つの調整用閾値Vth1、Vth2の間に入るように可変移相器21の移相量を調整している。
【0025】
図8に第3の実施形態のクワドラチャ検波器の検波出力信号波形を模式的に示す。調整用閾値Vth1を最適DCレベルV1よりも出力信号の振幅分(正ピーク値と負ピーク値の半分)だけ大きい値に、調整用閾値Vth2を最適DCレベルV1よりも出力信号の振幅分だけ小さい値に設定することで、出力の信号周期によらずに出力のDCレベルを最適な値に保持している。以上によりクワドラチャ検波器の出力範囲のマージンを小さくすることができ、低電圧動作が可能となる。
【0026】
図9に第3の実施形態のクワドラチャ検波器に用いる移相器調整回路24の構成例を示す。241,242はオペアンプ、243はPMOSトランジスタ、244はNMOSトランジスタ、245はローパスフィルタである。トランジスタ243,244はチャージポンプを構成する。
【0027】
クワドラチャ検波器の検波出力信号Viが調整用閾値Vth1を越えた場合、チャージポンプのトランジスタ243のみがオンになり調整回路出力電圧Voが増加する。またクワドラチャ検波器の検波出力信号Viが調整用閾値Vth2よりも小さくなった場合、チャージポンプのトランジスタ244のみがオンになり調整回路出力電圧Voが低下する。以上によって、クワドラチャ検波器の検波出力信号が調整用閾値Vth1、Vth2の範囲から外れないようにフィードバック動作する。
【0028】
図10に第3の実施形態のクワドラチャ検波器に用いる別の移相器調整回路24Aの例を示す。図9で説明した移相器調整回路24と異なるところは、検波出力信号Viが非反転入力端子に入力し調整用閾値Vth2が反転入力端子に入力するオペアンプ246と、検波出力信号Viが非反転入力端子に入力し調整用閾値Vth1が反転入力端子に入力するオペアンプ247を、オペアンプ241,242から変更した点であり、他は同じである。
【0029】
クワドラチャ検波器の検波出力信号Viが調整用閾値Vth2よりも小さくなった場合、チャージポンプのトランジスタ243のみがオンになり調整回路出力電圧Voが増加する。またクワドラチャ検波器の検波出力信号Viが調整用閾値Vth1を越えた場合、チャージポンプのトランジスタ244のみがオンになり調整回路出力電圧Voが低下する。以上により、クワドラチャ検波器の検波出力信号Viが調整用閾値Vth1、Vth2の範囲から外れないようにフィードバック動作する。
【0030】
この図10の移相器調整回路24Aは図9の移相器調整回路24とは出力電圧Voの極性が反転している。どちらの移相器調整回路を用いるかは、可変移相器の移相量に依存する。
【0031】
【発明の効果】
以上のように本発明のクワドラチャ検波器は、移相器調整回路を用いることでクワドラチャ検波器の検波出力信号が調整用閾値を越えたり、あるいは下回ったりすることがないようにフィードバック動作するので、キャリアの周波数誤差および周波数ドリフトに対応し、かつ1V以下の低電圧動作可能なクワドラチャ検波器が実現できる利点がある。
【図面の簡単な説明】
【図1】 第1の実施形態のクワドラチャ検波器のブロック図である。
【図2】 第1の実施形態のクワドラチャ検波器に用いる可変移相器の回路図である。
【図3】 第1の実施形態のクワドラチャ検波器による検波出力信号波形の模式図である。
【図4】 第1の実施形態のクワドラチャ検波器に用いる移相器調整回路の回路図である。
【図5】 第2の実施形態のクワドラチャ検波器による検波出力信号波形の模式図である。
【図6】 第2の実施形態のクワドラチャ検波器に用いる移相器調整回路の回路図である。
【図7】 第3の実施形態のクワドラチャ検波器のブロック図である。
【図8】 第3の実施形態のクワドラチャ検波器による検波出力信号波形の模式図である。
【図9】 第3の実施形態のクワドラチャ検波器に用いる移相器調整回路の回路図である。
【図10】 第3の実施形態のクワドラチャ検波器に用いる別の例の移相器調整回路の回路図である。
【図11】 一般的に使用されている従来のクワドラチャ検波器のブロック図である。
【図12】一般的に使用されている別の従来のクワドラチャ検波器のブロック図である。
【図13】 キャリア周波数誤差およびキャリア周波数ドリフトが存在するFM信号の検波出力信号波形の模式図である。
【符号の説明】
11:可変移相器、12:差動型ミキサ回路、13:ローパスフィルタ、14,14A:移相器調整回路
111:差動アンプ
141,142:オペアンプ、143,144:トランジスタ、145:ローパスフィルタ、146,147:オペアンプ
21:可変移相器、22:単相型ミキサ回路、23:ローパスフィルタ、24,24A:移相器調整回路
241,242:オペアンプ、243,244:トランジスタ、245:ローパスフィルタ、246,247:オペアンプ
31:外付けLC共振回路、32:ミキサ回路、33:ローパスフィルタ、34:gm−Cフィルタによる移相回路

Claims (7)

  1. 差動入力信号を移相量制御信号に応じて位相シフトする可変移相器と、
    前記差動入力信号と前記可変移相器の差動出力信号との乗算を行う差動型ミキサ回路と、
    該差動型ミキサ回路から出力する差動出力信号から高周波成分を除去して差動検波出力信号を出力する第1のローパスフィルタと、
    第1のローパスフィルタから出力する差動検波出力信号を入力し該差動検波出力信号の最適な出力DCレベルより高い調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、
    前記差動検波出力信号が前記調整用閾値を越えないようにしたことを特徴とするクワドラチャ検波器。
  2. 請求項1に記載のクワドラチャ検波器において、前記移相器調整回路は、
    前記差動検波出力信号の非反転信号と前記調整用閾値を比較し前者が後者より高い電位のとき出力電位を低くする第1のオペアンプと、前記差動検波出力信号の反転信号と前記調整用閾値を比較し前者が後者より高いとき出力電位を高くする第2のオペアンプと、前記第1のオペアンプの出力電圧をゲートに入力するPMOSトランジスタと、前記第2のオペアンプの出力電圧をゲートに入力するNMOSトランジスタと、前記PMOSトランジスタおよびNMOSトランジスタの共通接続したドレイン端子に接続される第2のローパスフィルタとからなることを特徴とするクワドラチャ検波器。
  3. 差動入力信号を移相量制御信号に応じて位相シフトする可変移相器と、
    前記差動入力信号と前記可変移相器の差動出力信号との乗算を行う差動型ミキサ回路と、
    該差動型ミキサ回路から出力する差動出力信号から高周波成分を除去して差動検波出力信号を出力する第1のローパスフィルタと、
    第1のローパスフィルタから出力する差動検波出力信号を入力し該差動検波出力信号の最適な出力DCレベルより低い調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、
    前記差動検波出力信号が前記調整用閾値を下回らないようにしたことを特徴とするクワドラチャ検波器。
  4. 請求項3に記載のクワドラチャ検波器において、前記移相器調整回路は、
    前記差動検波出力信号の反転信号と前記調整用閾値を比較し前者が後者より低い電位のとき出力電位を低くする第1のオペアンプと、前記差動検波出力信号の非反転信号と前記調整用閾値を比較し前者が後者より低いとき出力電位を高くする第2のオペアンプと、前記第1のオペアンプの出力電圧をゲートに入力するPMOSトランジスタと、前記第2のオペアンプの出力電圧をゲートに入力するNMOSトランジスタと、前記PMOSトランジスタおよびNMOSトランジスタの共通接続したドレイン端子に接続される第2のローパスフィルタとからなることを特徴とするクワドラチャ検波器。
  5. 単相入力信号を移相量制御信号に応じて位相シフトする可変移相器と、
    前記単相入力信号と前記可変移相器の単相出力信号との乗算を行う単相型ミキサ回路と、
    該単相型ミキサ回路から出力する単相出力信号から高周波成分を除去して単相検波出力信号を出力する第1のローパスフィルタと、
    第1のローパスフィルタから出力する単相検波出力信号を入力し該単相検波出力信号の最適な出力DCレベルより高い第1の調整用閾値および低い第2の調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、
    前記単相検波出力信号が前記第1の調整用閾値を越えず且つ前記第2の調整用閾値を下回らないようにしたことを特徴とするクワドラチャ検波器。
  6. 請求項5に記載のクワドラチャ検波器において、前記移相器調整回路は、
    前記単相検波出力信号と前記第1の調整用閾値を比較し前者が後者より高い電位のとき出力電位を低くする第1のオペアンプと、前記単相検波出力信号と前記第2の調整用閾値を比較し前者が後者より低いとき出力電位を高くする第2のオペアンプと、前記第1のオペアンプの出力電圧をゲートに入力するPMOSトランジスタと、前記第2のオペアンプの出力電圧をゲートに入力するNMOSトランジスタと、前記PMOSトランジスタおよびNMOSトランジスタの共通接続したドレイン端子に接続される第2のローパスフィルタとからなることを特徴とするクワドラチャ検波器。
  7. 請求項5に記載のクワドラチャ検波器において、前記移相器調整回路は、
    前記単相検波出力信号と前記第2の調整用閾値を比較し前者が後者より低い電位のとき出力電位を低くする第1のオペアンプと、前記単相検波出力信号と前記第1の調整用閾値を比較し前者が後者より高いとき出力電位を高くする第2のオペアンプと、前記第1のオペアンプの出力電圧をゲートに入力するPMOSトランジスタと、前記第2のオペアンプの出力電圧をゲートに入力するNMOSトランジスタと、前記PMOSトランジスタおよびNMOSトランジスタの共通接続したドレイン端子に接続される第2のローパスフィルタとからなることを特徴とするクワドラチャ検波器。
JP2002256773A 2002-09-02 2002-09-02 クワドラチャ検波器 Expired - Lifetime JP3868871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002256773A JP3868871B2 (ja) 2002-09-02 2002-09-02 クワドラチャ検波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002256773A JP3868871B2 (ja) 2002-09-02 2002-09-02 クワドラチャ検波器

Publications (2)

Publication Number Publication Date
JP2004096552A JP2004096552A (ja) 2004-03-25
JP3868871B2 true JP3868871B2 (ja) 2007-01-17

Family

ID=32061901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002256773A Expired - Lifetime JP3868871B2 (ja) 2002-09-02 2002-09-02 クワドラチャ検波器

Country Status (1)

Country Link
JP (1) JP3868871B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109991455A (zh) * 2019-01-30 2019-07-09 国网浙江省电力有限公司衢州供电公司 一种智能电表电池欠电压后电池补偿系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117338276A (zh) * 2020-05-20 2024-01-05 芯海科技(深圳)股份有限公司 检波方法、检波器以及终端设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109991455A (zh) * 2019-01-30 2019-07-09 国网浙江省电力有限公司衢州供电公司 一种智能电表电池欠电压后电池补偿系统
CN109991455B (zh) * 2019-01-30 2021-01-26 国网浙江省电力有限公司衢州供电公司 一种智能电表电池欠电压后电池补偿系统

Also Published As

Publication number Publication date
JP2004096552A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
US6404277B1 (en) Gm-C tuning circuit with filter configuration
US8463225B2 (en) Semiconductor integrated circuit and operation method of the same
JPH10313344A (ja) 直接変換受信機
US8754678B1 (en) Apparatus and methods for invertible sine-shaping for phase interpolation
US9013234B2 (en) Transconductance adjustment circuit, circuit device, and electronic apparatus
US8121577B1 (en) Controllable input impedance radio frequency mixer
JP3868871B2 (ja) クワドラチャ検波器
US6989710B2 (en) Binary frequency-shift keying demodulator and frequency-to-voltage converter
US6703894B1 (en) Baseband filter for receivers
US6982584B2 (en) Phase quadrature and slaved working frequency signal generator
US20180062772A1 (en) Wake Up Receiver Using Multiphase Peak Detector And Demodulator
US9166848B2 (en) Frequency-shift keying receiver
JP5834577B2 (ja) 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置
AU752635B2 (en) Demodulator circuits
JPH0758551A (ja) 周波数復調回路
US9991917B2 (en) Demodulator, receiver and method of data communications
JP3824250B2 (ja) クワドラチャ検波器
JP4578391B2 (ja) 信号強度検出回路
JP3840024B2 (ja) 増幅回路およびそれを用いた受信装置
US8175208B2 (en) Method of reducing d.c. offset
JP3923826B2 (ja) 無線受信回路
JP4075127B2 (ja) 位相シフト回路
JP3191819B2 (ja) ラジオ受信機
JP3490651B2 (ja) 移相器及びそれを用いた復調器
JPH03139942A (ja) 周波数変調波受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061011

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3868871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term