JP3868871B2 - クワドラチャ検波器 - Google Patents
クワドラチャ検波器 Download PDFInfo
- Publication number
- JP3868871B2 JP3868871B2 JP2002256773A JP2002256773A JP3868871B2 JP 3868871 B2 JP3868871 B2 JP 3868871B2 JP 2002256773 A JP2002256773 A JP 2002256773A JP 2002256773 A JP2002256773 A JP 2002256773A JP 3868871 B2 JP3868871 B2 JP 3868871B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output signal
- differential
- signal
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、無線通信においてＦＭ検波を行うクワドラチャ検波器に関するものである。
【０００２】
【従来の技術】
現在一般的に使用されている従来のクワドラチャ検波器の構成を図１１に示す。本構成では受信された入力信号は２分岐され、一方の信号は外付けＬＣ共振回路３１により位相シフト（移相）を受けてミキサ回路３２に入力し、他方の信号はそのままミキサ回路３２に入力する。このミキサ回路３２では、周波数が等しく位相の異なる２つの信号間で乗算処理が行われる。外付けＬＣ共振回路３１の共振周波数は入力信号の中心周波数に設定されている。このため周波数変調された信号が外付けＬＣ共振回路３１に入力されると、入力信号周波数に応じて移相量が変動する。この移相量がミキサ回路３２の低周波出力となるため、ミキサ回路３２の出力をローパスフィルタ３３に通すことで検波出力が得られる（例えば非特許文献１参照）。
【０００３】
図１２に一般的に用いられる別の従来のクワドラチャ検波器の構成を示す。この図１２のクワドラチャ検波器では、図１１で説明した外付けＬＣ共振回路３１の代わりに、ｇｍ−Ｃフィルタによる移相回路３４を使用している。
【０００４】
これら図１１，図１２のクワドラチャ検波器では、外付けＬＣ共振回路３１やｇｍ−Ｃフィルタ等による移相回路３４の位相シフト量が、固定のキャリア周波数信号に対して９０度の奇数倍になるように固定されている。
【０００５】
【非特許文献１】
"A Single-Chip 2.4-GHz RF Transceiver LSI with a Wide-Input-Range Frequency Discriminator"IEICE Transactions on Electronics VOL.E85-C,No.7,pp.1419-1427,2002年7月1日発行、（社）電子情報通信学会。
【０００６】
【発明が解決しようとする課題】
ところで通常の無線通信規格では、ＦＭ変調された信号のキャリア周波数誤差およびキャリア周波数ドリフトが許されている。したがって前記した図１１，図１２のクワドラチャ検波器を用いてＦＭ復調を行うと、検波後の出力ＤＣレベルが所定の値からずれ、かつＤＣレベルが時間とともにシフトする。
【０００７】
図１３にキャリア周波数誤差およびキャリア周波数ドリフトが存在するＦＭ信号を、通常のＦＭ検波器で復調した場合の復調信号波形を模式的に示す。本図はクワドラチャ検波器を差動型とした場合のものであり、出力信号は最適ＤＣレベルＶ１に対して対称な形になっている。また出力ＤＣレベルが時間の経過とともに最適値からずれて、最終的に受信感度の劣化を招くことがわかる。
【０００８】
このように、ＤＣレベルずれおよびＤＣレベルのシフトを許容するために、通常の復調器構成では動作電圧マージンが必要になり、１Ｖ程度の低電圧動作が困難になるという問題があった。
【０００９】
本発明は以上のような点に鑑みてなされたものであり、その目的は、キャリアの周波数誤差および周波数ドリフトに対応し、かつ１Ｖ以下の低電圧動作可能で、携帯無線機の低電力・低コスト化に寄与するクワドラチャ検波器を提供することである。
【００１０】
【課題を解決するための手段】
請求項１にかかる発明は、差動入力信号を移相量制御信号に応じて位相シフトする可変移相器と、前記差動入力信号と前記可変移相器の差動出力信号との乗算を行う差動型ミキサ回路と、該差動型ミキサ回路から出力する差動出力信号から高周波成分を除去して差動検波出力信号を出力する第１のローパスフィルタと、該第１のローパスフィルタから出力する差動検波出力信号を入力し、該差動検波出力信号の最適な出力ＤＣレベルより高い調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、前記差動検波出力信号が前記調整用閾値を越えないようにしたことを特徴とするクワドラチャ検波器とした。
請求項２にかかる発明は、請求項１に記載のクワドラチャ検波器において、前記移相器調整回路は、前記差動検波出力信号の非反転信号と前記調整用閾値を比較し前者が後者より高い電位のとき出力電位を低くする第１のオペアンプと、前記差動検波出力信号の反転信号と前記調整用閾値を比較し前者が後者より高いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のローパスフィルタとからなることを特徴とするクワドラチャ検波器とした。
請求項３にかかる発明は、差動入力信号を移相量制御信号に応じて位相シフトする可変移相器と、前記差動入力信号と前記可変移相器の差動出力信号との乗算を行う差動型ミキサ回路と、該差動型ミキサ回路から出力する差動出力信号から高周波成分を除去して差動検波出力信号を出力する第１のローパスフィルタと、該第１のローパスフィルタから出力する差動検波出力信号を入力し、該差動検波出力信号の最適な出力ＤＣレベルより低い調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、前記差動検波出力信号が前記調整用閾値を下回らないようにしたことを特徴とするクワドラチャ検波器とした。
請求項４にかかる発明は、請求項３に記載のクワドラチャ検波器において、前記移相器調整回路は、前記差動検波出力信号の反転信号と前記調整用閾値を比較し前者が後者より低い電位のとき出力電位を低くする第１のオペアンプと、前記差動検波出力信号の非反転信号と前記調整用閾値を比較し前者が後者より低いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のローパスフィルタとからなることを特徴とするクワドラチャ検波器とした。
請求項５にかかる発明は、単相入力信号を移相量制御信号に応じて位相シフトする可変移相器と、前記単相入力信号と前記可変移相器の単相出力信号との乗算を行う単相型ミキサ回路と、該単相型ミキサ回路から出力する単相出力信号から高周波成分を除去して単相検波出力信号を出力する第１のローパスフィルタと、該第１のローパスフィルタから出力する単相検波出力信号を入力し、該単相検波出力信号の最適な出力ＤＣレベルより高い第１の調整用閾値および低い第２の調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、前記単相検波出力信号が前記第１の調整用閾値を越えず且つ前記第２の調整用閾値を下回らないようにしたことを特徴とするクワドラチャ検波器とした。
請求項６にかかる発明は、請求項５に記載のクワドラチャ検波器において、前記移相器調整回路は、前記単相検波出力信号と前記第１の調整用閾値を比較し前者が後者より高い電位のとき出力電位を低くする第１のオペアンプと、前記単相検波出力信号と前記第２の調整用閾値を比較し前者が後者より低いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のロー パスフィルタとからなることを特徴とするクワドラチャ検波器とした。
請求項７にかかる発明は、請求項５に記載のクワドラチャ検波器において、前記移相器調整回路は、前記単相検波出力信号と前記第２の調整用閾値を比較し前者が後者より低い電位のとき出力電位を低くする第１のオペアンプと、前記単相検波出力信号と前記第１の調整用閾値を比較し前者が後者より高いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のローパスフィルタとからなることを特徴とするクワドラチャ検波器とした。
【００１６】
【発明の実施の形態】
［第１の実施の形態］
図１に第１の実施形態のクワドラチャ検波器の構成を示す。１１は制御信号で移相量が制御可能な可変移相器、１２は差動型ミキサ回路、１３はローパスフィルタ、１４は移相器調整回路である。移相器調整回路１４はローパスフィルタ１３から出力する検波出力信号を取り込み、調整用閾値Ｖth1との関係に応じて調整用信号Ｖｏを出力する。実線は差動信号を、破線は単相信号を示している。
【００１７】
本実施の形態における可変移相器１１は、図１２で説明したクワドラチャ検波器で用いたｇｍ−Ｃフィルタによる移相回路３４、又は図２で示すようなＲＣ可変移相器であり、外部からの制御電圧によって移相量を可変できるものである。図２のＲＣ可変移相器は、可変抵抗Ｒ１，Ｒ２およびキャパシタＣ１，Ｃ２からなるＲＣ時定数回路と、差動アンプ１１１から構成されており、キャパシタＣ１，Ｃ２は同一容量値であり、抵抗Ｒ１，Ｒ２は同一抵抗値の条件を保持して外部からの制御電圧によってその抵抗値が変化する。
【００１８】
図３に第１の実施形態のクワドラチャ検波器の検波出力信号波形を模式的に示す。本実施形態では、まず所定の周波数に対して移相量が９０度の奇数倍になるように可変移相器１１の移相量を調整する。その後、図３に示したようにクワドラチャ検波器の検波出力信号が調整用閾値Ｖth1を越えないように可変移相器１１の移相量を調整することで、キャリア周波数誤差およびキャリア周波数ドリフトの問題に対処する。また調整用閾値Ｖth1を最適ＤＣレベルＶ１よりも検波出力信号の振幅分（正ピーク値と負ピーク値の半分）だけ大きい値に設定することで、ランダムな信号を復調する場合にも出力のＤＣレベルを最適な値に保持できる。以上により検波器の出力範囲のマージンを小さくすることができ、低電圧動作が可能となる。
【００１９】
図４に第１の実施形態のクワドラチャ検波器に用いる移相器調整回路１４の構成例を示す。１４１，１４２はオペアンプ、１４３はＰＭＯＳトランジスタ、１４４はＮＭＯＳトランジスタ、１４５はローパスフィルタである。トランジスタ１４３，１４４はチャージポンプを構成する。
【００２０】
クワドラチャ検波器の差動検波出力の一方の信号Ｖｐ（非反転信号）が調整用閾値Ｖth1を越えた場合、チャージポンプのトランジスタ１４３のみがオンになり、出力電圧Ｖｏが増加する。またクワドラチャ検波器の差動検波出力の他方の信号Ｖｎ（反転信号）が調整用閾値Ｖth1を越えた場合、チャージポンプのトランジスタ１４４のみがオンになり出力電圧Ｖｏが低下する。以上により、クワドラチャ検波器の差動検波出力信号Ｖｐ，Ｖｎが両方とも調整用閾値Ｖth1を越えないようにフィードバック動作する。
【００２１】
［第２の実施の形態］
図５に第２の実施形態のクワドラチャ検波器の検波出力信号波形を模式的に示す。第１の実施形態と異なる点は、クワドラチャ検波器の検波出力信号が調整用閾値Ｖth2より小さくならないように可変移相器１１の移相量を調整している点である。また調整用閾値Ｖth2を最適ＤＣレベルＶ１よりも検波出力信号の振幅分（正ピーク値と負ピーク値の半分）だけ小さい値に設定することで、出力の信号周期によらずに出力のＤＣレベルを最適な値に保持している。以上によりクワドラチャ検波器の出力範囲のマージンを小さくすることができ、低電圧動作が可能となる。
【００２２】
図６に第２の実施形態のクワドラチャ検波器に用いる移相器調整回路１４Ａの構成例を示す。図４で説明した移相器調整回路１４と異なるところは、差動検波出力信号Ｖｎ（反転信号）が非反転入力端子に入力し調整用閾値Ｖth2が反転入力端子に入力するオペアンプ１４６と、差動検波出力信号Ｖｐ（非反転信号）が反転入力端子に入力し調整用閾値Ｖth2が非反転入力端子に入力するオペアンプ１４７を、オペアンプ１４１，１４２から変更した点であり、他は同じである。
【００２３】
クワドラチャ検波器の差動検波出力の一方の信号Ｖｐが調整用閾値Ｖth2よりも小さくなった場合、チャージポンプのトランジスタ１４４のみがオンになり調整回路出力電圧Ｖｏが低下する。またクワドラチャ検波器の差動検波出力の他方の信号Ｖｎが調整用閾値Ｖth2よりも小さくなった場合、チャージポンプのトランジスタ１４３のみがオンになり調整回路出力電圧Ｖｏが増加する。以上により、クワドラチャ検波器の差動検波出力信号Ｖｐ，Ｖｎが両方とも調整用閾値Ｖth2よりも小さくならないようにフィードバック動作する。
【００２４】
［第３の実施形態］
図７は第３の実施形態のクワドラチャ検波器を示す図である。２１は可変移相器、２２は単相型ミキサ回路、２３はローパスフィルタ、２４は移相器調整回路である。移相器調整回路２４はローパスフィルタ２３から出力する検波出力信号を取り込み、調整用閾値Ｖth1，Ｖth2（Ｖth1＞Ｖth2）との関係に応じて調整用信号Ｖｏを出力する。破線は単相信号を示している。本実施形態は単相型であり、このためクワドラチャ検波器の出力信号が２つの調整用閾値Ｖth1、Ｖth2の間に入るように可変移相器２１の移相量を調整している。
【００２５】
図８に第３の実施形態のクワドラチャ検波器の検波出力信号波形を模式的に示す。調整用閾値Ｖth1を最適ＤＣレベルＶ１よりも出力信号の振幅分（正ピーク値と負ピーク値の半分）だけ大きい値に、調整用閾値Ｖth2を最適ＤＣレベルＶ１よりも出力信号の振幅分だけ小さい値に設定することで、出力の信号周期によらずに出力のＤＣレベルを最適な値に保持している。以上によりクワドラチャ検波器の出力範囲のマージンを小さくすることができ、低電圧動作が可能となる。
【００２６】
図９に第３の実施形態のクワドラチャ検波器に用いる移相器調整回路２４の構成例を示す。２４１，２４２はオペアンプ、２４３はＰＭＯＳトランジスタ、２４４はＮＭＯＳトランジスタ、２４５はローパスフィルタである。トランジスタ２４３，２４４はチャージポンプを構成する。
【００２７】
クワドラチャ検波器の検波出力信号Ｖｉが調整用閾値Ｖth1を越えた場合、チャージポンプのトランジスタ２４３のみがオンになり調整回路出力電圧Ｖｏが増加する。またクワドラチャ検波器の検波出力信号Ｖｉが調整用閾値Ｖth2よりも小さくなった場合、チャージポンプのトランジスタ２４４のみがオンになり調整回路出力電圧Ｖｏが低下する。以上によって、クワドラチャ検波器の検波出力信号が調整用閾値Ｖth1、Ｖth2の範囲から外れないようにフィードバック動作する。
【００２８】
図１０に第３の実施形態のクワドラチャ検波器に用いる別の移相器調整回路２４Ａの例を示す。図９で説明した移相器調整回路２４と異なるところは、検波出力信号Ｖｉが非反転入力端子に入力し調整用閾値Ｖth2が反転入力端子に入力するオペアンプ２４６と、検波出力信号Ｖｉが非反転入力端子に入力し調整用閾値Ｖth1が反転入力端子に入力するオペアンプ２４７を、オペアンプ２４１，２４２から変更した点であり、他は同じである。
【００２９】
クワドラチャ検波器の検波出力信号Ｖｉが調整用閾値Ｖth2よりも小さくなった場合、チャージポンプのトランジスタ２４３のみがオンになり調整回路出力電圧Ｖｏが増加する。またクワドラチャ検波器の検波出力信号Ｖｉが調整用閾値Ｖth1を越えた場合、チャージポンプのトランジスタ２４４のみがオンになり調整回路出力電圧Ｖｏが低下する。以上により、クワドラチャ検波器の検波出力信号Ｖｉが調整用閾値Ｖth1、Ｖth2の範囲から外れないようにフィードバック動作する。
【００３０】
この図１０の移相器調整回路２４Ａは図９の移相器調整回路２４とは出力電圧Ｖｏの極性が反転している。どちらの移相器調整回路を用いるかは、可変移相器の移相量に依存する。
【００３１】
【発明の効果】
以上のように本発明のクワドラチャ検波器は、移相器調整回路を用いることでクワドラチャ検波器の検波出力信号が調整用閾値を越えたり、あるいは下回ったりすることがないようにフィードバック動作するので、キャリアの周波数誤差および周波数ドリフトに対応し、かつ１Ｖ以下の低電圧動作可能なクワドラチャ検波器が実現できる利点がある。
【図面の簡単な説明】
【図１】 第１の実施形態のクワドラチャ検波器のブロック図である。
【図２】 第１の実施形態のクワドラチャ検波器に用いる可変移相器の回路図である。
【図３】 第１の実施形態のクワドラチャ検波器による検波出力信号波形の模式図である。
【図４】 第１の実施形態のクワドラチャ検波器に用いる移相器調整回路の回路図である。
【図５】 第２の実施形態のクワドラチャ検波器による検波出力信号波形の模式図である。
【図６】 第２の実施形態のクワドラチャ検波器に用いる移相器調整回路の回路図である。
【図７】 第３の実施形態のクワドラチャ検波器のブロック図である。
【図８】 第３の実施形態のクワドラチャ検波器による検波出力信号波形の模式図である。
【図９】 第３の実施形態のクワドラチャ検波器に用いる移相器調整回路の回路図である。
【図１０】 第３の実施形態のクワドラチャ検波器に用いる別の例の移相器調整回路の回路図である。
【図１１】 一般的に使用されている従来のクワドラチャ検波器のブロック図である。
【図１２】一般的に使用されている別の従来のクワドラチャ検波器のブロック図である。
【図１３】 キャリア周波数誤差およびキャリア周波数ドリフトが存在するＦＭ信号の検波出力信号波形の模式図である。
【符号の説明】
１１：可変移相器、１２：差動型ミキサ回路、１３：ローパスフィルタ、１４，１４Ａ：移相器調整回路
１１１：差動アンプ
１４１，１４２：オペアンプ、１４３，１４４：トランジスタ、１４５：ローパスフィルタ、１４６，１４７：オペアンプ
２１：可変移相器、２２：単相型ミキサ回路、２３：ローパスフィルタ、２４，２４Ａ：移相器調整回路
２４１，２４２：オペアンプ、２４３，２４４：トランジスタ、２４５：ローパスフィルタ、２４６，２４７：オペアンプ
３１：外付けＬＣ共振回路、３２：ミキサ回路、３３：ローパスフィルタ、３４：ｇｍ−Ｃフィルタによる移相回路
【発明の属する技術分野】
本発明は、無線通信においてＦＭ検波を行うクワドラチャ検波器に関するものである。
【０００２】
【従来の技術】
現在一般的に使用されている従来のクワドラチャ検波器の構成を図１１に示す。本構成では受信された入力信号は２分岐され、一方の信号は外付けＬＣ共振回路３１により位相シフト（移相）を受けてミキサ回路３２に入力し、他方の信号はそのままミキサ回路３２に入力する。このミキサ回路３２では、周波数が等しく位相の異なる２つの信号間で乗算処理が行われる。外付けＬＣ共振回路３１の共振周波数は入力信号の中心周波数に設定されている。このため周波数変調された信号が外付けＬＣ共振回路３１に入力されると、入力信号周波数に応じて移相量が変動する。この移相量がミキサ回路３２の低周波出力となるため、ミキサ回路３２の出力をローパスフィルタ３３に通すことで検波出力が得られる（例えば非特許文献１参照）。
【０００３】
図１２に一般的に用いられる別の従来のクワドラチャ検波器の構成を示す。この図１２のクワドラチャ検波器では、図１１で説明した外付けＬＣ共振回路３１の代わりに、ｇｍ−Ｃフィルタによる移相回路３４を使用している。
【０００４】
これら図１１，図１２のクワドラチャ検波器では、外付けＬＣ共振回路３１やｇｍ−Ｃフィルタ等による移相回路３４の位相シフト量が、固定のキャリア周波数信号に対して９０度の奇数倍になるように固定されている。
【０００５】
【非特許文献１】
"A Single-Chip 2.4-GHz RF Transceiver LSI with a Wide-Input-Range Frequency Discriminator"IEICE Transactions on Electronics VOL.E85-C,No.7,pp.1419-1427,2002年7月1日発行、（社）電子情報通信学会。
【０００６】
【発明が解決しようとする課題】
ところで通常の無線通信規格では、ＦＭ変調された信号のキャリア周波数誤差およびキャリア周波数ドリフトが許されている。したがって前記した図１１，図１２のクワドラチャ検波器を用いてＦＭ復調を行うと、検波後の出力ＤＣレベルが所定の値からずれ、かつＤＣレベルが時間とともにシフトする。
【０００７】
図１３にキャリア周波数誤差およびキャリア周波数ドリフトが存在するＦＭ信号を、通常のＦＭ検波器で復調した場合の復調信号波形を模式的に示す。本図はクワドラチャ検波器を差動型とした場合のものであり、出力信号は最適ＤＣレベルＶ１に対して対称な形になっている。また出力ＤＣレベルが時間の経過とともに最適値からずれて、最終的に受信感度の劣化を招くことがわかる。
【０００８】
このように、ＤＣレベルずれおよびＤＣレベルのシフトを許容するために、通常の復調器構成では動作電圧マージンが必要になり、１Ｖ程度の低電圧動作が困難になるという問題があった。
【０００９】
本発明は以上のような点に鑑みてなされたものであり、その目的は、キャリアの周波数誤差および周波数ドリフトに対応し、かつ１Ｖ以下の低電圧動作可能で、携帯無線機の低電力・低コスト化に寄与するクワドラチャ検波器を提供することである。
【００１０】
【課題を解決するための手段】
請求項１にかかる発明は、差動入力信号を移相量制御信号に応じて位相シフトする可変移相器と、前記差動入力信号と前記可変移相器の差動出力信号との乗算を行う差動型ミキサ回路と、該差動型ミキサ回路から出力する差動出力信号から高周波成分を除去して差動検波出力信号を出力する第１のローパスフィルタと、該第１のローパスフィルタから出力する差動検波出力信号を入力し、該差動検波出力信号の最適な出力ＤＣレベルより高い調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、前記差動検波出力信号が前記調整用閾値を越えないようにしたことを特徴とするクワドラチャ検波器とした。
請求項２にかかる発明は、請求項１に記載のクワドラチャ検波器において、前記移相器調整回路は、前記差動検波出力信号の非反転信号と前記調整用閾値を比較し前者が後者より高い電位のとき出力電位を低くする第１のオペアンプと、前記差動検波出力信号の反転信号と前記調整用閾値を比較し前者が後者より高いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のローパスフィルタとからなることを特徴とするクワドラチャ検波器とした。
請求項３にかかる発明は、差動入力信号を移相量制御信号に応じて位相シフトする可変移相器と、前記差動入力信号と前記可変移相器の差動出力信号との乗算を行う差動型ミキサ回路と、該差動型ミキサ回路から出力する差動出力信号から高周波成分を除去して差動検波出力信号を出力する第１のローパスフィルタと、該第１のローパスフィルタから出力する差動検波出力信号を入力し、該差動検波出力信号の最適な出力ＤＣレベルより低い調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、前記差動検波出力信号が前記調整用閾値を下回らないようにしたことを特徴とするクワドラチャ検波器とした。
請求項４にかかる発明は、請求項３に記載のクワドラチャ検波器において、前記移相器調整回路は、前記差動検波出力信号の反転信号と前記調整用閾値を比較し前者が後者より低い電位のとき出力電位を低くする第１のオペアンプと、前記差動検波出力信号の非反転信号と前記調整用閾値を比較し前者が後者より低いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のローパスフィルタとからなることを特徴とするクワドラチャ検波器とした。
請求項５にかかる発明は、単相入力信号を移相量制御信号に応じて位相シフトする可変移相器と、前記単相入力信号と前記可変移相器の単相出力信号との乗算を行う単相型ミキサ回路と、該単相型ミキサ回路から出力する単相出力信号から高周波成分を除去して単相検波出力信号を出力する第１のローパスフィルタと、該第１のローパスフィルタから出力する単相検波出力信号を入力し、該単相検波出力信号の最適な出力ＤＣレベルより高い第１の調整用閾値および低い第２の調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、前記単相検波出力信号が前記第１の調整用閾値を越えず且つ前記第２の調整用閾値を下回らないようにしたことを特徴とするクワドラチャ検波器とした。
請求項６にかかる発明は、請求項５に記載のクワドラチャ検波器において、前記移相器調整回路は、前記単相検波出力信号と前記第１の調整用閾値を比較し前者が後者より高い電位のとき出力電位を低くする第１のオペアンプと、前記単相検波出力信号と前記第２の調整用閾値を比較し前者が後者より低いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のロー パスフィルタとからなることを特徴とするクワドラチャ検波器とした。
請求項７にかかる発明は、請求項５に記載のクワドラチャ検波器において、前記移相器調整回路は、前記単相検波出力信号と前記第２の調整用閾値を比較し前者が後者より低い電位のとき出力電位を低くする第１のオペアンプと、前記単相検波出力信号と前記第１の調整用閾値を比較し前者が後者より高いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のローパスフィルタとからなることを特徴とするクワドラチャ検波器とした。
【００１６】
【発明の実施の形態】
［第１の実施の形態］
図１に第１の実施形態のクワドラチャ検波器の構成を示す。１１は制御信号で移相量が制御可能な可変移相器、１２は差動型ミキサ回路、１３はローパスフィルタ、１４は移相器調整回路である。移相器調整回路１４はローパスフィルタ１３から出力する検波出力信号を取り込み、調整用閾値Ｖth1との関係に応じて調整用信号Ｖｏを出力する。実線は差動信号を、破線は単相信号を示している。
【００１７】
本実施の形態における可変移相器１１は、図１２で説明したクワドラチャ検波器で用いたｇｍ−Ｃフィルタによる移相回路３４、又は図２で示すようなＲＣ可変移相器であり、外部からの制御電圧によって移相量を可変できるものである。図２のＲＣ可変移相器は、可変抵抗Ｒ１，Ｒ２およびキャパシタＣ１，Ｃ２からなるＲＣ時定数回路と、差動アンプ１１１から構成されており、キャパシタＣ１，Ｃ２は同一容量値であり、抵抗Ｒ１，Ｒ２は同一抵抗値の条件を保持して外部からの制御電圧によってその抵抗値が変化する。
【００１８】
図３に第１の実施形態のクワドラチャ検波器の検波出力信号波形を模式的に示す。本実施形態では、まず所定の周波数に対して移相量が９０度の奇数倍になるように可変移相器１１の移相量を調整する。その後、図３に示したようにクワドラチャ検波器の検波出力信号が調整用閾値Ｖth1を越えないように可変移相器１１の移相量を調整することで、キャリア周波数誤差およびキャリア周波数ドリフトの問題に対処する。また調整用閾値Ｖth1を最適ＤＣレベルＶ１よりも検波出力信号の振幅分（正ピーク値と負ピーク値の半分）だけ大きい値に設定することで、ランダムな信号を復調する場合にも出力のＤＣレベルを最適な値に保持できる。以上により検波器の出力範囲のマージンを小さくすることができ、低電圧動作が可能となる。
【００１９】
図４に第１の実施形態のクワドラチャ検波器に用いる移相器調整回路１４の構成例を示す。１４１，１４２はオペアンプ、１４３はＰＭＯＳトランジスタ、１４４はＮＭＯＳトランジスタ、１４５はローパスフィルタである。トランジスタ１４３，１４４はチャージポンプを構成する。
【００２０】
クワドラチャ検波器の差動検波出力の一方の信号Ｖｐ（非反転信号）が調整用閾値Ｖth1を越えた場合、チャージポンプのトランジスタ１４３のみがオンになり、出力電圧Ｖｏが増加する。またクワドラチャ検波器の差動検波出力の他方の信号Ｖｎ（反転信号）が調整用閾値Ｖth1を越えた場合、チャージポンプのトランジスタ１４４のみがオンになり出力電圧Ｖｏが低下する。以上により、クワドラチャ検波器の差動検波出力信号Ｖｐ，Ｖｎが両方とも調整用閾値Ｖth1を越えないようにフィードバック動作する。
【００２１】
［第２の実施の形態］
図５に第２の実施形態のクワドラチャ検波器の検波出力信号波形を模式的に示す。第１の実施形態と異なる点は、クワドラチャ検波器の検波出力信号が調整用閾値Ｖth2より小さくならないように可変移相器１１の移相量を調整している点である。また調整用閾値Ｖth2を最適ＤＣレベルＶ１よりも検波出力信号の振幅分（正ピーク値と負ピーク値の半分）だけ小さい値に設定することで、出力の信号周期によらずに出力のＤＣレベルを最適な値に保持している。以上によりクワドラチャ検波器の出力範囲のマージンを小さくすることができ、低電圧動作が可能となる。
【００２２】
図６に第２の実施形態のクワドラチャ検波器に用いる移相器調整回路１４Ａの構成例を示す。図４で説明した移相器調整回路１４と異なるところは、差動検波出力信号Ｖｎ（反転信号）が非反転入力端子に入力し調整用閾値Ｖth2が反転入力端子に入力するオペアンプ１４６と、差動検波出力信号Ｖｐ（非反転信号）が反転入力端子に入力し調整用閾値Ｖth2が非反転入力端子に入力するオペアンプ１４７を、オペアンプ１４１，１４２から変更した点であり、他は同じである。
【００２３】
クワドラチャ検波器の差動検波出力の一方の信号Ｖｐが調整用閾値Ｖth2よりも小さくなった場合、チャージポンプのトランジスタ１４４のみがオンになり調整回路出力電圧Ｖｏが低下する。またクワドラチャ検波器の差動検波出力の他方の信号Ｖｎが調整用閾値Ｖth2よりも小さくなった場合、チャージポンプのトランジスタ１４３のみがオンになり調整回路出力電圧Ｖｏが増加する。以上により、クワドラチャ検波器の差動検波出力信号Ｖｐ，Ｖｎが両方とも調整用閾値Ｖth2よりも小さくならないようにフィードバック動作する。
【００２４】
［第３の実施形態］
図７は第３の実施形態のクワドラチャ検波器を示す図である。２１は可変移相器、２２は単相型ミキサ回路、２３はローパスフィルタ、２４は移相器調整回路である。移相器調整回路２４はローパスフィルタ２３から出力する検波出力信号を取り込み、調整用閾値Ｖth1，Ｖth2（Ｖth1＞Ｖth2）との関係に応じて調整用信号Ｖｏを出力する。破線は単相信号を示している。本実施形態は単相型であり、このためクワドラチャ検波器の出力信号が２つの調整用閾値Ｖth1、Ｖth2の間に入るように可変移相器２１の移相量を調整している。
【００２５】
図８に第３の実施形態のクワドラチャ検波器の検波出力信号波形を模式的に示す。調整用閾値Ｖth1を最適ＤＣレベルＶ１よりも出力信号の振幅分（正ピーク値と負ピーク値の半分）だけ大きい値に、調整用閾値Ｖth2を最適ＤＣレベルＶ１よりも出力信号の振幅分だけ小さい値に設定することで、出力の信号周期によらずに出力のＤＣレベルを最適な値に保持している。以上によりクワドラチャ検波器の出力範囲のマージンを小さくすることができ、低電圧動作が可能となる。
【００２６】
図９に第３の実施形態のクワドラチャ検波器に用いる移相器調整回路２４の構成例を示す。２４１，２４２はオペアンプ、２４３はＰＭＯＳトランジスタ、２４４はＮＭＯＳトランジスタ、２４５はローパスフィルタである。トランジスタ２４３，２４４はチャージポンプを構成する。
【００２７】
クワドラチャ検波器の検波出力信号Ｖｉが調整用閾値Ｖth1を越えた場合、チャージポンプのトランジスタ２４３のみがオンになり調整回路出力電圧Ｖｏが増加する。またクワドラチャ検波器の検波出力信号Ｖｉが調整用閾値Ｖth2よりも小さくなった場合、チャージポンプのトランジスタ２４４のみがオンになり調整回路出力電圧Ｖｏが低下する。以上によって、クワドラチャ検波器の検波出力信号が調整用閾値Ｖth1、Ｖth2の範囲から外れないようにフィードバック動作する。
【００２８】
図１０に第３の実施形態のクワドラチャ検波器に用いる別の移相器調整回路２４Ａの例を示す。図９で説明した移相器調整回路２４と異なるところは、検波出力信号Ｖｉが非反転入力端子に入力し調整用閾値Ｖth2が反転入力端子に入力するオペアンプ２４６と、検波出力信号Ｖｉが非反転入力端子に入力し調整用閾値Ｖth1が反転入力端子に入力するオペアンプ２４７を、オペアンプ２４１，２４２から変更した点であり、他は同じである。
【００２９】
クワドラチャ検波器の検波出力信号Ｖｉが調整用閾値Ｖth2よりも小さくなった場合、チャージポンプのトランジスタ２４３のみがオンになり調整回路出力電圧Ｖｏが増加する。またクワドラチャ検波器の検波出力信号Ｖｉが調整用閾値Ｖth1を越えた場合、チャージポンプのトランジスタ２４４のみがオンになり調整回路出力電圧Ｖｏが低下する。以上により、クワドラチャ検波器の検波出力信号Ｖｉが調整用閾値Ｖth1、Ｖth2の範囲から外れないようにフィードバック動作する。
【００３０】
この図１０の移相器調整回路２４Ａは図９の移相器調整回路２４とは出力電圧Ｖｏの極性が反転している。どちらの移相器調整回路を用いるかは、可変移相器の移相量に依存する。
【００３１】
【発明の効果】
以上のように本発明のクワドラチャ検波器は、移相器調整回路を用いることでクワドラチャ検波器の検波出力信号が調整用閾値を越えたり、あるいは下回ったりすることがないようにフィードバック動作するので、キャリアの周波数誤差および周波数ドリフトに対応し、かつ１Ｖ以下の低電圧動作可能なクワドラチャ検波器が実現できる利点がある。
【図面の簡単な説明】
【図１】 第１の実施形態のクワドラチャ検波器のブロック図である。
【図２】 第１の実施形態のクワドラチャ検波器に用いる可変移相器の回路図である。
【図３】 第１の実施形態のクワドラチャ検波器による検波出力信号波形の模式図である。
【図４】 第１の実施形態のクワドラチャ検波器に用いる移相器調整回路の回路図である。
【図５】 第２の実施形態のクワドラチャ検波器による検波出力信号波形の模式図である。
【図６】 第２の実施形態のクワドラチャ検波器に用いる移相器調整回路の回路図である。
【図７】 第３の実施形態のクワドラチャ検波器のブロック図である。
【図８】 第３の実施形態のクワドラチャ検波器による検波出力信号波形の模式図である。
【図９】 第３の実施形態のクワドラチャ検波器に用いる移相器調整回路の回路図である。
【図１０】 第３の実施形態のクワドラチャ検波器に用いる別の例の移相器調整回路の回路図である。
【図１１】 一般的に使用されている従来のクワドラチャ検波器のブロック図である。
【図１２】一般的に使用されている別の従来のクワドラチャ検波器のブロック図である。
【図１３】 キャリア周波数誤差およびキャリア周波数ドリフトが存在するＦＭ信号の検波出力信号波形の模式図である。
【符号の説明】
１１：可変移相器、１２：差動型ミキサ回路、１３：ローパスフィルタ、１４，１４Ａ：移相器調整回路
１１１：差動アンプ
１４１，１４２：オペアンプ、１４３，１４４：トランジスタ、１４５：ローパスフィルタ、１４６，１４７：オペアンプ
２１：可変移相器、２２：単相型ミキサ回路、２３：ローパスフィルタ、２４，２４Ａ：移相器調整回路
２４１，２４２：オペアンプ、２４３，２４４：トランジスタ、２４５：ローパスフィルタ、２４６，２４７：オペアンプ
３１：外付けＬＣ共振回路、３２：ミキサ回路、３３：ローパスフィルタ、３４：ｇｍ−Ｃフィルタによる移相回路
Claims (7)
- 差動入力信号を移相量制御信号に応じて位相シフトする可変移相器と、
前記差動入力信号と前記可変移相器の差動出力信号との乗算を行う差動型ミキサ回路と、
該差動型ミキサ回路から出力する差動出力信号から高周波成分を除去して差動検波出力信号を出力する第１のローパスフィルタと、
該第１のローパスフィルタから出力する差動検波出力信号を入力し、該差動検波出力信号の最適な出力ＤＣレベルより高い調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、
前記差動検波出力信号が前記調整用閾値を越えないようにしたことを特徴とするクワドラチャ検波器。 - 請求項１に記載のクワドラチャ検波器において、前記移相器調整回路は、
前記差動検波出力信号の非反転信号と前記調整用閾値を比較し前者が後者より高い電位のとき出力電位を低くする第１のオペアンプと、前記差動検波出力信号の反転信号と前記調整用閾値を比較し前者が後者より高いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のローパスフィルタとからなることを特徴とするクワドラチャ検波器。 - 差動入力信号を移相量制御信号に応じて位相シフトする可変移相器と、
前記差動入力信号と前記可変移相器の差動出力信号との乗算を行う差動型ミキサ回路と、
該差動型ミキサ回路から出力する差動出力信号から高周波成分を除去して差動検波出力信号を出力する第１のローパスフィルタと、
該第１のローパスフィルタから出力する差動検波出力信号を入力し、該差動検波出力信号の最適な出力ＤＣレベルより低い調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、
前記差動検波出力信号が前記調整用閾値を下回らないようにしたことを特徴とするクワドラチャ検波器。 - 請求項３に記載のクワドラチャ検波器において、前記移相器調整回路は、
前記差動検波出力信号の反転信号と前記調整用閾値を比較し前者が後者より低い電位のとき出力電位を低くする第１のオペアンプと、前記差動検波出力信号の非反転信号と前記調整用閾値を比較し前者が後者より低いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のローパスフィルタとからなることを特徴とするクワドラチャ検波器。 - 単相入力信号を移相量制御信号に応じて位相シフトする可変移相器と、
前記単相入力信号と前記可変移相器の単相出力信号との乗算を行う単相型ミキサ回路と、
該単相型ミキサ回路から出力する単相出力信号から高周波成分を除去して単相検波出力信号を出力する第１のローパスフィルタと、
該第１のローパスフィルタから出力する単相検波出力信号を入力し、該単相検波出力信号の最適な出力ＤＣレベルより高い第１の調整用閾値および低い第２の調整用閾値とその大小関係を比較し、その比較結果を前記移相量制御信号として前記可変移相器に入力させる移相器調整回路とを具備し、
前記単相検波出力信号が前記第１の調整用閾値を越えず且つ前記第２の調整用閾値を下回らないようにしたことを特徴とするクワドラチャ検波器。 - 請求項５に記載のクワドラチャ検波器において、前記移相器調整回路は、
前記単相検波出力信号と前記第１の調整用閾値を比較し前者が後者より高い電位のとき出力電位を低くする第１のオペアンプと、前記単相検波出力信号と前記第２の調整用閾値を比較し前者が後者より低いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のローパスフィルタとからなることを特徴とするクワドラチャ検波器。 - 請求項５に記載のクワドラチャ検波器において、前記移相器調整回路は、
前記単相検波出力信号と前記第２の調整用閾値を比較し前者が後者より低い電位のとき出力電位を低くする第１のオペアンプと、前記単相検波出力信号と前記第１の調整用閾値を比較し前者が後者より高いとき出力電位を高くする第２のオペアンプと、前記第１のオペアンプの出力電圧をゲートに入力するＰＭＯＳトランジスタと、前記第２のオペアンプの出力電圧をゲートに入力するＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通接続したドレイン端子に接続される第２のローパスフィルタとからなることを特徴とするクワドラチャ検波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002256773A JP3868871B2 (ja) | 2002-09-02 | 2002-09-02 | クワドラチャ検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002256773A JP3868871B2 (ja) | 2002-09-02 | 2002-09-02 | クワドラチャ検波器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004096552A JP2004096552A (ja) | 2004-03-25 |
| JP3868871B2 true JP3868871B2 (ja) | 2007-01-17 |
Family
ID=32061901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002256773A Expired - Lifetime JP3868871B2 (ja) | 2002-09-02 | 2002-09-02 | クワドラチャ検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3868871B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109991455A (zh) * | 2019-01-30 | 2019-07-09 | 国网浙江省电力有限公司衢州供电公司 | 一种智能电表电池欠电压后电池补偿系统 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111568419B (zh) * | 2020-05-20 | 2023-11-03 | 芯海科技（深圳）股份有限公司 | 检波方法、检波器以及终端设备 |
-
2002
- 2002-09-02 JP JP2002256773A patent/JP3868871B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109991455A (zh) * | 2019-01-30 | 2019-07-09 | 国网浙江省电力有限公司衢州供电公司 | 一种智能电表电池欠电压后电池补偿系统 |
| CN109991455B (zh) * | 2019-01-30 | 2021-01-26 | 国网浙江省电力有限公司衢州供电公司 | 一种智能电表电池欠电压后电池补偿系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004096552A (ja) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3973725B2 (ja) | 受信機 | |
| US6404277B1 (en) | Gm-C tuning circuit with filter configuration | |
| US6539066B1 (en) | Integrable radio receiver circuit for frequency-modulated digital signals | |
| US8463225B2 (en) | Semiconductor integrated circuit and operation method of the same | |
| US8754678B1 (en) | Apparatus and methods for invertible sine-shaping for phase interpolation | |
| US9013234B2 (en) | Transconductance adjustment circuit, circuit device, and electronic apparatus | |
| JP3868871B2 (ja) | クワドラチャ検波器 | |
| US6989710B2 (en) | Binary frequency-shift keying demodulator and frequency-to-voltage converter | |
| US6703894B1 (en) | Baseband filter for receivers | |
| US6982584B2 (en) | Phase quadrature and slaved working frequency signal generator | |
| JP5834577B2 (ja) | 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置 | |
| AU752635B2 (en) | Demodulator circuits | |
| US20150139363A1 (en) | Frequency-shift keying receiver | |
| JPH0758551A (ja) | 周波数復調回路 | |
| JP4578391B2 (ja) | 信号強度検出回路 | |
| JP3840024B2 (ja) | 増幅回路およびそれを用いた受信装置 | |
| US8175208B2 (en) | Method of reducing d.c. offset | |
| JP3923826B2 (ja) | 無線受信回路 | |
| JPH1075157A (ja) | ９０度移相回路 | |
| JP4075127B2 (ja) | 位相シフト回路 | |
| JP3191819B2 (ja) | ラジオ受信機 | |
| JP3490651B2 (ja) | 移相器及びそれを用いた復調器 | |
| JPH03139942A (ja) | 周波数変調波受信装置 | |
| Kumar et al. | Q locked loop to tune a high-Q high-frequency bandpass filter | |
| JPS63182907A (ja) | スイツチト・キヤパシタ・フイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3868871 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |