KR100664774B1 - 전자 디바이스 제조 방법 및 장치 - Google Patents

전자 디바이스 제조 방법 및 장치 Download PDF

Info

Publication number
KR100664774B1
KR100664774B1 KR1020017009344A KR20017009344A KR100664774B1 KR 100664774 B1 KR100664774 B1 KR 100664774B1 KR 1020017009344 A KR1020017009344 A KR 1020017009344A KR 20017009344 A KR20017009344 A KR 20017009344A KR 100664774 B1 KR100664774 B1 KR 100664774B1
Authority
KR
South Korea
Prior art keywords
solution
hydrofluoric acid
conductivity
water
base component
Prior art date
Application number
KR1020017009344A
Other languages
English (en)
Other versions
KR20010101678A (ko
Inventor
노터더크엠
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20010101678A publication Critical patent/KR20010101678A/ko
Application granted granted Critical
Publication of KR100664774B1 publication Critical patent/KR100664774B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

제거될 실리콘 산화물 함유 물질(3)을 가진 반도체 기판(1)은 물 내의 불화수소산의 용액(5)을 포함하는 수조(4) 내에서 습식 처리를 받는다. 습식 처리 동안, 용액(5)의 전도도가 모니터링되며 불화수소산 및/또는 물을 상기 수조(4) 내의 용액(5)에 첨가함으로써 대략적으로 바람직한 전도도로 일정한 시간 간격으로 맞쳐진다. 물 내의 불화수소산의 용액(5) 내의 기판의 연속적인 배치의 습식 처리의 공정 안정성을 향상시키고 용액(5)의 수명을 늘리기 위해서, 습식 처리 이전에 용액(5)에, 용액(5)의 모니터링된 전도도가 습식 처리의 시간 간격 간에 실리콘 산화물 함유 물질을 제거함으로써 감소하도록, 염기 성분 MX이 제공된다.

Description

전자 디바이스 제조 방법 및 장치{METHOD AND APPARATUS FOR WET-ETCHING SEMICONDUCTOR WAFERS}
본 발명은 전자 디바이스를 제조하는 방법에 관한 것이며, 특히, 반도체 디바이스(그러나 반도체 디바이스에만 한정되지 않음)를 제조하는 방법에 관한 것이며, 상기 방법에 있어서, 기판━상기 기판은 그의 표면에 후에 제거될 실리콘 산화물 함유 물질이 제공됨━은, 연속적인 배치(batches)로 분할되면서, 물 내의 불화수소산(hydrofluoric acid)의 용액을 포함하는 수조(bath) 내에서 습식 처리되며, 습식 처리 동안, 용액의 전도도는 모니터링되고 실리콘 산화물 함유 물질은 제거되며, 이로써 이온 성분을 형성하며, 상기 모니터링된 전도도는 불화수소산 및/또는 물을 상기 수조 내의 상기 용액에 첨가함으로써 대략 바람직한 전도도로 된다.
IC 제조 기술에서 중요한 습식 처리는, 물 내의 불화수소산의 용액(HF/H2O)을 포함하는 수조 내에서 빈번하게 실행되는 실리콘 산화물 함유 물질의 습식 에칭을 포함한다. 실리콘 산화물 함유 물질의 제거, 물 및/또는 불화수소산의 기화, 기판이 각기 수조에 배치되고/수조로 부터 제거될 때 물 및 화학 물질의 인입/인출의 결과로써, 반응 생성물의 형성 및 플로오르화물 함유 성분의 소비는 시간에 대한 불화수소산 용액의 화학적 조성에 영향을 주는 중요한 요소이다. 실리콘 산화물 함유 물질의 에칭율 또는 제거율은 특히 불화수소산 용액의 화학적 조성에 의존하기 때문에, 에칭 공정을 더 잘 제어하기 위해서는 불화수소산 용액의 화학적 조성을 모니터링하고 제어하는 것이 중요하다. 용액의 화학적 조성을 모니터링하고 제어하기 위해 응용되는 기술의 중요한 카테고리는 용액의 전도도의 측정에 기초하고 있다.
서두에서 언급된 종류의 방법은 이스마일 카스코우쉬 등의 "In-situ chemical concentration control for substrate wet cleaning published in Mat.Res.Soc.Symp.Proc.,Vol.477(1997),pp 311-316)"에 알려져 있다.
수조 내의 불화수소산 용액의 전도도가, 모니터링된 전도도를 일정한 시간 간격으로 대략 바람직한 전도도로 맞춤으로써, 정확히 제어된다 할지라도, 실리콘 산화물 함유 물질의 제거율 또는 에칭율의 감소가 기판의 연속적인 배치의 습식 처리 동안에 배치가에 발생한다는 것이 실험적으로 관찰되었다. 이러한 방식에서는, 연속적인 배치의 습식 처리의 공정 안전성이 악화되고, 불화수소산 용액의 수명이 감소하게 된다.
발명의 개요
본 발명의 목적은 기판━상기 기판의 표면에 후에 제거될 실리콘 산화물 함유 물질이 제공됨━의 연속적인 배치의 습식 처리━상기 습식 처리는 물 내의 불화수소산의 용액을 포함하는 수조 내에서 실행됨━의 공정 안전성을 향상시키고 상기 용액의 수명을 연장시키는 서두에서 언급된 종류의 방법을 제공하는 것이다.
본 발명에 따르면, 이러한 목적은, 습식 처리의 시간 간격 간에 실리콘 산화물 함유 물질을 제거함으로써 용액의 모니터링된 전도도가 감소하도록, 습식 처리전에 용액이 염기 성분 MX━상기 염기 성분 MX는 H(+)와는 다른 양이온 M(+) 및 약산의 짝염기인 음이온 X(-)을 포함함━를 포함함으로써 성취된다.
본 발명은 특히 기판의 표면에서 존재하는 불화수소산과 실리콘 산화물 함유 물질 간의 반응에서 생성된 이온 성분으로 인한 전도도의 증가가 이러한 반응에서 소비되는 플루오르화물 함유 이온 성분으로 인한 전도도의 감소보다 더 크다는 사상에 기초하고 있다. 그러므로, 습식 처리의 시간 간격 간에 실리콘 산화물 함유 물질을 제거하면, 용액의 전도도는 증가한다. 동시에 , 실리콘 산화물 함유 물질의 에칭율은 불화수소산의 소진으로 인하여 감소하게 된다. 모니터링된 전도도를 기초로 하여 전도도를 바람직한 값으로 대략 맞추기 위해 용액에 물이 첨가되는 반면, 실제로는 에칭율을 바람직한 값으로 대략 맞추기 위해서는 불화수소산 용액이 첨가되어야 한다. 용액에 물을 첨가함으로써, 용액 내의 불화수소산의 농도는 더 감소하고, 이로써 실리콘 산화물 함유 물질의 에칭율이 더 감소하게 된다. 이러한 에칭율의 감소는 기판의 연속적인 배치의 습식 처리 이전에 용액에 염기 성분 MX를 첨가━상기 염기 성분 MX를 첨가하면 실리콘 산화물 함유 물질의 제거의 결과로써 형성되는 이온 성분으로 인한 전도도의 증가가, 이러한 제거의 결과로써 소진되는 플루오르화물 함유 이온 성분으로 인한 전도도의 감소보다 더 작게 됨━함으로써 상쇄될 수 있다. 염기 성분 MX는 H(+)와는 다른 양이온 M(+) 및 만약 염기 성분 MX가 물에 첨가되면 양성자와 반응하여 HX를 형성하는 약산의 짝염기인 음이온 X(-)을 포함한다. 본 발명에 따른 측정 방법을 이용하면, 습식 처리의 시간 간격 간에 용액의 전도도는 실리콘 산화물 함유 물질의 에칭율이 변하는 방향과 같은 방향으로 변한다. 결과적으로, 전도도 및 에칭율에 기초하여 불화수소산의 첨가가 요구된다. 이런 방식에서는, 습식 처리의 공정 안정성이 향상되고, 용액의 수명도 증가한다.
적절한 이유 때문에, 기판의 연속적인 배치의 습식 처리 동안 실리콘 산화물 함유 물질의 양에 기초하여 결정되는 양의 염기 성분이 용액에 첨가됨이 바람직하다. 습식 처리의 공정 안정성 및 용액의 수명의 향상은, 불화수소산과는 별도로, 일정한 시간 간격으로 용액에 추가의 염기 성분 MX━상기 추가의 염기 성분 MX는 H(+)와는 다른 양이온 M(+) 및 약산의 짝염기인 음이온 X(-)을 포함함━을 첨가하여 에칭율이 그 시간 간격에서 대략 바람직한 에칭율로 맞추어지도록 함으로써 달성된다.
적절한 이유 때문에, 불화수소산 및 추가의 염기 성분은 용액에 일정한 시간 간격으로 첨가되는데, 이때 첨가 비율은 기판의 연속적인 배치의 습식 작업 이전에 조절된 용액의 조성 및 기판의 연속적인 배치의 습식 작업 동안 제거될 실리콘 산화물 함유 물질의 양에 기초하여 결정된다.
공정의 복잡성을 줄이기 위해서, 습식 처리 이전에 용액에 첨가되는 염기 성분 및 용액에 일정한 시간 간격으로 첨가되는 추가의 염기 성분과 동일한 성분을 제공함이 유리하다.
기판 표면으로부터 실리콘 산화물 함유 물질의 제거의 결과로써 형성되는 이온 성분의 모니터링된 전도도에 대한 영향은 묽은 용액에서 더 확실하기 때문에, 본 발명에 따른 방법이 물 내의 불화수소산의 용액을 묽은 용액으로 제공하면 보다 효과적이다. 게다가, 반도체 디바이스의 끓임없는 소형화로 인해, 물 내의 불화수소산의 묽은 용액은 IC 제조 기술에서 점점 중요해지고 있다. 약 0.001 내지 5.0 범위의 중량 백분율 HF를 가진 묽은 용액이, 말하자면 몇 나노미터 내지 수십 나노미터의 두께를 갖는 얇은 실리콘 산화물 함유 층의 습식 에칭에 대해 유리하게 사용된다.
본 발명에 따른 방법의 다른 유익한 실시예는 다른 종속항에서 기술된다.
또한, 본 발명은 전술한 방법을 이행하는 장치에 관한 것으로서, 상기 장치는, 용액을 포함하고 기판을 수용하는 수조와, 불화수소산 및 물을 상기 수조에 공급하는 공급 수단과, 용액의 전도도를 모니터링하는 수단 및 상기 모니터링된 전도도를 일정한 시간 간격으로 대략 바람직한 전도도로 맞추는 제어 수단을 포함한다.
이러한 장치는 이스마일 카스코우쉬 등의 "In-situ chemical concentration control for substrate wet cleaning published in Mat.Res.Soc.Symp.Proc.,Vol.477(1997),pp 311-316)"에 알려져 있다.
기판━상기 기판의 표면에 후에 제거될 실리콘 산화물 함유 물질이 제공됨━의 연속적인 배치의 습식 처리━상기 습식 처리는 물 내의 불화수소산의 용액을 포함하는 수조 내에서 실행됨━의 공정 안전성을 향상시키고 상기 용액의 수명을 증가시기키 위해, 본 발명에 따른 장치는 상기 수조에 염기 성분을 공급하는 공급 수단을 더 포함한다.
본 발명의 이러한 측면 및 다른 측면은 나중에 기술되고 도면에서 도시될 실시예를 참조하여 분명하게 설명될 것이다.
도 1은 본 발명에 따른 장치를 도시하는 도면,
도 2는 모니터링된 전도도 및 에칭율의 변화(△%)를 25 개의 200mm 기판으로부터 제거되는 실리콘 산화물의 양(nm 단위의 에칭된 SiO2 ) 및 물 내의 불화수소산의 30 리터의 0.82 wt. % 의 용액━상기 용액에 실리콘 산화물의 제거 전에 0.1 몰 의 플루오르화 암모늄(NH4F)이 제공됨━을 포함하는 수조 내에 용해된 실리콘 산화물의 양(그램/리터 단위의 용해된 SiO2)의 함수로서 도시하는 그래프,
도 3은 모니터링된 전도도 및 에칭율의 변화(△%)를 25 개의 200mm 기판으로부터 제거되는 실리콘 산화물의 양(nm 단위의 에칭된 SiO2 ) 및 물 내의 불화수소산의 30 리터의 1 wt. % 의 용액을 포함하는 수조 내에 용해된 실리콘 산화물의 양(그램/리터 단위의 용해된 SiO2)의 함수로서 도시하는 그래프,
도 4는 에칭율의 변화(△%)를 25 개의 200mm 기판으로부터 제거되는 실리콘 산화물의 양(nm 단위의 에칭된 SiO2 ) 및 물 내의 불화수소산의 30 리터의 0.82 wt. % 의 용액━상기 용액에 0.1 몰의 플루오르화 암모늄(NH4F)이 제공되며, 불화수소산 및 플루오르화 암모늄이 1 대 0.088 비율로 물과 함께 일정한 시간 간격으로 상기 용액에 첨가됨━을 포함하는 수조 내에 용해된 실리콘 산화물의 양(그램/리터 단위의 용해된 SiO2)의 함수로서 도시하는 그래프,
도 5는 에칭율의 변화(△%)를 25 개의 200mm 기판으로부터 제거되는 실리콘 산화물의 양(nm 단위의 에칭된 SiO2 ) 및 물 내의 불화수소산의 30 리터의 0.64 wt. % 의 용액━상기 용액에 0.2 몰의 플루오르화 암모늄(NH4F)이 제공되며, 불화수소산 및 플루오르화 암모늄이 1 대 0.065 비율로 물과 함께 일정한 시간 간격으로 상기 용액에 첨가됨━을 포함하는 수조 내에 용해된 실리콘 산화물의 양(그램/리터 단위의 용해된 SiO2)의 함수로서 도시하는 그래프.
도 1에는 기판(1)(도면에는 오직 한 개의 기판만 도시됨)의 연속적인 배치를 습식 처리하는 방법을 실행하는 장치가 도시되며, 기판(1)은 그의 표면(2)에 제거될 실리콘 산화물 함유 물질(3)이 제공된다. 본 장치는 물 내의 불화수소산(HF)의 용액(5)을 포함하는 수조(4)를 포함하는데, 용액(5)은 염기 성분 MX를 구비한다. 염기 성분 MX은 H(+)와는 다른 양이온 M(+) 및 만약 염기 성분 MX가 물에 첨가된다면 양성자와 반응하여 HX를 형성하는 약산의 짝염기인 음이온 X(-)을 포함한다. 이와 관련하여, 플루오르화 암모늄(NH4F)이 사용됨이 바람직하지만, 예를 들어, 수산화 암모늄(NH4OH), 수산화 테트라메틸 암모늄(NMe4OH), 플루오르화 테트라메틸 암모늄(NMe4F), 아세트산 암모늄(NH4Ac)과 같은 다른 염기 성분도 사용될 수 있다. 이러한 용액(5) 내에, 기판(1)의 배치가 연속적으로 침수되고 습식 처리된다. 연속적인 배치들 중의 각 배치의 기판은 카세트(cassette) 또는 보트(boat)(6)에 적재된다.
불화수소산 및 본 실시예에서는 플루오르화 암모늄(NH4F)인 염기 성분은 공급 라인(7.8)의 업스트림(upstream)에 위치한 컨테이너(도시되지 않음)로부터 수조(4)에 공급될 수 있으며, 공급 라인(7,8)은 수조(4)로 수용되는 불화수소산 및 염기성분의 양을 제어하는 흐름 제어 밸브(10,11)를 포함한다. 물은 수조로 수용되는 물의 양의 양을 조절하는 흐름 조절 밸브(12)를 포함하는 공급 라인(9)을 경유하여 수조(4)로 공급될 수 있다.
히터(13)는 용액(5)을 바람직한 온도로 가열하기 위해 수조(4)의 재순환 루프(도시되지 않음) 내에 존재한다. 용액(5)의 전도도를 모니터링하기 위한 수단(14)이 마련되며, 수단(14)은 가령 상기 재순환 루프 내에 위치한 무전극 "통과(flow-through)" 전도도 센서를 포함한다. 이러한 센서는, 용액(5)의 폐루프(a closed loop) 내에 교류 전류를 유도하고 용액(5)의 전도도에 비례하는 상기 전류의 크기를 측정함으로써, 용액(5)의 전도도를 모니터링한다. 모니터링된 전도도 및 상기 전도도에 비례하는 예를 들어 증폭된 전류(magnified current)와 같은 신호는 제어 회로(15)로 입력된다. 제어 회로(15)는 모니터링된 전도도를 바람직한 전도도━말하자면, 기판(1)의 연속적인 배치의 습식 처리 이전에 용액의 조성에 의해 설정된 목표 전도도(a target conductivity)━와 비교하여, 모니터링된 전도도를 대략 바람직한 전도도로 맞추기 위해서 습식 처리 동안 일정한 시간 간격으로 정정 작용을 실행한다.
이 정정 작용에서, 불화수소산 및/또는 물이 수조(4) 내의 용액(5)에 첨가되며, 상기 불화수소산은 추가의 염기 성분 MX와 함께 첨가된다. 추가의 염기 성분 MX는 H(+)와는 다른 양이온 M(+) 및 만약 염기 성분 MX가 물에 첨가된다면 양성자와 반응하여 HX를 형성하는 약산의 짝염기인 음이온 X(-)을 포함한다. 불화수소산 및 추가의 염기 성분 모두는 모니터링된 전도도에 기여하며, 모니터링된 전도도를 일정한 시간 간격으로 대략 바람직한 전도도로 맞춘다. 또한, 불화수소산 및 추가의 염기 성분은 실리콘 산화물 함유 물질의 에칭율을 이들 일정한 시간 간격으로 대략 바람직한 에칭율로 맞춘다. 바람직한 에칭율은, 기판(1)의 연속적인 배치의 습식 처리 이전에, 수조 내의 용액의 조성을 조절함으로써 설정된 목표 에칭율이다. 본 실시예에서는 염기 성분 및 추가의 염기 성분으로서 플루오르화 암모늄(NH4F)이 유리하게 사용될 수 있지만, 예를 들어, 수산화 암모늄(NH4OH), 수산화 테트라메틸 암모늄(NMe4OH), 플루오르화 테트라메틸 암모늄(NMe4F), 아세트산 암모늄(NH4Ac)과 같은 다른 염기 성분이 사용될 수 있다.
구체적으로 말하면, 물 내의 불화수소산 및 플루오르화 암모늄의 용액(5)의 모니터링된 전도도의 하강이 검출되면, 수조(4) 내의 용액에 불화수소산 및 플루오르화 암모늄을 첨가하기 위해, 신호가 제어 회로(15)에 의해 흐름 제어 밸브(10,11)로 보내진다. 이와 달리, 용액(5)의 모니터링된 전도도의 상승이 검출되면, 수조(4) 내의 용액에 탈 이온수(deionized water)를 첨가하기 위해, 신호가 제어 회로(15)에 의해 흐름 제어 밸브(12)로 보내진다. 흐름 제어 밸브(12)는 또한 레벨 센서(도시되지 않음)에 의해 제어될 수 있다.
도 2는 모니터링된 전도도 및 에칭율의 변화(△%)를 25 개의 200mm 기판으로부터 제거되는 실리콘 산화물의 양(nm 단위의 에칭된 SiO2 ) 및 물 내의 불화수소산의 30 리터의 0.82 wt. % 의 용액━상기 용액에 실리콘 산화물의 제거 전에 0.1 몰의 플루오르화 암모늄(NH4F)이 제공됨━을 포함하는 수조 내에 용해된 실리콘 산화물의 양(그램/리터 단위의 용해된 SiO2)의 함수로서 도시하는 그래프이다. 염기 성분(NH4F)은 습식 처리 동안 제거될 실리콘 산화물의 양에 기초하여 결정되는 양으로 제공되며, 본 실시예에서는, 용액의 각 리터마다 0.1 그램의 실리콘 산화물이 용해된다. 이에 비해, 도 3은 플루오르화 암모늄을 함유하지 않은 30 리터의 1 wt % 의 용액을 포함하는 수조 내에서 실행되는 유사 실험의 결과를 도시한다. 두 경우 모두에서는, 모니터링된 전도도를 바람직한 전도도로 맞추기 위해서, 실리콘 산화물을 제거하는 동안 어떤 화학 물질도 첨가되지 않는다.
물 내의 불화수소산의 용액이 염기 성분을 포함하지 않으면, 제거된 실리콘 산화물의 양의 함수로서, 용액의 모니터링된 전도도는 증가하지만, 실리콘 산화물의 에칭율은 감소하게 됨이 명확하다. 앞에서 언급한 바처럼, 이러한 반대되는 경향은 습식 처리의 공정 안정도를 악화시키며 용액의 수명을 줄인다. 반대로, 습식 처리 이전에 물 내의 불화수소산의 용액에 염기 성분(본 실시예에서는 0.1 몰 NH4F)이 제공되면, 모니터링된 전도도 및 에칭율이 제거될 실리콘 산화물의 양의 함수로서 감소하게 된다.
도 4는 에칭율의 변화(△%)를 25 개의 200mm 기판으로부터 제거되는 실리콘 산화물의 양(nm 단위의 에칭된 SiO2 ) 및 물 내의 불화수소산의 30 리터의 0.82 wt. % 의 용액━상기 용액에 0.1 몰의 플루오르화 암모늄(NH4F)이 제공됨━을 포함하는 수조 내에 용해된 실리콘 산화물의 양(그램/리터 단위의 용해된 SiO2)의 함수로서 도시하는 그래프이다. 실리콘 산화물의 제거 동안에, 모니터링된 전도도는, 불화수소산 및 추가의 염기 성분(본 실시예에서는 플루오르화 암모늄)을 1 대 0.088 비율로 물과 함께 일정한 시간 간격으로 상기 용액에 첨가함으로써, 대략 바람직한 전도도로 맞추어진다. 용액에 일정한 시간 간격으로 첨가되는 불화수소산 및 추가의 염기 성분의 비율은 습식 처리 이전에 조절된 용액의 조성 및 습식 처리 동안 제거되는 실리콘 산화물의 양에 기초하여 결정된다. 도 5는 0.2 몰의 플루오르화 암모늄(NH4F)이 제공된 30 리터의 0.64 wt. % 의 용액━상기 용액에 모니터링된 전도도를 대략 바람직한 전도도로 맞추기 위해 불화수소산 및 플루오르화 암모늄이 1 대 0.065 비율로 일정한 시간 간격으로 첨가됨━을 포함하는 수조에 대해 행해지는 동일한 계산 결과를 도시한다.
분명하게 말하자면, 실리콘 산화물의 에칭율은 두 경우 모두에서 매우 안정적이다. 에칭율에서의 변화는 0.1% 보다 적다. 이러한 계산 결과는 다소 이상적인 상황, 즉 물의 기화 및 물 및/또는 화학 물질의 인입/인출이 고려되지 않는 상황을 반영한다.
본 발명은 전술한 실시예에 한정되는 것이 아니라 수많은 변경이 본 발명의 범주 내에서 본 기술의 당업자에게 가능하다.
실리콘 산화물의 에칭 외에, 본 발명은 유리층(glass layers)의 에칭에도 유리하게 사용될 수 있다. 또한, 수조 내의 용액의 조성은 몇몇의 방식으로 만들어 질 수 있다. 전술한 실시예에서는, 불화수소산, 염기 성분 및 물이 개별 공급 라인으로부터 수조로 공급된다. 그러나, 공정 복잡성을 감소시키기 위해, 몇몇 경우에는 기판의 연속적인 배치의 습식 처리 이전에 불화수소산과 염기 성분의 혼합물을 배치로 공급하는 것이 유리할 때가 있다. 또한, 모니터링된 전도도 및 에칭율을 일정한 시간 간격으로 대략 바람직한 값으로 보다 더 정확하게 맞추기 위해서, 불화수소산 및 추가의 염기 성분이 이들 일정한 시간 간격으로 혼합물로서 용액에 첨가되는 것이 유리하다.
본 발명은 반도체 디바이스(또한 능동 디바이스로 언급됨)의 제조에 성공적으로 사용될 수 있지만, 본 발명은 가령 박막 캐패시터 및 저항과 같은 수동 디바이스에도 유리하게 사용될 수 있다. 본 발명의 방법은 반도체 디바이스의 제조에서 통상적으로 사용되는 반도체 몸체를 포함하는 기판 외에, 가령 유리 몸체 또는 SOI(silicon-on-insulator) 몸체를 포함하는 기판에 대해서도 유리하게 사용될 수 있다. 유리 몸체는 박막 트랜지스터 및 액정 화면(LCD)을 구동시키는 능동 어레이의 제조에 사용될 수 있는 반면에, SOI 몸체는 가령 전기통신(telecom) 응용을 위한 고전압 디바이스 및 고 주파수 디바이스에 대해 사용될 수 있다. 또한, 본 발명에 따른 방법을 이행하는 장치는 일련의 수조를 포함하는 이른바 습식 벤치(wet bench)의 일부일 수 있다.

Claims (9)

  1. 기판━상기 기판의 표면에는 후에 제거될 실리콘 산화물 함유 물질이 제공됨━이, 연속적인 배치(batches)로 분할되는 동안, 물 내의 불화수소산(hydrofluoric acid)의 용액을 포함하는 수조(bath) 내에서 습식 처리 되며, 상기 습식 처리 동안, 상기 용액의 전도도가 모니터링되고, 상기 실리콘 산화물 함유 물질이 제거되어 이온 성분을 형성하며, 불화수소산 및/또는 물을 상기 수조 내의 상기 용액에 일정한 시간 간격으로 첨가함으로써 상기 모니터링된 전도도가 대략 바람직한 전도도로 되는 전자 디바이스 특히, 반도체 디바이스(그러나 반도체 디바이스에만 한정되지 않음)를 제조하는 방법에 있어서,
    상기 습식 처리의 시간 간격 간에 상기 실리콘 산화물 함유 물질의 제거의 결과로서 상기 용액의 모니터링된 전도도가 감소하도록, 상기 습식 처리 전에 상기 용액이 염기 성분 MX━상기 염기 성분 MX은 H(+)와는 다른 양이온 M(+) 및 약산의 짝염기인 음이온 X(-)을 포함함━를 구비하는 것을 특징으로 하는 전자 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 염기 성분은 상기 기판의 연속적 배치의 습식 처리 동안 제거될 상기 실리콘 질화물 함유 물질의 양에 기초하여 결정되는 양으로 상기 용액에 첨가되는 것을 특징으로 하는 전자 디바이스 제조 방법.
  3. 제 1 또는 2 항에 있어서,
    불화수소산 외에 추가의 염기 성분 MX━상기 추가의 염기 성분 MX은 H(+)와는 다른 양이온 M(+) 및 약산의 짝염기인 음이온 X(-)을 포함함━가 일정한 시간 간격으로 상기 용액에 추가되어, 에칭율이 일정한 시간 간격으로 대략 바람직한 에칭율로 되도록 하는 것을 특징으로 하는 전자 디바이스 제조 방법.
  4. 제 3 항에 있어서,
    상기 불화수소산 및 상기 추가의 염기 성분이 상기 습식 처리 이전에 조절된 상기 용액의 조성 및 상기 기판의 연속적인 배치의 습식 처리 동안 제거될 상기 실리콘 산화물 함유 물질의 양에 기초하여 결정되는 비율로 일정한 시간 간격으로 상기 용액에 첨가되는 것을 특징으로 하는 전자 디바이스 제조 방법.
  5. 제 3 항에 있어서,
    동일한 성분이 상기 습식 처리 이전에 상기 용액에 첨가되는 상기 염기 성분으로서 제공되고, 일정한 시간 간격으로 상기 용액에 첨가되는 상기 추가의 염기 성분으로서 제공되는 것을 특징으로 하는 전자 다바이스 제조 방법.
  6. 제 5 항에 있어서,
    NH4F가 상기 성분으로서 제공되는 것을 특징으로 하는 전자 디바이스 제조 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    물 내의 불화수소산의 상기 용액이 묽은 용액으로서 제공되는 것을 특징으로 하는 전자 디바이스 제조 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 불화수소산은 약 0.001 내지 5.0 의 중량 백분율의 범위에서 제공되는 전자 디바이스 제조 방법.
  9. 상기 용액을 포함하고 상기 기판을 수용하는 수조와,
    상기 불화수소산 및 상기 물을 상기 수조에 공급하는 공급 수단과,
    상기 용액의 전도도를 모니터링하는 수단과,
    상기 모니터링된 전도도를 일정한 시간 간격으로 상기 대략 바람직한 전도도가 되도록 하는 제어 수단을 포함하는 제 1 항 또는 제 2 항에서 청구된 방법을 실행하는 장치에 있어서,
    상기 염기 성분을 상기 수조로 공급하는 공급 수단을 더 포함하는 것을 특징으로 하는 장치.
KR1020017009344A 1999-11-26 2000-11-09 전자 디바이스 제조 방법 및 장치 KR100664774B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99203978 1999-11-26
EP99203978.4 1999-11-26

Publications (2)

Publication Number Publication Date
KR20010101678A KR20010101678A (ko) 2001-11-14
KR100664774B1 true KR100664774B1 (ko) 2007-01-04

Family

ID=8240910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017009344A KR100664774B1 (ko) 1999-11-26 2000-11-09 전자 디바이스 제조 방법 및 장치

Country Status (5)

Country Link
US (1) US6497238B1 (ko)
EP (1) EP1149411A1 (ko)
JP (1) JP2003515926A (ko)
KR (1) KR100664774B1 (ko)
WO (1) WO2001039262A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210042240A (ko) * 2019-10-08 2021-04-19 사이언테크 코포레이션 습식 공정 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590700B2 (ja) * 2000-07-14 2010-12-01 ソニー株式会社 基板洗浄方法及び基板洗浄装置
US6799589B2 (en) 2000-11-08 2004-10-05 Sony Corporation Method and apparatus for wet-cleaning substrate
US6766818B2 (en) * 2001-04-06 2004-07-27 Akrion, Llc Chemical concentration control device
US8512580B2 (en) * 2001-09-21 2013-08-20 Lg Display Co., Ltd. Method of fabricating thin liquid crystal display device
DE10162191A1 (de) * 2001-12-17 2003-06-18 Wolfgang Coenen Automatisches Vielkanalätzsystem
US7923424B2 (en) * 2005-02-14 2011-04-12 Advanced Process Technologies, Llc Semiconductor cleaning using superacids
US20060183654A1 (en) * 2005-02-14 2006-08-17 Small Robert J Semiconductor cleaning using ionic liquids

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60114579A (ja) * 1983-11-25 1985-06-21 Hitachi Ltd エッチング液の制御方法
US5788801A (en) * 1992-12-04 1998-08-04 International Business Machines Corporation Real time measurement of etch rate during a chemical etching process
JP3636504B2 (ja) * 1995-07-06 2005-04-06 ステラケミファ株式会社 ウエットプロセス装置及び方法
JP3075350B2 (ja) * 1997-12-03 2000-08-14 日本電気株式会社 薬液処理方法および薬液処理装置
US6415803B1 (en) * 1999-10-06 2002-07-09 Z Cap, L.L.C. Method and apparatus for semiconductor wafer cleaning with reuse of chemicals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210042240A (ko) * 2019-10-08 2021-04-19 사이언테크 코포레이션 습식 공정 장치
KR102311277B1 (ko) 2019-10-08 2021-10-12 사이언테크 코포레이션 습식 공정 장치

Also Published As

Publication number Publication date
WO2001039262A1 (en) 2001-05-31
EP1149411A1 (en) 2001-10-31
US6497238B1 (en) 2002-12-24
JP2003515926A (ja) 2003-05-07
KR20010101678A (ko) 2001-11-14

Similar Documents

Publication Publication Date Title
US5336356A (en) Apparatus for treating the surface of a semiconductor substrate
EP1172844A2 (en) Substrate cleaning method and substrate cleaning apparatus
KR100664774B1 (ko) 전자 디바이스 제조 방법 및 장치
JP3211872B2 (ja) 薬液処理方法、半導体基板の処理方法及び半導体装置の製造方法
CN109585334B (zh) 基板处理装置和基板处理方法
JP2009277948A (ja) 半導体ウェーハのエッチング方法及びエッチング装置
US6723226B1 (en) Method and apparatus for forming electrolytic water and apparatus for washing semiconductor substrate using electrolytic water-forming apparatus
JP3075350B2 (ja) 薬液処理方法および薬液処理装置
US6153014A (en) Method of cleaning a silicon wafer using a standard cleaning solution
US6548419B2 (en) Wet etching system for manufacturing semiconductor devices and wet etching method using the same
KR100715064B1 (ko) 반도체 디바이스 제조 방법 및 반도체 디바이스 제조 방법을 수행하는 장치
JP3473063B2 (ja) シリコン基板の洗浄方法
JPH0922891A (ja) ウエットプロセス装置及び方法
JP3430611B2 (ja) エッチング装置と濃燐酸溶液の処理方法
JPH0737851A (ja) 洗浄装置
WO2002062494A1 (en) Controlled fluid flow and fluid mix system for treating objects
JP2002110624A (ja) 半導体基板の表面処理方法及び装置
CN110383429B (zh) 基板处理方法和基板处理装置
JP3216125B2 (ja) 薬液処理方法および薬液処理装置
JPH05166776A (ja) 半導体ウェーハの洗浄方法およびその装置
JPH111781A (ja) エッチング液管理方法及び装置
JP3459719B2 (ja) シリコンウエハ処理装置
JPH1050682A (ja) 半導体装置の製造方法及び製造装置及び半導体装置
JP3819668B2 (ja) 基板処理方法および基板処理装置
JP2003115479A (ja) 半導体装置の製造方法およびウエット処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee