KR100647396B1 - 반도체소자의 패턴 형성방법 - Google Patents

반도체소자의 패턴 형성방법 Download PDF

Info

Publication number
KR100647396B1
KR100647396B1 KR1020040044523A KR20040044523A KR100647396B1 KR 100647396 B1 KR100647396 B1 KR 100647396B1 KR 1020040044523 A KR1020040044523 A KR 1020040044523A KR 20040044523 A KR20040044523 A KR 20040044523A KR 100647396 B1 KR100647396 B1 KR 100647396B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
pattern
layer
dry etching
reducing gas
Prior art date
Application number
KR1020040044523A
Other languages
English (en)
Other versions
KR20050119433A (ko
Inventor
권일영
최동구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040044523A priority Critical patent/KR100647396B1/ko
Publication of KR20050119433A publication Critical patent/KR20050119433A/ko
Application granted granted Critical
Publication of KR100647396B1 publication Critical patent/KR100647396B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체소자의 패턴 형성방법에 관한 것으로, CF 계 플라즈마를 이용한 건식식각 공정시 감광막패턴의 디포메이션을 방지할 수 있도록 하기 위하여, 피식각층 상에 형성된 감광막패턴 표면을 환원성 가스로 처리하여 표면에 표면 변화층을 형성하고 CF 계 플라즈마를 이용하여 건식식각함으로써 상기 감광막패턴의 디포메이션없이 예정된 만큼 피식각층을 식각할 수 있도록 하여 공정을 단순화시키고 그에 따른 생산단가를 절감해 반도체소자의 생산성을 향상시키며 그에 따른 반도체소자의 특성, 수율 및 신뢰성을 향상시킬 수 있도록 하는 기술이다.

Description

반도체소자의 패턴 형성방법{A method for forming a fine pattern of a semiconductor device}
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 패턴 형성방법을 도시한 단면도.
도 2a 및 도 2b 는 상기 도 1a 및 도 1b 의 공정에 따른 감광막의 디포메이션 ( deformation ) 현상을 도시한 사진.
도 3a 내지 도 3c 는 본 발명의 실시예에 따른 반도체소자의 패턴 형성방법을 도시한 단면도.
도 4a 내지 도 4c 는 본 발명의 실시예에 따른 반도체소자의 패턴 형성공정시 변화되는 화학식.
<도면의 주요부분에 대한 부호 설명>
11,31 : 반도체기판 13,33 : 층간절연막, 피식각층
15,35 : 반사방지막 17,37 : 감광막패턴
19,41 : 폴리머층 39 : 표면변화층
본 발명은 반도체소자의 패턴 형성방법에 관한 것으로, 특히 ArF 감광막을 이용한 미세패턴의 형성공정시 실시되는 건식식각 공정시 감광막 내부구조의 연약함으로 인하여 유발되는 디포메이션 현상을 억제할 수 있도록 하는 기술에 관한 것이다.
종래기술은 산화막의 건식식각공정시 실시되는 ArF 감광막의 디포메이션을 극복하기 위하여 상대적으로 디포메이션이 덜한 하드마스크층을 사용하였다.
그러나, 상기 하드마스크층의 사용은 반도체소자의 생산단가를 증가시키는 역할을 한다.
예를들어, 저장전극 콘택 식각의 경우 하드마스크층으로 폴리실리콘을 사용하는데, 이는 폴리실리콘의 증착, 식각, 스트립 및 세정 등의 공정을 추가로 실시하여야 하기 때문에 생산 단가를 증가시키는 문제점이 있다.
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 패턴 형성방법을 제공하는데 그 목적이 있다.
도 1a를 참조하면, 반도체기판(11) 상에 하부구조물(미도시)을 형성하고 그 상부를 평탄화시키는 층간절연막(13)을 형성한다.
상기 층간절연막(13) 상부에 반사방지막(15)을 형성한다.
상기 반사방지막(15) 상부에 감광막패턴(17)을 형성한다. 이때, 상기 감광막패턴(17)은 피식각층인 상기 반사방지막(15)과 층간절연막(13)을 식각하기 위한 마스크로 사용되는 것이다.
도 1b를 참조하면, 상기 감광막패턴(17)을 마스크로 하여 상기 반사방지막(15) 및 층간절연막(13)을 식각한다.
이때, 상기 식각공정은 CF계 플라즈마를 이용한 건식방법으로 실시한 것으로서, 상기 감광막패턴(17)의 모서리 부분이 ⓐ 부분과 같이 제거되는 동시에 표면에 폴리머(19)가 증착된다.
도 2a 및 도 2b 는 상기 도 1a 및 도 1b 의 공정에서의 평면사진으로서, 상기 도 1a 및 도 1b 의 공정을 저장전극 형성공정에 적용하는 경우에 따른 것이다.
상기 도 2a는 도 1a와 같이 식각공정전의 상태를 도시한 것이고, 상기 도 2b 는 상기 도 1b와 같이 식각공정을 실시하여 감광막패턴이 디포메이션된 것을 도시한 것이다.
따라서, 최근에는 상기한 바와 같이 감광막패턴의 디포메이션으로 인한 문제점을 해결하기 위하여 피식각층 상에 하드마스크층을 사용하였다.
그러나, 상기 하드마스크층의 사용은 증착, 식각, 제거 및 세정의 공정을 추가로 실시하여야 하는 공정 단계의 증가 및 생산단가의 증가를 유발시켜 반도체소자의 생산성을 저하시키고 그에 따른 반도체소자의 특성, 수율 및 신뢰성을 저하시킬 수 있는 문제점이 있다.
본 발명은 이러한 종래기술의 문제점을 해결하기 위하여, 감광막패턴의 표면을 환원가스로 처리 ( treatment ) 하여 상기 감광막패턴의 표면에 표면변화층을 형성하고 후속 공정으로 CF 계 플라즈마를 이용한 건식식각공정으로 피식각층을 식각함으로써 감광막의 디포메이션 없이 예정된 패턴을 형성할 수 있도록 하는 반도 체소자의 패턴 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,
반도체기판 상에 피식각층을 형성하는 공정과,
상기 피식각층 상부에 감광막패턴을 형성하는 공정과,
상기 감광막패턴의 표면을 H2, CO, CH4, C3H8 및 C4H10 중에서 선택된 어느 하나의 환원성 가스에 노출시켜 감광막패턴 표면에 카본 리치 ( carbon rich ) 상태의 표면 변화층을 형성하는 공정과,
상기 감광막패턴을 마스크로 하여 상기 피식각층을 식각하되, CF 계 플라즈마를 이용한 건식식각공정으로 상기 표면변화층 표면에 폴리머를 유발시키는 공정을 포함하는 것과,
상기 환원성 가스 처리 공정은 환원성 가스가 열적 또는 전기적으로 활성화된 상태에서 실시하는 것과,
상기 환원성 가스 처리 공정은 챔버 외부에서 활성화시키고 챔버내부로 주입되어 실시하는 것과,
상기 환원성 가스 처리 공정은 캐소드의 바이어스가 인가되지 않는 챔버에서 실시하는 것과,
상기 CF 계 플라즈마를 이용한 건식식각공정은 CHF 계 가스를 추가하여 실시하되, 상기 CF 계 플라즈마를 이용한 건식식각공정은 전체 가스 유량의 20 ∼ 30 퍼센트만큼 CHF 계 가스가 사용되는 것과,
상기 CF 계 플라즈마를 이용한 건식식각 공정은 챔버의 캐소드 온도를 -50 ∼ 상온으로 유지하면 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3c 는 본 발명의 실시예에 따른 반도체소자의 패턴 형성방법을 도시한 단면도이고, 도 4a 내지 도 4c 는 상기 도 3a의 공정후 환원성가스 처리 전후의 단계와 C-C 재결합 단계를 각각 도시한 화학식이다.
도 3a 를 참조하면, 반도체기판(31) 상에 하부구조물(미도시)을 형성하고 그 상부를 평탄화시키는 층간절연막(33)을 형성한다.
상기 층간절연막(33) 상부에 반사방지막(35)을 형성한다.
상기 반사방지막(35) 상부에 감광막패턴(37)을 형성한다. 이때, 상기 감광막패턴(37)은 피식각층인 상기 반사방지막(35)과 층간절연막(33)을 식각하기 위한 노광마스크로 노광 및 현상하여 형성한 것이다.
여기서, 상기 감광막패턴(37)은 ArF 감광막으로서, 도 4a와 같은 화학식으로 형성된 것이다.
도 3b를 참조하면, 상기 감광막패턴(37)의 표면을 환원성가스로 처리 ( treatment ) 하여 상기 감광막패턴(37)의 표면에 표면변화층(39)을 형성한다.
이때, 상기 환원성 가스 처리 공정은 H2, CO, CH4, C3H8 및 C4H10 중에서 선택된 어느 하나의 환원성 가스에 상기 감광막패턴(37)의 표면을 노출시켜 카본 리치 ( carbon rich ) 상태로 상기 감광막패턴(37)의 표면을 변환시키는 것이다. 이는 후속 건식식각공정시 사용되는 폴리머 프리커서 ( polymer precursor ) 가 커버링을 용이하게 할 수 있도록 하여 하드 ( hard ) 한 플라즈마 환경에서도 디포메이션 현상이 유발되지 않도록 하는 것이다. 여기서, 상기 환원성 가스는 열적 또는 전기적으로 활성화된 상태로 사용되되, 챔버 외부에서 활성화되어 챔버내부로 주입되어 사용되며 캐소드에 바이어스가 걸리지 않는 조건으로 환원성 가스 처리 ( treatment ) 한 것이다.
또한, 상기 환원성 가스 처리 공정은 감광막패턴(37)에서 카본과 결합하고 있는 CH2와 산소를 인터널 스트레스 없이 증착시키고 카본과 카본의 재결합을 유도하여 도 4b 의 화학식을 거쳐 도 4c 의 화학식을 갖는 표면변화층(39)을 형성하는 것이다.
일반적으로, 상기 감광막패턴(37)의 디포메이션은, 도 4b 의 단계에 도시된 바와 같이 카본과 산소의 이중결합 ( C=O ) 의 절단 ( scission ) 현상으로 인하여 발생되는 인터널 스트레스 ( internal stress ) 로 판단한다.
이러한 관점에서, CF 계 플라즈마를 이용한 건식식각공정을 실시하는 경우, 상기 CF 계 플라즈마의 불소 ( F ) 가 상기 카본과 산소의 이중결합 ( C=O )을 공격하면서 발생되는 인터널 스트레스로 인하여 디포메이션 현상이 유발된다고 할 수 있다.
도 3c를 참조하면, CF 계 플라즈마를 이용한 건식식각공정을 실시하되, 상기 감광막패턴(37)을 마스크로 하여 상기 반사방지막(35) 및 층간절연막(33)을 식각함으로써 상기 표면변화층(39) 표면에 폴리머층(41)을 형성하며 피식각층인 층간절연막(33)을 식각한다.
이때, 상기 CF 계 플라즈마를 이용한 건식식각공정은, 수퍼 플로오르 폴리머 증착이 가능하도록 주가스인 CF 계의 가스에 CHF 계 가스를 추가하여 진행하거나, 캐소드 온도를 -50 ∼ 상온의 낮은 유지하며 실시할 수 있다. 여기서, 상기 CHF 계 가스는 주가스를 포함한 전체 유량의 20 ∼ 30 퍼센트만큼 사용한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 패턴 형성방법은, 하드마스크층의 사용없이 감광막패턴의 디포메이션을 방지하며 예정된 식각공정을 실시할 수 있도록 함으로써 공정을 단순화시키며 생산단가를 절감하여 반도체소자의 생산성을 향상시키고 그에 따른 반도체소자의 수율, 신뢰성 및 특성을 향상시킬 수 있는 효과를 제공한다.

Claims (7)

  1. 반도체기판 상에 피식각층을 형성하는 공정과,
    상기 피식각층 상부에 감광막패턴을 형성하는 공정과,
    상기 감광막패턴의 표면을 H2, CO, CH4, C3H8 및 C4H10 중에서 선택된 어느 하나의 환원성 가스에 노출시켜 감광막패턴 표면에 카본 리치 ( carbon rich ) 상태의 표면 변화층을 형성하는 공정과,
    상기 감광막패턴을 마스크로 하여 상기 피식각층을 식각하되, CF 계 플라즈마를 이용한 건식식각공정으로 상기 표면변화층 표면에 폴리머를 유발시키는 공정을 포함하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 환원성 가스 처리 공정은 환원성 가스가 열적 또는 전기적으로 활성화된 상태에서 실시하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  3. 제 1 항에 있어서,
    상기 환원성 가스 처리 공정은 챔버 외부에서 활성화시키고 챔버내부로 주입되어 실시하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  4. 제 1 항에 있어서,
    상기 환원성 가스 처리 공정은 캐소드의 바이어스가 인가되지 않는 챔버에서 실시하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  5. 제 1 항에 있어서,
    상기 CF 계 플라즈마를 이용한 건식식각공정은 CHF 계 가스를 추가하여 실시하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  6. 제 5 항에 있어서,
    상기 CF 계 플라즈마를 이용한 건식식각공정은 전체 가스 유량의 20 ∼ 30 퍼센트만큼 CHF 계 가스가 사용되는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
  7. 제 1 항에 있어서,
    상기 CF 계 플라즈마를 이용한 건식식각공정은 챔버의 캐소드 온도를 -50 ∼ 상온으로 유지하며 실시하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.
KR1020040044523A 2004-06-16 2004-06-16 반도체소자의 패턴 형성방법 KR100647396B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040044523A KR100647396B1 (ko) 2004-06-16 2004-06-16 반도체소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040044523A KR100647396B1 (ko) 2004-06-16 2004-06-16 반도체소자의 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20050119433A KR20050119433A (ko) 2005-12-21
KR100647396B1 true KR100647396B1 (ko) 2006-11-23

Family

ID=37292144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040044523A KR100647396B1 (ko) 2004-06-16 2004-06-16 반도체소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100647396B1 (ko)

Also Published As

Publication number Publication date
KR20050119433A (ko) 2005-12-21

Similar Documents

Publication Publication Date Title
JP4034164B2 (ja) 微細パターンの作製方法及び半導体装置の製造方法
US20060134917A1 (en) Reduction of etch mask feature critical dimensions
US20080160765A1 (en) Method for forming pattern in semiconductor device
US20070122753A1 (en) Method for manufacturing semiconductor device
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JP2010045264A (ja) 半導体装置の製造方法
US8409457B2 (en) Methods of forming a photoresist-comprising pattern on a substrate
KR100647396B1 (ko) 반도체소자의 패턴 형성방법
US7648924B2 (en) Method of manufacturing spacer
KR20080060363A (ko) 반도체 소자의 패턴 형성 방법
KR20060104397A (ko) 반도체 소자의 패턴 형성 방법
JP2007096214A (ja) 半導体装置の製造方法
US7994065B2 (en) Method for fabricating semiconductor device
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
US7199034B1 (en) Flash memory device and method for fabricating the same
CN111834201A (zh) 半导体工艺方法
KR101016334B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20050000970A (ko) 반도체 소자의 제조방법
JP2008016852A (ja) フラッシュメモリ素子の製造方法
US20070015369A1 (en) Method of manufacturing a semiconductor device
KR20060011021A (ko) 반도체 소자의 제조 방법
KR20050104828A (ko) 반도체 소자의 게이트 형성방법
KR100769149B1 (ko) 반도체 소자 형성방법
KR100518236B1 (ko) 반도체소자의 게이트산화막 형성방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee