KR100647111B1

KR100647111B1 - 데이터 드라이버 및 그것을 이용한 표시 장치

Info

Publication number: KR100647111B1
Application number: KR1020000078975A
Authority: KR
Inventors: 우도신냐; 구도오사무
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2000-07-18
Filing date: 2000-12-20
Publication date: 2006-11-17
Also published as: JP2002032053A; KR20020007956A; US6864869B2; US20020008684A1; JP4615100B2

Abstract

본 발명은 제조 단계에서 용이하고 확실한 동작 시험이 가능한 동시에, 시험 시간을 단축할 수 있는 데이터 드라이버 및 그것을 이용한 표시 장치를 제공한다.

사다리 형상의 저항부(56)와 셀렉터부(58) 사이를 전기적으로 접속/분리하는 전환 스위치부(60)가 설치되어 있다. 각 계조 전압선(l1∼l64)에 있어서 사다리 형상의 저항부(56)와 반대측 배선 단부에는 각 계조 전압선(l1∼l64)의 각각을 "H" 레벨 또는 "L" 레벨로 설정하거나 또는 각 계조 전압선(l1∼l64) 단을 하이 임피던스 상태로 설정하는 상태 설정 회로(62)가 설치되어 있다. 상태 설정 회로(62)는 보다 더 테스트 클록 TST-CLK에 동기하여 동작하는 시프트 레지스터를 내장한 시험용 제어부(64)에 접속되어 있다.

Description

데이터 드라이버 및 그것을 이용한 표시 장치{DATA DRIVER AND DISPLAY DEVICE USING IT}

도 1은 본 발명의 일 실시예에 의한 액정 표시 장치의 개략적인 구성을 도시한 도면.

도 2는 본 발명의 일 실시예에 의한 데이터 드라이버를 이용한 액정 표시 장치의 개략적인 구성을 도시한 도면.

도 3은 본 발명의 일 실시예에 의한 데이터 드라이버의 개략적인 구성을 도시한 도면.

도 4는 본 발명의 일 실시예에 의한 변형예에 따른 데이터 드라이버의 개략적인 구성을 도시한 도면.

도 5는 본 발명의 일 실시예에 의한 다른 변형예에 따른 데이터 드라이버의 개략적인 구성을 도시한 도면.

도 6은 종래의 액정 표시 장치의 개략적인 구성을 도시한 도면.

도 7은 종래의 데이터 드라이버의 개략적인 구성을 도시한 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

1 : 어레이 기판

2 : 게이트 버스 라인

4 : 데이터 버스 라인

6 : TFT

8 : 화소 전극

16 : 데이터 드라이버

18 : 게이트 드라이버

20 : 타이밍 컨트롤러

28 : 데이터선

30 : 제어선

50, 500 : 시프트 레지스터

52, 502 : 래치 회로

54, 504 : 버퍼

56, 506 : 사다리 형상의 저항부

58, 508 : 셀렉터부

60, 70 : 전환 스위치부

62, 72 : 상태 설정 회로

64, 74 : 시험용 제어부

101 : 액정 표시 패널

103∼117 : 데이터 드라이버

C1∼C64, N1∼N64 : 상태 전환용 스위칭 소자

H1∼H64 : 상태 전환 회로

11∼164 : 계조 전압선

1s1∼1s64, P1∼P64, Tr1∼Tr6: 스위칭 소자

R1∼R63 : 저항

S1-1∼S64-m : 디코더

본 발명은 아날로그 계조 전압을 각 데이터 버스 라인에 출력하는 데이터 드라이버 및 그것을 이용한 표시 장치에 관한 것이다.

종래의 데이터 드라이버가 탑재된 액정 표시 패널의 구성예에 관해서 도 6을 이용하여 설명한다. 도 6은 예컨대 a-Si(amorphous silicon)으로 채널층을 형성한 박막 트랜지스터(TFT)를 스위칭 소자로서 갖는 종래의 액정 표시 패널(101)의 개략적인 구성을 나타내고 있다. 패널(101)의 표시 영역(90) 내에는 도면 중 상하 방향으로 연장되는 데이터 버스 라인(Ld)이 도면 중 좌우 방향으로 평행하게 복수 형성되며, 또한, 데이터 버스 라인(Ld)과 거의 직교하는 방향으로 연장되는 게이트 신호선(도시 생략)이 도면 중 상하 방향으로 평행하게 복수 형성되어 있다. 각 데이터 버스 라인(Ld)은 데이터 드라이버(103∼117) 중 어느 하나에 접속되어 구동되도록 되어 있다. 또한, 복수의 게이트 신호선 각각은 도시 생략된 게이트 드라이버에 의해 구동되도록 되어 있다.

예컨대, SVGA (Super Video Graphics Array)인 가로 800화소, 세로 600화소 의 매트릭스 표시의 패널로서, 1화소가 적색(R), 녹색(G), 청색(B)의 3가지 서브 화소로 이루어지는 컬러 표시인 경우, 1개의 게이트 신호선(주사선) 상의 표시 서브 화소수는 2400(=800×3)이 된다. 이 액정 표시 장치(101)를 선순차(線順次) 구동 방식으로 구동하기 위해서는, 예컨대 1개당 300개의 데이터 버스 라인(Ld)을 구동할 수 있는 8개의 데이터 드라이버(103∼117)가 데이터 버스 라인(Ld)의 상하 단부측에 4개씩 실장된다. 데이터 버스 라인(Ld)은 예컨대 도면 중 왼쪽에서 오른쪽으로 향하여 순서대로 패널 상하에 설치된 데이터 드라이버(103∼117)에 1개씩 교대로 접속되어 있다.

각 데이터 버스 라인(Ld)에 도면 중 왼쪽 순으로 번호를 붙이면, 데이터 드라이버(103)는 번호 1∼599의 홀수 번의 데이터 버스 라인(Ld)을 구동하고, 데이터 드라이버(111)는 번호 2∼600의 짝수 번의 데이터 버스 라인(Ld)을 구동한다. 이하 동일하게, 데이터 드라이버(105, 107, 109)는 번호 601∼1199, 1201∼1799, 1801∼2399의 홀수 번의 데이터 버스 라인(Ld)을 각각 구동하고, 데이터 드라이버(113, 115, 117)는 번호 602∼1200, 1202∼1800, 1802∼2400의 짝수 번의 데이터 버스 라인(Ld)을 각각 구동한다.

액정 표시 장치(101)에 접속된 컴퓨터 등의 시스템측에서는 통상 1주사선 분의 표시 데이터가 데이터 버스 라인(Ld)의 번호순(올림차순 또는 내림차순)으로 출력된다. 따라서, 각 표시 데이터가 소정의 데이터 버스 라인(Ld)으로부터 출력되도록, 각 표시 데이터를 데이터 드라이버(103∼117) 중 어느 하나에 할당하는 배당 회로(119)가 별도로 설치되어 있다. 또한, 시스템측으로부터 송출되는 각 화소의 R, G, B 3원색의 표시 데이터가 아날로그 데이터, 디지털 데이터의 어디에라도 데이터 드라이버(103∼117)에 입력될 때는 표시 계조수에 대응하는 비트수의 디지털 데이터로서 입력된다.

도 6에 도시한 데이터 드라이버(103∼117)는 각각 동일한 구성을 갖고 있으며, 데이터 드라이버(103)를 예로 들어 그 개략적인 구조를 도 7을 이용하여 설명한다. 데이터 드라이버(103)는 디지털의 계조 데이터가 입력되는 시프트 레지스터(500)를 갖고 있다. 계조 데이터는 예컨대 각각 6비트로 이루어지는 적색(R) 데이터(Rd(0-5)), 녹색(G) 데이터(Gd(0-5) 및 청색(B) 데이터(Bd(0-5))이며, 각 색깔마다 64계조의 계조 표시가 가능하도록 되어 있다.

또한, 시프트 레지스터(500)는 예컨대 300단으로 구성되며, 하나의 데이터 드라이버(103)로써 300개의 데이터 버스 라인에 계조 데이터를 출력할 수 있게 되어 있다. 시프트 레지스터(500)는 도시 생략된 제어부에서 보내준 도트 클록(DCLK)에 동기하여 계조 데이터를 순차적으로 각 단에 받아들이도록 되어 있다.

시프트 레지스터(500)의 각 단(1∼300)의 각 출력 단자는 다음 단의 래치 회로(502)에 접속되어 있다. 시프트 레지스터(500)의 모든 단에 계조 데이터가 격납되어 래치 펄스(LP)가 출력되면, 래치 회로(502)는 시프트 레지스터(500)의 각 단의 계조 데이터를 래치한다.

래치 회로(502)의 다음 단에는 기준 전압 선택 회로가 설치되어 있다. 기준 전압 선택 회로는 각 데이터 버스 라인에 64단계의 전압값을 공급하는 하나의 사다리 형상의(ladder) 저항부(506)와 데이터 버스 라인마다 설치된 셀렉터부(508)를 갖고 있다.

사다리 형상의 저항부(506)는 63개의 저항(R1∼R63)이 직렬로 접속되어 있으며, 저항 (R1)의 일단자측에는 전압 V0이 인가되고, 저항(R63)의 일단자측에는 전압 V63이 인가된다. 사다리 형상의 저항부(506)로부터는 전압 V0을 각 셀렉터부(508)에 공급하기 위한 계조 전압선(l1)이 인출되어 있다. 또한, 전압 V63을 각 셀렉터부(58)에 공급하기 위한 계조 전압선(l64)이 인출되어 있다. 또한 탭 접속에 의해 인접 저항의 각 접속점으로부터 계조 전압선(l2∼l62)이 인출되어 있으며, 저항 분할에 의해 전압 V0∼V63까지 64단계의 전압값이 계조 전압선(l1∼l64)에 의해 각 셀렉터부(508)에 공급되도록 되어 있다.

다음에, 셀렉터부(508)에 관해서 설명한다. 예컨대 첫번째 데이터 버스 라인용의 셀렉터부(508)는 64개의 디코더(S1-1∼S64-1)를 갖고 있다. 각 디코더(S1-1∼S64-1)는, 예컨대 pch-MOSFET로 이루어지는 6개의 스위칭 소자(Tr1∼Tr6)를 갖고 있다. 디코더(S1-1∼S64-1)에 설치된 첫번째 스위칭 소자(Tr1)의 드레인 전극은 사다리 형상의 저항부(506)로부터 인출된 64개의 계조 전압선(l1∼l64)에 순차적으로 접속되어 있다.

스위칭 소자(Tr1)의 소스 전극은 다음 단의 스위칭 소자(Tr2)의 드레인 전극에 접속되어 있다. 이하 동일하게, 스위칭 소자(Tr1∼Tr6)가 이 순서대로 직렬로 접속되고, 스위칭 소자(Tr6)의 소스 전극이 첫번째 출력선(Out1)에 접속되어 있다. 출력선(Out1)은 버퍼(504)를 통해 첫번째 데이터 버스 라인에 접속되어 있다.

스위칭 소자(Tr1)의 게이트 전극은 래치 회로(502) 내에서 첫번째 데이터 버스 라인용에 유지된 6비트의 계조 데이터 중 예컨대 1비트째의 비트선 D1 또는 /D1 중 어딘가에 접속되어 있다. 여기서, "/"는 신호 레벨이 로우(L)로 활성화되는 것을 나타내고 있다. 마찬가지로 하여, 디코더(S1-1∼S64-1)의 각 스위칭 소자(Tr2∼Tr6)의 게이트 전극은 래치 회로(502) 내에서 첫번째 데이터 버스 라인용에 유지된 6비트의 계조 데이터 중 2비트째부터 6비트째의 각 비트선 D2(또는 /D2)∼D6(또는 /D6)에 순차적으로 접속되어 있다.

자세한 설명은 생략하지만, 디코더(S1-1∼S64-1)의 각 스위칭 소자(Tr1∼Tr6)의 게이트 전극에 접속하는 비트선 D 또는 /D를 적절하게 선택하여 결선함으로서 래치 회로(502)에 유지된 계조 데이터에 따라 64단계의 전압 중 하나를 선택할 수 있다. 예컨대 첫번째 데이터 버스 라인에서는 래치 회로(502)에 유지된 계조 데이터에 따라 디코더(S1-1∼S64-1) 중 어느 하나의 디코더 스위칭 소자(Tr1∼Tr6)는 전부 온이 되고, 다른 디코더의 스위칭 소자(Tr1∼Tr6)의 적어도 하나는 오프가 되는 상태를 설정할 수 있다.

이에 따라, 스위칭 소자(Tr1∼Tr6)가 전부 온이 된 디코더에 접속된 계조 전압선(l)으로부터 원하는 아날로그의 계조 전압을 첫번째 데이터 버스 라인에 출력할 수 있게 된다. m번째의 데이터 버스 라인에 관해서도 똑같은 동작에 의해 원하는 아날로그 계조 전압을 선택하여 출력할 수 있게 된다.

출력선(Out1)에 출력된 아날로그 계조 전압은 버퍼(504)를 통해 첫번째 데이터 버스 라인에 접속된 화소용 TFT(도시 생략)의 드레인 전극에 인가된다. 소정의 게이트 버스 라인에 송출된 게이트 펄스에 의해 온 상태가 된 화소용 TFT로부터 해당 계조 전압이 화소 전극에 인가되어 1게이트 버스 라인 분의 계조 표시가 이루어 진다.

또한, 통상 액정의 열화를 방지하기 위해서 액정에 인가되는 계조 전압에는 프레임마다 극성을 반전시키는 소위 반전(교류) 구동이 이루어진다. 그 때문에 데이터 드라이버에서는 공통 전위에 대하여 정극성(+V)과 부극성(-V) 양쪽을 각각 64단계로 출력할 수 있도록 사다리 형상의 저항 및 디코더를 구성하지만, 설명을 간략화하기 위해 도 7에서는 정극성측의 구성만을 도시하고 있다.

그런데, 이 데이터 드라이버는 제조 공정의 최종 단계에서 그 성능 평가 또는 기능 시험이 행하여진다. 이 평가나 시험에서는 데이터 드라이버를 실제 동작 상태와 동일한 조건으로 가동시켜 불량을 검출하도록 하고 있다. 즉, 모든 셀렉터부(508)에 64개의 계조 데이터를 순차적으로 출력하고, 각 출력선 Out1∼Outm에서 출력되는 아날로그 계조 전압을 테스터로 모니터한다. 출력선 Out1∼Outm 중 어느 하나의 출력 신호 레벨이 기준 레벨에 미치지 못하면, 해당 데이터 드라이버를 불량으로 판정한다.

여기서, 예컨대 정극성측이 V0=0V, V63=5V이며, 부극성측이 V0=0V, V63=-5V라고 한다. 상기한 바와 같이 한 쪽 극성이 64계조라고 하면, 계조간의 전압차는 80mV 정도 밖에 없다. 또한, 128계조나 256계조를 실현하고자 하면 계조 사이의 전압차는 더욱 작아져서 20∼40mV 정도가 된다.

따라서, 계조 데이터를 순차적으로 인가하여 데이터 드라이버의 성능 평가나 기능 시험을 하고자 하면, 상술한 바와 같이 인접한 계조간의 계조 전압차가 작기 때문에 표시 분해능이 비교적 우수한 고정밀도의 테스터를 이용할 필요가 있으므로 시험에 소요되는 비용이 비싸진다고 하는 문제가 있다.

또한, 아날로그의 계조 전압 레벨이 충분히 안정 상태에 있을 때 각 출력선 Out1∼Outm의 출력을 모니터해야만 한다. 이 때문에 계조 데이터를 고속으로 전환하여 단시간에 시험을 할 수 없다고 하는 문제가 생긴다. 또한, 다수의 디코더(S)에 대하여 상기 동작을 반복해야 하므로, 시험에 장시간이 소요되는 문제가 생긴다.

또한, 제조 공정에서 인접 계조 전압선 사이에 이물질이 부착되었지만 단락되지 않은 데이터 드라이버를 찾아 내어 불량품으로서 처리하기 위한 스트레스 전압을 배선 사이에 인가하는 시험을 할 수 없다고 하는 문제도 있다. 따라서, 시간이 경과되어 불량을 일으킬 가능성이 있는 데이터 드라이버를 액정 패널에 실장해 버려 제품 출하 후에 액정 표시 장치에 표시 불량이 발생하는 문제도 있다.

본 발명의 목적은 용이하고도 확실한 동작 시험이 가능하고 동시에, 시험 시간을 단축할 수 있는 데이터 드라이버 및 그것을 이용한 표시 장치를 제공하는 것이다.

상기 목적은 복수의 데이터 버스 라인에 아날로그 계조 전압을 출력하는 데이터 드라이버에 있어서, 소정의 계조수만큼 복수의 아날로그 계조 전압을 생성하는 계조 전압 생성부와, 상기 데이터 버스 라인마다 설치되어, 계조 데이터에 기초해서 상기 복수의 아날로그 계조 전압 중 어느 하나를 선택하는 셀렉터부와, 상기 계조 전압 생성부에 접속되어 상기 복수의 아날로그 계조 전압마다 설치되어, 상기 셀렉터부에 상기 아날로그 계조 전압을 공급하는 복수의 계조 전압선과, 동작 시험시에 상기 계조 전압선을 상기 계조 전압 생성부로부터 전기적으로 분리하고, 통상 동작시에 상기 계조 전압선을 상기 계조 전압 생성부와 전기적으로 접속하는 전환부와, 상기 동작 시험시에 상기 복수의 계조 전압선의 각각을 독립적으로 "H" 레벨 또는 "L" 레벨로 설정 가능한 상태 설정 회로와, 상기 동작 시험시에 상기 상태 설정 회로를 제어하여 상기 복수의 계조 전압선 중 소정의 1개만을 "H" 상태로 설정하고, 나머지 상기 복수의 계조 전압선을 "L" 상태로 설정하는 시험용 제어부를 갖는 것을 특징으로 하는 데이터 드라이버에 의해서 달성된다.

동작 시험시에 상기 복수의 계조 전압선의 적어도 일부 또는 전부를 상기 계조 전압 생성부로부터 전기적으로 분리함으로써, 상기 계조 전압선을 임의의 전압 레벨로 설정하여 시험하는 것이 가능해진다. 이에 따라 상기 계조 전압 생성부로부터 각 계조 전압선에 출력되는 아날로그 계조 전압의 인접간의 전압차가 아무리 작더라도 동작 시험을 용이하고 확실하게 단시간에 수행할 수 있게 된다.

상기 본 발명의 데이터 드라이버에 있어서, 상기 계조 전압 생성부는 직렬로 접속된 복수의 저항을 구비하고, 저항 분할에 의해 분압된 상기 복수의 아날로그 계조 전압을 생성하는 사다리 형상의 저항부를 갖는 것을 특징으로 한다. 또한, 상기 본 발명의 데이터 드라이버에 있어서, 상기 계조 전압 생성부는 직렬로 접속된 복수의 트랜지스터를 구비하며, 상기 트랜지스터의 온 저항을 사용한 저항 분할에 의해 분압된 상기 복수의 아날로그 계조 전압을 생성하는 사다리 형상의 저항부를 갖고 있는 것을 특징으로 한다.

또한, 상기 본 발명의 데이터 드라이버에 있어서, 상기 상태 설정 회로는 통상 동작시에 상기 복수의 계조 전압선단을 하이 임피던스 상태로 유지하는 것을 특징으로 한다.

상기 본 발명의 데이터 드라이버에 있어서, 상기 상태 설정 회로는 상기 복수의 계조 전압선에 있어서의 상기 계조 전압 생성부와 반대측 배선 단부에 설치되어 있는 것을 특징으로 한다. 또한, 상기 상태 설정 회로는 상기 복수의 계조 전압선 각각의 상기 배선 단부에 출력단이 접속된 CMOS 구조의 복수의 상태 전환용 스위칭 소자와, 상기 상태 전환용 스위칭 소자 각각의 출력 상태를 "H", "L" 또는 "Hiz(하이 임피던스)" 상태로 설정하는 복수의 상태 전환 회로를 갖는 특징으로 한다.

또한, 상기 시험용 제어부는 상기 동작 시험시에 상기 상태 설정 회로를 제어하여 상기 복수의 계조 전압선 중 1개만을 순차 "H" 상태로 설정하는 것을 특징으로 한다.

또한, 상기 상태 설정 회로는 상기 계조 전압 생성부와 상기 셀렉터부 사이에 상기 복수의 계조 전압선에 각각 접속된 복수의 상태 전환용 스위칭 소자를 갖고 있는 것을 특징으로 한다.

상기 데이터 드라이버에 있어서 상기 시험용 제어부는 상기 동작 시험시에 상기 상태 설정 회로를 제어하여, 상기 복수의 계조 전압선 중 1개만을 순차 "H" 상태로 설정하는 시험용 제어부를 갖는 것을 특징으로 한다.

본 발명의 구성에 의하면, 복수의 계조 전압선 각각에 "H" 또는 "L" 레벨의 전압을 인가하여 동작 시험을 할 수 있기 때문에, 단시간에 정확하게 데이터 드라이버의 정상·불량을 판단할 수 있다. 또한, 본 발명의 구성에 의하면, 복수의 계조 전압선의 전위를 배선마다 "H" 또는 "L" 레벨로 전환할 수 있기 때문에, 스트레스 전압을 배선 사이에 인가하는 시험을 할 수도 있다.

또한, 상기 목적은 복수의 데이터 버스 라인을 가지고 화상을 표시하는 표시장치에 있어서, 상기 복수의 데이터 버스 라인에 아날로그 계조 전압을 출력하는 데이터 드라이버로서, 상기 본 발명의 데이터 드라이버를 탑재한 것을 특징으로 하는 표시 장치에 의해서 달성된다.

본 발명에 의하면, 시간이 경과되어 불량을 일으킬 가능성이 있는 데이터 드라이버는 실장되지 않도록 할 수 있기 때문에, 제품 출하 후의 액정 표시 장치의 문제점 발생을 줄일 수 있다.

본 발명의 일 실시예에 의한 데이터 드라이버 및 그것을 이용한 액정 표시 장치에 관해서 도 1 내지 도 5를 이용하여 설명한다. 우선, 본 실시예에 의한 액티브 매트릭스형의 액정 표시 장치로서, 박막 트랜지스터(TFT : Thin Film Transistor)를 스위칭 소자에 이용한 액정 표시 장치의 구조를 도 1을 이용하여 간단히 설명한다. 도 1은 액정 표시 장치를 패널 상면에서 본 상태를 나타내고 있으며, 어레이 기판(1)과 대향 기판(가장자리 변을 파선으로 도시)(14) 2장의 유리 기판 사이에 액정이 봉입되어 있다.

어레이 기판(1) 상에는 예컨대 도면 좌우 방향으로 연장되는 게이트 버스 라인(2)이 상하 방향으로 평행하게 복수 형성되어 있다. 도시 생략된 절연막을 통해 도면 상하 방향으로 연장되는 데이터 버스 라인(4)이 좌우 방향으로 평행하게 복수 형성되어 있다. 이와 같이 가로 세로로 형성된 게이트 버스 라인(2)과 데이터 버스 라인(4)으로 획정된 매트릭스형의 복수 영역 각각은 화소 영역으로서 화소 전극(8)이 형성되어 있다.

각 화소 영역의 게이트 버스 라인(2)과 데이터 버스 라인(4)의 교차점 근방에는 TFT(6)가 형성되고, TFT(6)의 게이트 전극은 게이트 버스 라인(2)에, 드레인 전극은 데이터 버스 라인(4)에 각각 접속되어 있다. 또한, 소스 전극은 화소 전극(8)에 접속되어 있다. 각 게이트 버스 라인(2)은 게이트 드라이버(18)에 의해 구동되고, 각 데이터 버스 라인(4)은 데이터 드라이버(16)에 의해 구동된다. 데이터 드라이버(16)로부터 각 데이터 버스 라인(4)에 대하여 계조 전압이 출력되고, 어느 한 쪽의 게이트 버스 라인(2)에 게이트 신호가 출력되면, 해당 게이트 버스 라인(2)에 게이트 전극이 접속된 일련의 TFT(6)가 온이 되어, 이들 TFT(6)의 소스 전극과 접속된 화소 전극(8)에 계조 전압이 인가된다.

다음에, 본 실시예에 의한 액정 표시 장치의 표시 구동계의 개략적인 구성에 관해서 도 2를 이용하여 설명한다. 도 2는 액정 표시 장치를 패널 상면에서 본 상태를 도시하고 있으며, 어레이 기판(1) 상의 화소의 구성 등은 도 1에 도시한 것과 동일하므로 이들 도시는 생략하고 있다.

도 2에 도시한 바와 같이, 복수의 데이터 버스 라인(4)에 각각 데이터 신호를 출력하는 복수의 데이터 드라이버(16-1∼16-n)가 패널 상측 왼쪽에서 오른쪽으로 순서대로 예컨대 TAB(Tape Automated Bonding) 실장에 의해 어레이 기판(1)에 접속되어 있다. 마찬가지로 하여 패널 죄측 위에서 아래를 향해서 복수의 게이트 드라이버(18-1∼18-n)가 설치되어 있다. 게이트 드라이버(18-1∼18-n)는 신호선(26)을 통해 게이트 드라이버 제어 신호를 출력하는 타이밍 컨트롤러(20)에 접속되어 있다.

타이밍 컨트롤러(20)에는 PC(퍼스널 컴퓨터) 등의 시스템측에서 출력된 클록(CLK) 및 데이터 인에이블 신호(Enab) 및 디지털의 계조 데이터 등이 입력된다.

타이밍 컨트롤러(20)는 수평 카운터(22) 및 수직 카운터(24)를 갖고 있다. 수평 카운터(22)는 외부 클록(CLK)에 기초하여 생성된 도트 클록(DCLK)의 수를 카운트한다. 수직 카운터(24)는 데이터 인에이블 신호(Enab)의 수를 카운트한다. 수평, 수직 카운터(22, 24)의 출력치는 디코더(도시 생략)에 입력되고, 이들에 기초하여 디코더로부터 여러 종류의 제어 신호가 출력된다.

타이밍 컨트롤러(20)는 게이트 드라이버 제어 신호로서 게이트 클록(GCLK)과 게이트 스타트 신호(GST)를 출력한다. 게이트 클록(GCLK)과 게이트 스타트 신호(GST)는 수평 카운터(22)로 데이터 인에이블 신호(Enab)의 하강 엣지 또는 상승 엣지로부터의 도트 클록(DCLK)의 수를 카운트하여 얻어지는 수평 주기에 기초하여 출력된다. 게이트 스타트 신호(GST)는 데이터 인에이블 신호(Enab)의 수를 수직 카운터(24)로 카운트하여 얻어지는 수직 주기에 기초하여 출력된다.

타이밍 컨트롤러(20)는 데이터 드라이버 제어 신호로서 도트 클록(DCLK), 래치 펄스(LP), 극성 신호(POL) 및 데이터 스타트 신호(DST)를 출력한다. 래치 펄스(LP), 극성 신호(POL) 및 데이터 스타트 신호(DST)는 상술한 수평 카운터(22)로 얻어지는 수평 주기에 기초하여 출력된다. 이들 제어 신호는 제어선(30)을 통해 데이터 드라이버(l6-1∼16-n)에 출력된다. 또한, 계조 데이터는 데이터선(28)을 통해 데이터 드라이버(16-1∼16-n)에 입력된다.

다음에, 데이터 드라이버(16-1∼16-n)에 대해서 보다 상세히 설명한다. 도 3은 데이터 드라이버 16-1의 개략적인 구성을 도시하고 있다. 또한, 다른 데이터 드라이버 16-2∼16-n도 같은 구성이기 때문에 이들 설명은 생략한다.

데이터 드라이버(16-1)는 도 2에 도시한 데이터선(28)로부터 출력된 계조 데이터가 입력되는 시프트 레지스터(50)를 갖고 있다. 계조 데이터는 예컨대 각각 6비트로 이루어지는 적색(R)(데이터 Rd(0-5)), 녹색(G)(데이터 Gd(0-5)) 및 청색(B) 데이터(Bd(0-5))이며, 각 색깔마다 64계조의 계조 표시가 가능하게 되어 있다.

또한, 시프트 레지스터(50)는 m단(예컨대, 384단)으로 구성되며, 하나의 데이터 드라이버(16-1)로써 384개(m=384인 경우)의 데이터 버스 라인에 계조 데이터를 출력할 수 있도록 되어 있다. 시프트 레지스터(50)는 도 2에 도시한 제어선(30)으로부터 출력된 도트 클록(DCLK)의 예컨대 상승 엣지에 동기하여 계조 데이터를 순차적으로 각 단에 받아들이도록 되어 있다.

시프트 레지스터(50)의 각 단 1∼m의 각 출력 단자는 다음 단의 래치 회로(52)에 접속되어 있다. 시프트 레지스터(50)의 모든 단에 계조 데이터가 격납되어 래치 펄스(LP)가 제어선(30)에 출력되면, 래치 회로(52)는 시프트 레지스터(50) 각 단의 계조 데이터를 래치한다.

래치 회로(52)의 다음 단에는 기준 전압 선택 회로가 설치되어 있다. 기준 전압 선택 회로는 각 데이터 버스 라인마다 설치된 셀렉터부(58)와, 각 데이터 버스 라인에 공급되는 64단계의 아날로그 계조 전압을 생성하는 계조 전압 생성부로서 예컨대 사다리 형상의 저항부(56)를 갖고 있다.

사다리 형상의 저항부(56)는 63개의 저항(R1∼R63)이 직렬로 접속되어 있고, 저항(R1)의 일단자측에 전압 V0이 인가되고, 저항(R63)의 일단자측에 전압 V63이 인가된다. 사다리 형상의 저항부(56)에서는 전압 V0을 각 셀렉터부(58)에 공급하기 위한 계조 전압선(l1)도 인출되어 있다. 또한, 전압 V63을 각 셀렉터부(58)에 공급하기 위한 계조 전압선(l64)이 인출되어 있다. 또한 탭 접속에 의해 인접 저항의 각 접속점에서도 계조 전압선(l2∼l63)이 인출되어 있으며, 저항 분할에 의해 전압 V0∼V63까지 64단계의 전압값이 계조 전압선(l1∼l64)에 의해 각 셀렉터부(58)에 공급되도록 되어 있다.

다음에, 셀렉터부(58)에 관해서 설명한다. 예컨대 첫번째 데이터 버스 라인의 셀렉터부(58)는 64개의 디코더(S1-1∼S64-1)를 갖고 있다. 각 디코더(S1-1∼S64-1)는 예컨대 pch-MOSFET(금속 산화물 반도체형 전계 효과 트랜지스터)로 이루어지는 6개의 스위칭 소자(Tr1∼Tr6)를 갖고 있다. 각 디코더(S1-1∼S64-1)의 스위칭 소자(Tr1)의 드레인 전극(또는 소스 전극; 이하, 드레인 전극으로 설명한다)은 사다리 형상의 저항부(56)로부터 인출된 64개의 계조 전압선(l1∼l64)에 순차적으로 접속되어 있다.

스위칭 소자(Tr1)의 소스 전극은 다음 단의 스위칭 소자(Tr2)의 드레인 전극에 접속되어 있다. 이하 동일하게, 스위칭 소자(Tr1∼Tr6)는 이 순서대로 직렬로 접속되고, 스위칭 소자(Tr6)의 소스 전극은 첫번째 출력선(Out1)에 접속되어 있다. 출력선(Out1)은 버퍼(54)를 통해 첫번째 데이터 버스 라인에 접속되어 있다.

스위칭 소자(Tr1)의 게이트 전극은 래치 회로(52) 내에서 첫번째 데이터 버스 라인용에 유지된 6비트의 계조 데이터 중 1비트째의 비트선(D1 또는/D1) 중 어딘가에 접속되어 있다. 여기서, "/"는 신호 레벨이 로우(L)로 활성화되는 것을 나타내고 있다. 동일하게, 디코더(S1-1∼S64-1)의 각 스위칭 소자(Tr2∼Tr6)의 게이 트 전극은 래치 회로(52) 내에서 첫번째 데이터 버스 라인용에 유지된 6비트의 계조 데이터 중 2비트째부터 6비트째의 각 비트선(D2(또는 /D2)∼D6(또는 /D6))에 순차적으로 접속되어 있다.

동일하게, m번째의 데이터 버스 라인의 셀렉터부(58)는 64개의 디코더(S1-m∼S64-m)를 갖고 있다. 각 디코더(S1-m∼S64-m)는 예컨대 pch-MOSFET로 이루어지는 6개의 스위칭 소자(Tr1∼Tr6)를 갖고 있다. 각 디코더(S1-m∼S64-m)의 스위칭 소자(Tr1)의 드레인 전극은 사다리 형상의 저항부(56)로부터 인출된 64개의 계조 전압선(l1∼164)에 순차적으로 접속되어 있다.

각 디코더(S1-m∼S64-m)의 스위칭 소자(Tr1)의 소스 전극은 다음 단의 스위칭 소자(Tr2)의 드레인 전극에 접속되어 있다. 이하 동일하게, 스위칭 소자 (Tr1∼Tr6)가 이 순서대로 직렬로 접속되고, 스위칭 소자(Tr6)의 소스 전극이 m번째의 출력선(Outm)에 접속되어 있다. 출력선(Outm)은 버퍼(54)를 통해 m번째의 데이터 버스 라인에 접속되어 있다.

스위칭 소자(Tr1)의 게이트 전극은 래치 회로(52) 내에서 m번째의 데이터 버스 라인용에 유지된 6비트의 계조 데이터 중 1비트째의 비트선(D1 또는 /D1) 중 어딘가에 접속되어 있다. 동일하게, 디코더(S1-m∼S64-m)의 각 스위칭 소자 (Tr2∼Tr6)의 게이트 전극은 래치 회로(52) 내에서 m번째의 데이터 버스 라인용에 유지된 6비트의 계조 데이터 중 2비트째부터 6비트째의 각 비트선(D2(또는 /D2)∼D6(또는 /D6))에 순차적으로 접속되어 있다.

자세한 설명은 생략하지만, 디코더(S1-1∼S64-1)의 각 스위칭 소자(Tr1∼Tr6)의 게이트 전극에 접속하는 비트선(D 또는/D)을 적절하게 선택하여 결선함으로써, 래치 회로(52)에 유지된 계조 데이터에 따라 64단계의 전압 중 하나를 선택하도록 구성할 수 있다. 예컨대 첫번째 데이터 버스 라인에서는 래치 회로(52)에 유지된 첫번째 데이터 버스 라인의 계조 데이터에 따라 디코더(S1-1∼S64-1) 중 어느 하나의 디코더 스위칭 소자(Tr1∼Tr6)는 전부 온이 되고, 다른 디코더에서의 스위칭 소자(Tr1∼Tr6)의 적어도 하나는 오프가 되는 상태를 설정할 수 있다.

이에 따라, 스위칭 소자(Tr1∼Tr6)가 전부 온이 된 디코더에 접속된 계조 전압선(l)으로부터 원하는 아날로그 계조 전압을 첫번째 데이터 버스 라인에 출력할 수 있게 된다. m번째의 데이터 버스 라인에 관해서도 똑같은 동작에 의해 원하는 아날로그 계조 전압을 선택하여 출력할 수 있게 된다.

출력선 Out1에 출력된 계조 전압은 버퍼(54)를 통해 첫번째 데이터 버스 라인에 접속된 TFT(도시 생략)의 드레인 전극에 인가된다. 출력선 Outm에 출력된 계조 전압은 버퍼(54)를 통해 m번째의 데이터 버스 라인에 접속된 TFT(도시 생략)의 드레인 전극에 인가된다. 소정의 게이트 버스 라인에 송출된 게이트 펄스에 의해 온 상태로 된 TFT에서 해당 계조 전압이 화소 전극에 인가되어 1게이트 버스 라인분의 계조 표시가 이루어진다.

또한, 통상 액정의 열화를 방지하기 위해서, 액정에 인가하는 계조 전압에는 프레임마다 극성을 반전시키는 소위 반전(교류) 구동이 이루어진다. 그렇기 때문에 데이터 드라이버에서는 공통 전위에 대하여 정극성(+V)과 부극성(-V) 양쪽을 각각 64단계로 출력할 수 있도록 사다리 형상의 저항 및 디코더를 구성하며, 설명을 간략화하기 위해 도 3에서는 정극성측의 구성만을 도시하고 있다.

본 실시예에 의한 데이터 드라이버(16)는 이상에서 설명한 구성에 부가하여 추가로 이하에 나타내는 구성을 갖고 있다. 이하에 나타내는 구성은 본 실시예의 데이터 드라이버 제조 공정의 최종 단계에서의 성능 평가, 기능 시험에 이용된다.

우선, 기준 전압 선택 회로 내에 사다리 형상의 저항부(56)와 셀렉터부(58) 사이를 전기적으로 접속 또는 분리하는 전환 스위치부(60)가 설치되어 있다. 전환 스위치부(60)는 사다리 형상의 저항부(56)와 셀렉터부(58) 사이의 각 계조 전압선(l1∼l64)에 형성된 예컨대 MOSFET 구조의 스위칭 소자(ls1∼ls64)를 갖고 있다.

스위칭 소자(ls1∼ls64) 전부를 일제히 온 상태가 되게 함으로써, 사다리 형상의 저항부(56)와 셀렉터부(58)를 전기적으로 접속할 수 있고, 일제히 오프 상태가 되게 함으로써 이들을 전기적으로 분리할 수 있도록 되어 있다.

스위칭 소자(ls1∼ls64)의 게이트 전극은 공통 접속되어 있으며, 도시 생략된 시험 장치로부터 인가되는 전환 신호 Vch의 레벨로 게이트의 온/오프를 제어할 수 있게 되어 있다. 스위칭 소자(ls1∼ls64)를 pch-MOSFET로 구성한 경우에는, 전환 신호(Vch)를 "H" 레벨로 유지함으로써 스위칭 소자(ls1∼ls64)를 오프 상태가 되게 하여 사다리 형상의 저항부(56)와 셀렉터부(58)를 전기적으로 분리할 수 있다.

각 계조 전압선(l1∼l64)에 있어서 사다리 형상의 저항부(56)와 반대측 배선 단부에는 각 계조 전압선(l1∼l64)의 각각을 "H" 레벨 또는 "L" 레벨로 설정하거나, 또는 각 계조 전압선(l1∼l64) 단을 하이 임피던스 상태로 설정하는 상태 설정 회로(62)가 설치되어 있다.

상태 설정 회로(62)는 각 계조 전압선(l1∼l64)에 각각 접속된 예컨대 CMOS 구조의 상태 전환용 스위칭 소자(C1∼C64)를 갖고 있다. 각 상태 전환용 스위칭 소자 (C1∼C64)의 pch-MOSFET의 소스 전극은 도시 생략된 시험 장치에 설치된 상태 설정 전원(Vs)에 접속되고, nch-MOSFET의 소스 전극은 그라운드에 접속되어 있다. 상태 전환용 스위칭 소자(C1∼C64)의 pch-MOSFET 및 nch-MOSFET의 게이트 전극은 상태 전환 회로(H1∼H64)에 각각 접속되어 있다.

사다리 형상의 저항부(56)와 셀렉터부(58)가 전기적으로 분리되어 계조 전압선(l1∼l64)이 부동 상태에서 예컨대, 계조 전압선(l1)을 "H" 레벨로 설정하고자 한다면, 상태 전환 회로(H1)에 의해 상태 전환용 스위칭 소자(C1)의 pch-MOSFET 게이트 전극 및 nch-MOSFET 게이트 전극에 "L"을 입력하여 pch-MOSFET를 온 상태가 되게 하는 동시에 nch-MOSFET는 오프 상태가 되게 한다. 이에 따라, 계조 전압선(l1)을 상태 설정 전원(Vs)에 따른 "H" 레벨로 설정할 수 있다.

마찬가지로, 계조 전압선(l1)을 "L" 레벨로 설정하고자 하면 상태 전환 회로(H1)에 의해 상태 전환용 스위칭 소자(C1)의 pch-MOSFET 게이트 전극 및 nch-MOSFET 게이트 전극에 "H"를 입력하여 pch-MOSFET를 오프 상태로 하는 동시에 nch-MOSFET를 온 상태로 한다. 이에 따라, 계조 전압선(l1)을 접지 전위에 따른 "L" 레벨로 설정할 수 있다.

또한 마찬가지로, 상태 전환용 스위칭 소자(C1)의 출력 상태를 "Hiz(하이 임피던스)"로 설정하고자 하면, 상태 전환 회로(H1)에 의해 상태 전환용 스위칭 소자(C1)의 pch-MOSFET 게이트 전극에 "H"를 입력하는 동시에 nch-MOSFET 게이트 전극에 "L"을 입력하여 pch-MOSFET 및 nch-MOSFET를 함께 오프 상태로 한다. 이에 따라, 계조 전압선(l1) 단을 하이 임피던스 상태로 설정할 수 있다.

다른 계조 전압선(l2∼l64)의 각각에 대해서도 상기와 동일한 방식으로 "H" 또는 "L" 상태 또는 선단부를 하이 임피던스 상태로 할 수 있다.

상태 설정 회로(62)는 도시 생략된 시험 장치로부터 공급되는 테스트 클록( TST-CLK)에 동기하여 동작하는 시프트 레지스터(도시 생략)를 내장한 시험용 제어부(64)에 접속되어 있다. 도시 생략된 시프트 레지스터가 예컨대 테스트 클록(TST-CLK)의 상승 엣지에 동기하여 순차적으로 시프트 클록을 출력함에 따라 시험용 제어부(64)는 상태 전환 회로(H1∼H64)에 대하여 순차적으로 제어 신호를 송출하도록 되어 있다. 상태 전환 회로(H1∼H64)는 시프트 레지스터로부터 시프트 클록의 출력 순으로 시험용 제어부(64)에 접속되어 있다.

시험시에 각 상태 전환 회로(H1∼H64)는 시험용 제어부(64)로부터 제어 신호를 순차적으로 수신하여 상태 전환용 스위칭 소자(C1∼C64) 중 어느 하나로의 입력을 "L" 레벨로 하고, 계조 전압선(l1∼l64) 중 1개만을 순차 "H" 레벨로 할 수 있게 되어 있다.

시험용 제어부(64)에는 테스트 클록(TST-CLK) 외에, 도시 생략된 시험 장치로부터 리셋 신호가 입력되도록 되어 있다. 리셋 신호가 입력되면 시험용 제어부(64) 내의 시프트 레지스터가 리셋되는 동시에 모든 상태 전환 회로(H1∼H64)는 "H" 레벨을 출력하여 계조 전압선(l1∼l64)을 전부 "L" 레벨로 설정하도록 되어 있다.

다음에, 본 실시예의 형태에 의한 데이터 드라이버의 제조 공정에 있어서 성능 평가 또는 기능 시험의 동작에 대해서 설명한다.

우선, 기준 전압 선택 회로 내의 사다리 형상의 저항부(56)와 셀렉터부(58) 사이에 설치된 전환 스위치부(60)에 있어서 각 계조 전압선(l1∼l64)의 사다리 형상의 저항부(56)와 셀렉터부(58) 사이에 형성된 스위칭 소자(ls1∼ls64) 전부를 일제히 오프 상태로 설정한다.

이에 따라, 사다리 형상의 저항부(56)와 셀렉터부(58)를 전기적으로 분리하여 각 계조 전압선(l1∼l64)을 부동 상태로 유지한다. 스위칭 소자(ls1∼ls64)를 pch-MOSFET로 구성한 경우에는 도시 생략된 시험 장치로부터 전환 신호(Vch="H")를 인가함으로써 스위칭 소자(ls1∼ls64)를 오프 상태가 되게 하여 사다리 형상의 저항부(56)와 셀렉터부(58)를 전기적으로 분리한다.

다음에, 각 상태 전환용 스위칭 소자(C1∼C64)를 시험 장치측의 상태 설정 전원(Vs) 및 그라운드에 접속한다.

우선 시험 장치측에서 데이터 드라이버(16)에 대하여 송출된 리셋 신호에 의해 시험용 제어부(64)나 시프트 레지스터(50) 및 그 밖의 회로를 초기화한다. 초기화 상태에서 상태 전환 회로(H1∼H64)에 의해 모든 상태 전환용 스위칭 소자(C1∼C64)의 입력은 "H"가 되고, 이에 따라, 모든 계조 전압선(l1∼l64)은 접지 전위에 따른 "L" 레벨로 설정된다.

시험시의 시프트 레지스터(50)에는 통상의 동작시보다 고속의 시험용 도트 클록(TDCLK)이 입력된다. 시험용 도트 클록(TDCLK)에 동기하여 시프트 레지스터(50)에는 6비트의 동일 계조의 계조 데이터(예컨대, 64계조 중의 제1 계조 "000000"이라고 한다)가 m(=384)회 입력된다. 시프트 레지스터(50)에서의 m개 동일 계조 데이터의 입력이 끝나면, 시험용 도트 클록(TDCLK)에서 생성된 테스트 클록(TST-CLK)이 래치 펄스(LP) 대신에 래치 회로(52)에 입력되고, m개의 계조 데이터가 래치된다. 이에 따라, 모든 셀렉터부(58) 중 첫번째 디코더(S1-1∼S1-m)의 스위칭 소자(Tr1∼Tr6)는 온 상태가 된다.

한편, 시험용 제어부(62)는 테스트 클록 TEST-CLK의 입력에 동기하여 계조 전압선(l1)(통상 동작시에는 사다리 형상의 저항부(56)로부터 제1 계조에 대응하는 아날로그 전압이 공급된다)에 접속된 상태 전환 회로(H1)에 제어 신호를 출력한다. 이에 따라, 상태 전환 회로(H1)는 상태 전환용 스위칭 소자(C1)에 "L"을 출력하여 pch-MOSFET은 온 상태가 되게 하는 동시에 nch-MOSFET은 오프 상태가 되게 한다. 계조 전압선(l2∼l64)은 "L" 레벨로 유지되고, 계조 전압선(l1)만이 상태 설정 전원 Vs에 따른 "H" 레벨로 설정된다.

이상의 동작에 의해, 출력선(Out1∼Outm) 각각에서는 상태 설정 전원 Vs에 따른 전압이 계측된다. 출력선(Out1∼Outm) 각각의 전압값을 모니터함으로써 데이터 드라이버(16)의 동작 시험을 할 수 있다. 예컨대, 출력선(Out1)에 대해서 셀렉터부(58) 내의 신호 레벨이 "H"로 되어 있는 것은 계조 전압선(l1)만이며, 또한, 모든 스위칭 소자(Tr1∼Tr6)가 온 상태로 설정되어 있는 것은 단지 디코더 S1-1뿐일 것이다. 따라서, 상태 설정 전원(Vs)에 따른 전압이 출력선(Out1)에서 계측되어 있으면, 해당 셀렉터부(58)는 정상적으로 동작하고 있다고 판단할 수 있다.

예컨대, 디코더(S1-1)의 스위칭 소자(Tr1∼Tr6) 중 어딘가가 불량으로 오프 상태인 채로라면 디코더(S1-1)로부터 출력선 Out1에 원하는 전압이 인가되지 않으므로, 출력선 Out1에서는 상태 설정 전원 Vs에 따른 전압보다 꽤 낮은 전압값이 계측된다.

또한, 다른 디코더(S2-1∼S64-1) 중 어딘가가 불량으로, 해당 불량 디코더의 스위칭 소자(Tr1∼Tr6)가 전부 온 상태로 설정될 경우, 디코더(S1-1)가 정상이라 해도 출력선(Out1)에는 상태 설정 전원(Vs)에 따른 전압에 해당 불량 디코더로부터의 "L" 레벨의 전압이 중첩되어, 정상치보다 낮은(예컨대 약 반정도) 전압값이 계측된다.

따라서, 출력선 Out1에서 계측되는 전압값이 소정의 임계치를 초과하는지를 비교 판단하는 것만으로 용이하게 순식간에 동작의 정상·불량을 판정할 수 있다. 다른 출력선(Out2∼Outm)이라도 동일한 측정 동작에 의해 동작의 정상·불량을 순간에 판정할 수 있다.

그런데, 다음에, 시험용 도트 클록(TDCLK)에 동기하여 시프트 레지스터(50)에는 6비트의 동일 계조의 계조 데이터(예컨대, 64계조 중의 제2 계조 "000001"이라고 한다)가 m(=384)회 입력된다. 시프트 레지스터(50)에서 m개의 동일 계조 데이터의 입력이 끝나면 테스트 클록 TST-CLK에 동기하여 래치 회로(52)에 m개의 계조 데이터가 래치된다. 이에 따라, 모든 셀렉터부(58) 중 2번째 디코더(S2-1∼S2-m)의 스위칭 소자(Tr1∼Tr6)가 온 상태가 된다.

한편, 시험용 제어부(62)는 계조 전압선(l1)에 접속된 상태 전환 회로(H1)에 제어 신호를 출력하고, 상태 전환용 스위칭 소자(C1)에 "H"를 출력하여 해당 pch-MOSFET를 오프 상태가 되게 하고 동시에 nch-MOSFET를 온 상태가 되게 한다. 이에 따라, 계조 전압선(l1)은 "L" 레벨이 되어, 다시 모든 계조 전압선(l1∼164)이 "L" 레벨로 설정된다.

이어서, 시험용 제어부(62)는 테스트 클록(TEST-CLK)의 입력에 동기하여 계조 전압선(l2)(통상 동작시에는 사다리 형상의 저항부(56)로부터 제2 계조에 대응하는 아날로그 전압이 공급된다)에 접속된 상태 전환 회로(H2)에 제어 신호를 출력한다.

이에 따라, 상태 전환 회로(H2)는 상태 전환용 스위칭 소자(C2)에 "L"을 출력하고 해당 pch-MOSFET를 온 상태로 하는 동시에 nch-MOSFET를 오프 상태로 한다. 이에 따라, 계조 전압선(l1, l3∼l64)은 "L" 레벨로 유지되고, 계조 전압선(l2)만 상태 설정 전원 Vs에 따른 "H" 레벨로 설정된다.

이상의 동작에 의해, 출력선 Out1∼Outm 각각의 출력 전압값을 계측함으로써, 상술한 바와 같이 데이터 드라이버(16)의 동작 시험을 할 수 있다. 이상 설명한 시험 동작을 전체 64계조 분을 반복함으로써, 모든 셀렉터부(58)의 정상·불량을 조사할 수 있다. 또한, 동시에 시프트 레지스터(50)나 래치 회로(52)의 성능을 평가할 수도 있다.

이와 같이, 본 실시예에 의한 데이터 드라이버의 시험에서는 사다리 형상의 저항부(56)를 전기적으로 분리하고, 사다리 형상의 저항부(56)로부터의 아날로그 계조 전압을 이용하지 않고서 시험을 할 수 있다. 따라서, 종래와 같이 아날로그의 계조 전압 레벨이 충분히 안정되고 나서 각 출력선 Out1∼Outm의 출력을 모니터할 필요가 없어지기 때문에, 계조 데이터를 고속으로 전환하여 단시간에 시험을 할 수 있게 된다. 이 때문에, 다수의 디코더(S)에 대하여 상기 동작을 반복하더라도 단시간에 시험을 종료시킬 수 있게 된다.

또한, 계조수가 증가하여 사다리 형상의 저항부(56)에서 생성하는 아날로그 계조 전압의 계조간 전압차가 작아지더라도, 고정밀도의 테스터를 출력선 Out1∼Outm의 각각에 접속할 필요가 없기 때문에, 시험에 소요되는 비용을 낮게 억제할 수 있다.

다음에, 본 실시예에 의한 스트레스 전압의 인가 시험에 관해서 간단히 설명한다. 이미 상술한 바와 같이, 스트레스 전압의 인가 시험은 제조 공정에 있어서 인접 계조 전압선간에 이물질이 부착되어 있지만 단락되지 않은 데이터 드라이버를 발견하여 정상품에서 제외하기 위해서 수행된다. 이 때문에, 우선, 각 계조 전압선(l1∼l64)에 각각 접속된 상태 전환용 스위칭 소자(C1∼C64)의 상태 설정 전원(Vs)의 전압값을 비교적 높게(예컨대, +8V 정도) 설정해 둔다.

이어서, 상기 동작 시험과 같이 하여 계조 전압선(l1∼l64)의 1개씩 순차적으로 상태 설정 전원(Vs)의 전압값을 인가한다. 이에 따라, 인접 계조 전압선간에 비교적 큰 전위 차를 생기게 하여 스트레스 시험을 할 수 있다.

이와 같이 본 실시예에 따르면, 용이하게 스트레스 시험을 할 수 있기 때문에, 시간이 경과되어 불량을 일으킬 가능성이 있는 데이터 드라이버를 액정 패널에 실장해 버리는 것을 확실하게 방지할 수 있게 된다.

이상 설명한 동작 시험이 종료된 정상품의 데이터 드라이버(16)는 이하의 순 서에 의해 통상 동작 가능 상태로 할 수 있다.

우선, 기준 전압 선택 회로 내의 사다리 형상의 저항부(56)와 셀렉터부(58) 사이에 설치된 전환 스위치부(60)에서 각 계조 전압선(l1∼l64)의 사다리 형상의 저항부(56)와 셀렉터부(58) 사이에 형성된 스위칭 소자(ls1∼ls64) 전부를 일제히 온 상태가 되게 한다.

이에 따라, 사다리 형상의 저항부(56)와 셀렉터부(58)를 전기적으로 접속하여, 각 계조 전압선(l1∼l64)에 사다리 형상의 저항부(56)로부터의 아날로그 계조 전압이 인가되도록 한다. 스위칭 소자(ls1∼ls64)를 pch-MOSFET로 구성한 경우에는, 시스템측에서 전환 신호(Vch="L")를 인가하여 스위칭 소자(ls1∼ls64)를 온 상태로 하여 사다리 형상의 저항부(56)와 셀렉터부(58)를 전기적으로 접속한다.

또한, 상태 전환 회로(H1∼H64)에 의해 상태 전환용 스위칭 소자(C1∼C64)의 pch-MOSFET의 게이트는 "H"가 되는 동시에 nch-MOSFET의 게이트는 "L"가 되어, pch-MOSFET 및 nch-MOSFET는 함께 오프 상태가 된다. 이에 따라, 상태 전환용 스위칭 소자(C1∼C64)의 출력 상태를 전부 "Hiz(하이 임피던스)"로 설정할 수 있고 계조 전압선(l1∼l64) 단을 하이 임피던스 상태로 유지할 수 있다.

이상의 설정에 의해 본 실시예에 의한 데이터 드라이버를 통상의 동작 모드로 사용할 수 있게 된다.

다음에, 본 실시예에 의한 데이터 드라이버의 다른 변형예에 관해서 도 4를 이용하여 설명한다. 본 변형예가 이용되는 액정 표시 장치는 상기 실시예에서의 도 1 및 도 2에 도시한 액티브 매트릭스형 액정 표시 장치와 동일하므로 그 설명은 생 략한다. 또한, 도 1 내지 도 3을 이용하여 설명한 구성 요소와 동일한 기능 작용을 갖는 구성 요소에는 동일한 부호를 붙이고 그 설명은 생략한다.

본 변형예에 따른 데이터 드라이버는 도 3에 도시한 데이터 드라이버(16)에 서의 사다리 형상의 저항부(56)와 전환 스위치부(60) 대신에, 도 4에 도시한 사다리 형상의 저항부(57)를 설치한 점에 특징을 갖고 있다. 계조 전압 생성부로서의 사다리 형상의 저항부(57)는 직렬로 접속된 63개의 MOS 트랜지스터(RTr1∼RTr63)를 갖고 있다. 트랜지스터(RTr1∼RTr63)의 게이트 전극은 공통 접속되어 있고, 전환 신호 Vch에 의해 모든 트랜지스터(RTr1∼RTr63)는 동시에 온 상태 또는 오프 상태가 될 수 있도록 되어 있다.

트랜지스터(RTr1)의 예컨대 드레인 전극측에는 계조 전압선(l1)을 통해 전압 V0이 인가되고, 트랜지스터(RTr63)의 예컨대 소스 전극측에는 계조 전압선(l64)을 통해 전압 V63이 인가되도록 되어 있다. 인접한 트랜지스터(RTr) 사이에는 도면 중 위에서부터 순서대로 계조 전압선(l2∼l63)이 접속되어 있다. 인접 트랜지스터(RTr)의 각 접속점에서 탭 접속된 계조 전압선(l2∼l63)은 각 셀렉터부(58)에 인출되어 있다.

트랜지스터(RTr1∼RTr64)를 pch-MOSFET로 구성한 경우에는, 전환 신호(Vch)를 "L" 레벨로 유지함으로써 트랜지스터(RTr1∼RTr63)는 온 상태가 되고, 트랜지스터(RTr1∼RTr63)의 온 저항에 의한 사다리 형상의 저항을 형성하여 전압 V0∼V63까지 64단계의 전압값을 계조 전압선(l1∼l64)에 각각 공급한다.

또한, 전환 신호 Vch를 "H" 레벨로 전환함으로써 트랜지스터(RTr1∼RTr63)는 오프 상태가 되게 하여, 각 계조 전압선(l1∼l64) 사이를 전기적으로 분리할 수 있다. 본 변형예에서 상기 이외의 회로 구성은 도 3에 도시한 상기 실시예의 구성과 동일하므로 그 설명은 생략한다.

본 변형예에 의한 데이터 드라이버의 제조 공정에 있어서 성능 평가나 기능 시험에 따른 동작은 전체적으로 상술된 도 1 내지 3을 이용하여 설명한 것과 거의 동일하다. 단지, 각 계조 전압선(l1∼l64) 사이의 전기적 분리는 상술된 바와 같이 사다리 형상의 저항부(57) 내의 전환 신호 Vch에 의해 모든 트랜지스터(RTr1∼RTr63)가 오프 상태가 되도록 수행된다. 또한 시험시에는 계조 전압선(l1) 및 계조 전압선(l64)은 전압 무인가 상태로 설정한다.

이러한 본 변형예에 의한 데이터 드라이버의 시험에서도 사다리 형상의 저항부(57)로부터의 아날로그 계조 전압을 이용하지 않고서 시험을 할 수 있다. 따라서, 상기 실시예와 같이 계조 데이터를 고속으로 전환하여 단시간에 시험을 할 수 있게 된다. 이 때문에, 단시간에 시험을 종료시킬 수 있으면서 동시에, 고정밀도의 테스터를 출력선 Out1∼Outm의 각각에 접속할 필요가 없으므로, 시험에 소요되는 비용을 낮게 억제할 수 있다. 또한, 상기 실시예와 같이 스트레스 전압의 인가 시험을 용이하게 실시할 수 있다.

이상 설명한 동작 시험이 종료된 정상품의 데이터 드라이버(16)는 이하의 순서에 의해 통상 동작 가능 상태로 할 수 있다. 우선, 계조 전압선(l1)에 전압 V0을 인가하고, 계조 전압선(l64)에 전압 V63을 인가한다. 이어서, 트랜지스터(RTr1∼RTr64)에 소정의 전환 신호(Vch)를 입력하여 트랜지스터(RTr1∼RTr63)를 온 상태로 하여, 트랜지스터(RTr1∼RTr63)의 온 저항에 의한 사다리 형상의 저항을 형성하고 전압 V0∼V63까지 64단계의 전압값을 계조 전압선(l1∼l64)에 각각 공급한다.

또한, 상태 전환용 스위칭 소자(C1∼C64)의 출력 상태를 전부 "Hiz(하이 임피던스)"로 설정하여 계조 전압선(l1∼l64) 단을 하이 임피던스 상태로 유지한다. 이상의 설정에 의해 본 실시예에 따른 데이터 드라이버를 통상의 동작 모드로 사용할 수 있게 된다.

다음에, 본 실시예에 의한 데이터 드라이버의 다른 변형예에 관해서 도 5를 이용하여 설명한다. 본 변형예가 이용되는 액정 표시 장치는 상기 실시예에 있어서 도 1 및 도 2에 도시한 액티브 매트릭스형 액정 표시 장치와 동일하므로 그 설명은 생략한다. 또한, 도 1 내지 도 3을 이용하여 설명한 구성 요소와 동일한 기능 작용을 갖는 구성 요소에는 동일한 부호를 붙이고 그 설명은 생략한다.

도 5에 도시한 본 변형예에 따른 데이터 드라이버는 도 3에 도시한 데이터 드라이버(16)에서의 전환 스위치부(60), 상태 설정 회로(62) 및 시험용 제어부(64) 대신에, 전환 스위치부(70), 상태 설정 회로(72) 및 시험용 제어부(74)를 갖고 있는 점에 특징을 갖고 있다.

도 5에 도시한 바와 같이, 기준 전압 선택 회로 내에 사다리 형상의 저항부(56)와 셀렉터부(58) 사이를 전기적으로 접속 또는 분리하는 전환 스위치부(70)가 설치되어 있다. 전환 스위치부(70)는 사다리 형상의 저항부(56)와 셀렉터부(58) 사이에서 각 계조 전압선(l1∼l64)에 형성된 예컨대 pch-MOSFET의 스위칭 소자(P1∼P64)를 갖고 있다.

각 스위칭 소자(P)의 게이트 전극에는 이후에 상세히 설명되는 시험용 제어부(74)에서 각각 전환 신호(Vch)가 공급되도록 되어 있다. 스위칭 소자(P)를 pch-MOSFET로 구성한 경우에는, "L" 레벨의 전환 신호(Vch)가 입력된 스위칭 소자(P)는 온 상태가 된다. 온 상태의 스위칭 소자(P)에 접속되어 있는 계조 전압선(l)은 사다리 형상의 저항부(56)와 전기적으로 접속된다. 또한, 전환 신호(Vch)를 "H" 레벨로 설정함으로써 스위칭 소자(P)는 오프 상태가 되며 사다리 형상의 저항부(56)와 계조 전압선(l)을 전기적으로 분리할 수 있다.

또한, 사다리 형상의 저항부(56)와 셀렉터부(58) 사이의 각 계조 전압선(l1∼l64)에는 각 계조 전압선(l1∼l64)의 각각을 "H" 레벨 또는 "L" 레벨로 설정하는 상태 설정 회로(72)가 설치되어 있다. 상태 설정 회로(72)는 각 계조 전압선(l1∼l64)에 각각 접속된 예컨대 nch-MOSFET로 이루어지는 상태 전환용 스위칭 소자(N1∼N64)를 갖고 있다. 각 상태 전환용 스위칭 소자(N1∼N64)의 소스(또는 드레인) 전극측은 각 계조 전압선(l1∼l64)에 접속되고, 드레인(또는 소스) 전극측은 접지되어 있다. 상태 전환용 스위칭 소자(N1∼N64)의 각 게이트 전극은 스위칭 소자(P1∼P64)의 각 게이트 전극에 각각 공통 접속되어 있고, 시험용 제어부(74)로부터 전환 신호 Vch가 공급되도록 되어 있다.

예컨대, 계조 전압선(l1)을 "H" 레벨로 설정하고자 하면, 전환 신호 Vch를 L"로 설정함으로써 스위칭 소자(P1)는 온 상태가 되게 하며 동시에 상태 전환용 스위칭 소자(N1)는 오프 상태가 되게 한다. 이에 따라, 사다리 형상의 저항부(56)와 전기적으로 접속된 계조 전압선(l1)은 사다리 형상의 저항부(56)로부터 소정 전압이 인가되어 "H" 상태가 될 수 있다. 또한, 동작 시험시에는 사다리 형상의 저항부(56)의 V0측 및 V63측을 예컨대 +8V 정도의 동전위로 설정함으로써, 계조 전압선(l1)이 확실하게 "H" 상태가 되도록 할 수 있다.

마찬가지로, 계조 전압선(l1)을 "L" 레벨로 설정하고자 하면 전환 신호 Vch를 "H"로 하여 스위칭 소자(P1)를 오프 상태가 되게 하며 동시에 상태 전환용 스위칭 소자(N1)를 온 상태가 되게 한다. 이에 따라, 계조 전압선(l1)은 사다리 형상의 저항부(56)와 전기적으로 분리되며, 또한 상태 전환용 스위칭 소자(N1)의 접지 전위와 동전위가 되기 때문에 "L" 상태가 될 수 있다.

전환 스위치부(70) 및 상태 설정 회로(72)의 스위칭 소자의 게이트 전극은 시험용 제어부(74)에 접속되어 있다. 시험용 제어부(74)는 도시 생략된 시험 장치로부터 공급되는 테스트 클록(TST-CLK)에 동기하여 동작하는 시프트 레지스터(도시 생략)를 내장하고 있다. 도시 생략된 시프트 레지스터가 예컨대 테스트 클록(TST-CLK)의 상승 엣지에 동기하여 순차적으로 시프트 클록을 출력함에 따라 시험용 제어부(74)는 전환 스위치부(70) 및 상태 설정 회로(72)의 스위칭 소자의 게이트 전극에 대하여 순차적으로 전환 신호(Vch)를 송출하도록 되어 있다.

시험시에 전환 스위치부(70) 및 상태 설정 회로(72)는 시험용 제어부(74)로부터의 전환 신호 Vch를 순차적으로 수신하여 계조 전압선(l1∼l64) 중 1개만이 순차 "H" 레벨이 되게 할 수 있도록 되어 있다.

시험용 제어부(74)에는 테스트 클록(TST-CLK) 외에, 도시 생략된 시험 장치로부터 리셋 신호가 입력되도록 되어 있다. 리셋 신호가 입력되면 시험용 제어부(74) 내의 시프트 레지스터가 리셋된다. 그와 동시에 시험용 제어부(74)는 전환 스위치부(70) 및 상태 설정 회로(72) 내의 모든 스위칭 소자에 대하여 전환 신호(Vch)를 "H"로 설정하여 계조 전압선(l1∼l64) 전부가 "L" 레벨이 되게 되어 있다.

다음에, 본 변형예에 의한 데이터 드라이버의 제조 공정에 있어서의 성능 평가나 기능 시험에 있어서의 동작에 관해서 설명한다.

우선, 도시 생략된 시험 장치로부터 시험용 제어부(74)에 리셋 신호가 입력되어 시험용 제어부(74) 내의 시프트 레지스터가 리셋되는 동시에, 전환 스위치부(70) 및 상태 설정 회로(72) 내의 모든 스위칭 소자에 대하여 전환 신호(Vch)를 "H"로 설정하여 계조 전압선(l1∼l64)을 모두 "L" 레벨이 되게 한다.

또한, 사다리 형상의 저항부(56)의 V0측 및 V63측의 단자를 도시 생략된 시험 장치에 접속함으로써, V0측 및 V63측 전위를 예컨대 +8V 정도의 동전위로 설정한다.

시험시의 시프트 레지스터(50)에는 통상 동작시보다 고속의 시험용 도트 클록(TDCLK)이 입력된다. 시험용 도트 클록 TDCLK에 동기하여 시프트 레지스터(50)에는 6비트의 동일 계조의 계조 데이터(예컨대, 64계조 중의 제1 계조 "000000"이라고 한다)가 m(=384)회 입력된다. 시프트 레지스터(50)에서의 m개의 동일 계조 데이터의 입력이 끝나면, 시험용 도트 클록 TDCLK에서 생성된 테스트 클록 TST-CLK이 래치 펄스(LP) 대신에 래치 회로(52)에 입력되고, m개의 계조 데이터가 래치된다. 이에 따라, 모든 셀렉터부(58) 중 첫번째 디코더(S1-1∼S1-m)의 스위칭 소자(Tr1∼Tr6)는 온 상태가 된다.

한편, 시험용 제어부(72)는 테스트 클록(TEST-CLK)의 입력에 동기하여 계조 전압선(l1)(통상 동작시에는 사다리 형상의 저항부(56)로부터 제1 계조에 대응하는 아날로그 전압이 공급된다)에 접속된 전환 스위치부(70) 및 상태 설정 회로(72)의 스위칭 소자의 게이트 전극에 대하여 전환 신호(Vch="L")을 송출한다. 이에 따라, 스위칭 소자(P1)는 온 상태가 되고, 한편, 상태 전환용 스위칭 소자(N1)는 오프 상태가 된다. 계조 전압선(l2∼l64)은 "L" 레벨로 유지되고, 계조 전압선(l1)만이 "H" 레벨로 설정된다.

상술한 바와 같이, 사다리 형상의 저항부(56)의 V0측 및 V63측의 단자 전위를 예컨대 +8V 정도의 동전위로 설정하면 이상과 같은 동작에 의해 출력선(Out1∼Outm) 각각에서는 +8V 정도의 전압이 계측된다. 출력선(Out1∼Outm) 각각의 전압값을 모니터함으로써 상기 실시예에서 설명한 바와 같은 식으로 데이터 드라이버(16)의 동작 시험을 할 수 있다. 동작 시험에 있어서 데이터 드라이버의 정상·불량을 판단하는 방법은 상기 실시예와 동일하므로 설명은 생략한다.

그런데, 다음에, 시험용 도트 클록(TDCLK)에 동기하여 시프트 레지스터(50)에는 6비트의 동일 계조의 계조 데이터(예컨대, 64계조 중 제2 계조 "000001"이라고 한다)가 m(=384)회 입력된다. 시프트 레지스터(50)에서 m개의 동일 계조 데이터의 입력이 끝나면 테스트 클록(TST-CLK)에 동기하여 래치 회로(52)에 m개의 계조 데이터가 래치된다. 이에 따라, 모든 셀렉터부(58) 중 2번째 디코더(S2-1∼S2-m)의 스위칭 소자(Tr1∼Tr6)가 온 상태가 된다.

한편, 시험용 제어부(72)는 계조 전압선(l1)에 접속된 전환 스위치부(70) 및 상태 설정 회로(72)의 스위칭 소자의 게이트 전극에 대하여 전환 신호(Vch="H")를 송출한다. 이에 따라, 스위칭 소자(P1)는 오프 상태가 되고, 또한 상태 전환용 스위칭 소자(N1)는 온 상태가 되어 계조 전압선(l)은 "L" 레벨로 설정되고 다시 모든 계조 전압선(l1∼l64)이 "L" 레벨로 설정된다.

이어서, 시험용 제어부(72)는 테스트 클록 TEST-CLK의 입력에 동기하여 계조 전압선(l2)(통상 동작시에는 사다리 형상의 저항부(56)로부터 제2 계조에 대응하는 아날로그 전압이 공급된다)에 접속된 전환 스위치부(70) 및 상태 설정 회로(72)의 스위칭 소자의 게이트 전극에 대하여 전환 신호(Vch="L")를 송출한다. 이에 따라, 스위칭 소자(P2)는 온 상태가 되고, 한편, 상태 전환용 스위칭 소자(N2)는 오프 상태가 된다. 계조 전압선(l1, l3∼l64)은 "L" 레벨로 유지되고, 계조 전압선(l2)만이 "H" 레벨로 설정된다.

이상의 동작에 의해, 출력선(Out1∼Outm) 각각의 출력 전압값을 계측함으로써, 상술한 바와 같이 하여 데이터 드라이버(16)의 동작 시험을 할 수 있다. 이상 설명한 시험 동작을 전체 64계조 분을 반복함으로써, 모든 셀렉터부(58)의 정상·불량을 조사할 수 있다. 또한, 동시에 시프트 레지스터(50)나 래치 회로(52)의 성능을 평가할 수도 있다.

이와 같이, 본 변형예에 따른 데이터 드라이버의 시험에 있어서는 사다리 형상의 저항부(56)를 이용하면서 시험을 할 수 있다. 그 때문에, 도 5의 도시로부터도 명료하지만, 도 3에 도시한 상기 실시예의 구성보다 구조가 간단하고 소자 면적이 작은 데이터 드라이버를 제작할 수 있다. 또, 본 변형예에 따른 데이터 드라이버도, 종래의 데이터 드라이버에 대하여 상기 실시예에 따른 데이터 드라이버와 동일한 효과를 갖고 있다.

또한 설명은 생략하지만 본 변형예의 데이터 드라이버에 있어서도, 상기에서 설명한 스트레스 전압의 인가 시험을 용이하게 실시할 수 있다.

본 변형예에 있어서 이상과 같이 설명한 동작 시험이 종료된 정상품의 데이터 드라이버(16)는 이하의 순서에 의해 통상 동작 가능 상태로 할 수 있다.

우선, 사다리 형상의 저항부(56)의 V0측에 예컨대 0V, V63측에 +5V의 전압이 인가되 도록, 사다리 형상의 저항부(56)의 V0측 단자 및 V63측 단자를 소정의 전원 또는 그라운드에 접속한다.

이어서, 기준 전압 선택 회로 내의 사다리 형상의 저항부(56)와 셀렉터부(58) 사이에 설치된 전환 스위치부(70)에 있어서 사다리 형상의 저항부(56)와 셀렉터부(58) 사이의 각 계조 전압선(l1∼l64)에 형성된 스위칭 소자(P1∼P64)의 전부를 일제히 온 상태로 한다. 이에 따라, 사다리 형상의 저항부(56)와 셀렉터부(58)를 전기적으로 접속하여, 각 계조 전압선(l1∼l64)에 사다리 형상의 저항부(56)로부터의 아날로그 계조 전압이 인가되도록 한다.

이 때문에, 스위칭 소자(P1∼P64)를 pch-MOSFET로 구성한 경우에는, 시스템측에서 전환 신호(Vch="L")를 인가하여 스위칭 소자(P1∼P64)를 온 상태로 하여 사다리 형상의 저항부(56)와 셀렉터부(58)를 전기적으로 접속한다. 이와 동시에, 상태 전환용 스위칭 소자(N1∼N64)가 오프 상태가 되기 때문에, 각 계조 전압선(l1∼l64)에는 사다리 형상의 저항부(56)로부터의 아날로그 계조 전압이 인가되도록 된다.

본 발명은 상기 실시예에 한정되지 않으며 여러 가지의 변형이 가능하다.

예컨대, 상기 실시예에서는 계조 데이터가 6비트인 경우로 설명하고 있지만, 본 발명은 이에 한정되지 않으며, 계조 데이터가 3비트나 8비트 등도 물론 상관없다. 계조 데이터의 비트수에 따라 시프트 레지스터(50)나 래치 회로(52)의 단수 및 기준 전압 선택 회로의 스위칭 소자(Tr) 수나 사다리 형상의 저항부(56) 단수를 적절히 변경하면 된다.

또한, 상기 실시예에서는 384개의 데이터 버스 라인을 구동하는 데이터 드라이버(16)를 예로 들어 설명했지만, 본 발명은 이에 한정되지 않으며, 임의의 갯수의 데이터 라인을 구동하는 데이터 드라이버에 적용 가능하다.

또한, 상기 실시예에서는 패널의 일단부에만 데이터 드라이버(16)가 배치된 구성으로 설명했지만, 본 발명은 이에 한정되지 않으며, 도 6에 도시한 액정 패널과 같이 패널 양단부에 데이터 드라이버(16)를 배치한 경우에도 물론 적용이 가능하다.

또한, 상기 실시예에서는 액티브 매트릭스형 액정 표시 장치에 본 발명을 적용한 예로 설명했지만, 본 발명은 이에 한정되지 않으며 다른 표시 장치, 예컨대 EL(일렉트로루미네슨스) 표시 장치 등에 적용하는 것이 가능하다.

그리고, 상기 실시예에서의 액정 표시 장치에 이용되는 TFT의 동작 반도체층에는 비정질실리콘 또는 폴리실리콘을 이용할 수 있다.

이상과 같이 본 발명에 의하면 제조 단계에서 용이하고 확실한 동작 시험이 가능한 동시에, 시험 시간을 단축할 수 있는 데이터 드라이버 및 그것을 이용한 액정 표시 장치를 실현할 수 있다.

Claims

복수의 데이터 버스 라인에 아날로그 계조 전압을 출력하는 데이터 드라이버에 있어서,

소정의 계조수만큼 복수의 아날로그 계조 전압을 생성하는 계조 전압 생성부와,

상기 데이터 버스 라인마다 설치되어 계조 데이터에 기초하여 상기 복수의 아날로그 계조 전압 중 어느 하나를 선택하는 셀렉터부와,

상기 계조 전압 생성부에 접속되어 상기 복수의 아날로그 계조 전압마다 설치되어, 상기 셀렉터부에 상기 아날로그 계조 전압을 공급하는 복수의 계조 전압선과,

동작 시험시에 상기 계조 전압선을 상기 계조 전압 생성부로부터 전기적으로 분리하고, 통상 동작시에 상기 계조 전압선을 상기 계조 전압 생성부와 전기적으로 접속하는 전환부와,

상기 동작 시험시에 상기 복수의 계조 전압선의 각각을 독립적으로 "H" 레벨 또는 "L" 레벨로 설정 가능한 상태 설정 회로와,

상기 동작 시험시에 상기 상태 설정 회로를 제어하여 상기 복수의 계조 전압선 중 소정의 1개만을 "H" 상태로 설정하고, 나머지 상기 복수의 계조 전압선을 "L" 상태로 설정하는 시험용 제어부를 갖는 것을 특징으로 하는 데이터 드라이버.
제1항에 있어서, 상기 계조 전압 생성부는,

직렬로 접속된 복수의 저항을 구비하고, 저항 분할에 의해 분압된 상기 복수의 아날로그 계조 전압을 생성하는 사다리 형상의 저항부를 갖고 있는 것을 특징으로 하는 데이터 드라이버.
제1항에 있어서, 상기 계조 전압 생성부는,

직렬로 접속된 복수의 트랜지스터를 구비하고, 상기 트랜지스터의 온 저항을 사용한 저항 분할에 의해 분압된 상기 복수의 아날로그 계조 전압을 생성하는 사다리 형상의 저항부를 갖고 있는 것을 특징으로 하는 데이터 드라이버.
제1항에 있어서, 상기 상태 설정 회로는,

통상 동작시에 상기 복수의 계조 전압선단을 하이 임피던스 상태로 유지하는 것을 특징으로 하는 데이터 드라이버.
제4항에 있어서, 상기 상태 설정 회로는,

상기 복수의 계조 전압선에 있어서의 상기 계조 전압 생성부와 반대측 배선 단부에 설치되어 있는 것을 특징으로 하는 데이터 드라이버.
제5항에 있어서, 상기 상태 설정 회로는,

상기 복수의 계조 전압선 각각의 상기 배선 단부에 출력단이 접속된 CM0S 구조의 복수의 상태 전환용 스위칭 소자와,

상기 상태 전환용 스위칭 소자의 각 입력단에 접속되어 상기 복수의 상태 전환용 스위칭 소자 각각의 출력 상태를 "H", "L" 또는 "Hiz(하이 임피던스)" 상태로 설정하는 복수의 상태 전환 회로를 갖는 것을 특징으로 하는 데이터 드라이버.
제1항에 있어서, 상기 시험용 제어부는,

상기 동작 시험시에 상기 상태 설정 회로를 제어하여 상기 복수의 계조 전압선 중 1개만을 순차 "H" 상태로 설정하는 것을 특징으로 하는 데이터 드라이버.
제1항에 있어서, 상기 상태 설정 회로는,

상기 계조 전압 생성부와 상기 셀렉터부 사이에 상기 복수의 계조 전압선에 각각 접속된 복수의 상태 전환용 스위칭 소자를 갖고 있는 것을 특징으로 하는 데이터 드라이버.
제8항에 있어서, 상기 시험용 제어부는,

상기 동작 시험시에 상기 상태 설정 회로를 제어하여 상기 복수의 계조 전압선 중 1개만을 순차 "H" 상태로 설정하는 것을 특징으로 하는 데이터 드라이버
복수의 데이터 버스 라인을 가지며 화상을 표시하는 표시 장치에 있어서,

상기 복수의 데이터 버스 라인에 아날로그 계조 전압을 출력하는 데이터 드라이버로서, 제1항 내지 제9항 중 어느 한 항에 기재된 데이터 드라이버를 탑재한 것을 특징으로 하는 표시 장치.