KR100646979B1

KR100646979B1 - 반도체 메모리 소자의 패키지 본딩 방법

Info

Publication number: KR100646979B1
Application number: KR1020050096572A
Authority: KR
Inventors: 김경남; 김태윤
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-10-13
Filing date: 2005-10-13
Publication date: 2006-11-23

Abstract

본 발명은 반도체 메모리 소자의 패키지 본딩 방법에 관한 것으로, 볼 그리드 어레이 패키지를 사용하여 패키지 본딩에서 X8 패키지 본딩 시 메모리 칩의 상기 UDQ<0~7>패드를 패키지의 DQ<0~7>패드로 각각 본딩 가능하도록 패드를 배치하여 X8의 비트로 편성된 패키지의 본딩 시 X8 본딩시 스큐(skew) 발생을 억제하고, 작은 스케일(scale)의 패키징이 가능한 반도체 메모리 소자의 패드 배치 방법을 개시한다.

DDR2, 패키지, 본딩, UDQ, LDQ

Description

반도체 메모리 소자의 패키지 본딩 방법{Method for package bonding in semiconductor memory device}

도 1은 DRAM소자 중 DQ 영역의 패드 및 입출력 라인의 배치도이다.

도 2는 종래 기술의 문제점을 설명하기 위한 반도체 메모리 소자의 X8 패드 배치도이다.

도 3은 도 2의 문제점을 해결하기 위한 다른 반도체 메모리 소자의 X8 패드 배치도이다.

도 4는 본 발명에 따른 반도체 메모리 소자의 X8 패드 배치도이다.

도 5는 도 4의 DQ영역의 패드 배치를 설명하기 위한 소자의 평면도이다.

<도면의 주요 부분에 대한 설명>

10~13: 뱅크 20, 200 : DQ 영역

21: UDQ 22 : LDQ

30, 50, 100 : 패키지 40, 60, 110 :칩

41 : DQ 패드 120 : (X16/X8/X4)UDQ 패드

130 : (X16)LDQ 패드

본 발명은 반도체 메모리 소자의 패키지 본딩 방법에 관한 것으로, 특히 X8로 패키지 본딩할 시 스큐(skew) 발생을 억제하고, 작은 스케일(scale)의 패키징이 가능한 반도체 메모리 소자의 패키지 본딩 방법에 관한 것이다.

오늘날 전자 제품은 더욱 소형화, 경량화, 고속화, 다기능화되고 있으며, 이를 가능하게 하기 위해 개발된 새로운 반도체 소자 패키지 기술 중의 하나가 볼 그리드 어레이(Ball Grid Array; 이하, 'BGA'라고 함) 방식이다. BGA 패키지는 통상적인 플라스틱 패키지와는 달리 리드프레임(leadframe) 대신에 인쇄 회로 기판을 사용한다. 인쇄 회로 기판은 반도체 칩이 접착되는 면의 반대쪽 전면(全面)을 솔더볼(solder ball)들을 배치할 수 있는 영역으로 제공할 수 있기 때문에 모기판에 대한 실장 밀도 면에서 유리하다.

그러나, 인쇄 회로 기판의 크기를 축소하는 것은 한계가 있다. 반도체 칩을 실장하기 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에 인쇄 회로 기판의 크기는 여전히 반도체 칩의 크기보다 클 수 밖에 없는 것이다. 이러한 한계를 극복하기 위해 제안된 패키지 형태가 소위 칩 스케일 패키지(Chip Scale Package; 이하 'CSP'라고 함)이다.

칩 스케일 패키지는 구조로 분류했을 때 테이프를 사용하는 형태, 세라믹 기 판 또는 두꺼운 폴리이미드 기판을 사용하는 형태, 및 리드프레임과 금속 배선 패턴을 사용하는 형태로 크게 분류될 수 있다. 그 중에서 테이프를 사용하는 형태의 칩 스케일 패키지로는 미세 피치 볼 그리드 어레이(Fine Pitch Ball Grid Array; 이하, 'FBGA'라고 함) 패키지가 잘 알려져 있다.

또한, DDR2 DRAM의 경우 볼 그리드 어레이 패키지를 사용하며, X16/X8/X4에 대한 패키지의 볼에 대한 위치 및 피치는 국제 규격으로 정해져 있다. 또한 현재 DRAM 칩 설계시 비용 측면에서 유리하도록 X16/X8/X4가 본딩 옵션으로 서로 변환 가능하도록 설계하고 있다.

도 1은 종래 기술에 따른 DRAM 소자에서 DQ 영역의 패드 및 입출력 라인의 배치도이다.

도 1을 참조하면, 각 뱅크(10~13)의 가장 우측에 해당하는 셀 데이터가 입출력 된다고 가정하였을 때, DQ 영역(20)의 상위 데이터 패드인 UDQ패드(21)에서 시작되는 글로벌 라인의 길이(GIO Line)는 하위 데이터 패드인 UDQ패드(22)에서 시작되는 글로벌 라인(GIO Line)의 길이보다 길다. 이로 인하여 X16칩을 X8칩으로 사용하는 경우, 하위 데이터 패드인 UDQ의 글로벌 라인의 로딩(loading)이 작기 때문에 소자의 동작 스피드 측면에서 유리하게 된다. 또한 대부분의 DQ 영역(20)의 콘트롤 블럭들은 하위 데이터 패드인 UDQ 패드(22)쪽에 가깝게 배치되어 있으므로 콘트롤 시그널의 배치에도 유리하게 된다.

도 2는 종래 기술의 문제점을 설명하기 위한 X8의 패드 배치도이다.

도 2를 참조하면, 패키지(30)의 중앙에 칩(40)을 위치하고, 하위 데이터 패 드인 UDQ 쪽으로 연결하게 된다. 한편, 소자가 작아지면서 하위 데이터 패드인 UDQ 쪽으로 연결하게 되면 DQ 패드(41)와 관련된 와이어의 각도가 심하게 기울어 와이어링(Wiring)이 어렵게 된다. 이 경우, X8의 DQ패드(41) 8개를 사용하여 본딩하기 위해서는 다음과 같은 대응책이 있어야 한다.

1) 기존과 같이 하위 데이터 패드인 UDQ패드 8개를 본딩하기 위해서는 X16과 X8의 마스크를 분리해서 설계하여야 한다.

2)마스크를 분리하지 않을 경우, 칩의 중앙부와 패키지의 중앙부가 일치하지 않도록 하여야 한다.

이는 마스크를 분리하여 사용할 경우 비용 측면에서 불리하고, 마스크를 분리하지 않고 사용할 경우 패키지 조립 공정이 어렵고 본딩 와이어(Bondinf Wire)가 휘어질 가능성이 커진다.

도 3은 칩의 위치를 옮긴 후 X8 패키지 본딩을 나타낸 소자의 배치도이다.

도 3과 같이 칩(40)을 패키지(30)의 중앙부에서 윗쪽으로 옮기면 DQ패드(41) 쪽의 와이어링은 쉬워지나, 반대로 어드레스 패드의 와이어링은 어려워 지게 되는 문제점이 발생한다.

따라서 본 발명은 볼 그리드 어레이 패키지를 사용하여 X8 본딩 시, 하위 데이터 패드인 UDQ패드 대신 상위 데이터 패드인 UDQ패드를 사용하여 패키지가 가능하도록 패드를 배치하여 X8 본딩시 스큐(skew) 발생을 억제하고, 작은 스케일 (scale)의 패키징이 가능한 반도체 메모리 소자의 패드 배치 방법을 개시하는 데 있다.

본 발명에 따른 반도체 메모리 소자의 패드 배치 방법은 X16의 패키지 본딩 시, 메모리 칩의 상위 데이터 패드인 UDQ<0~7>패드와 하위 데이터 패드인 UDQ<0~7>패드를 패키지의 상위 데이터 패드인 UDQ<0~7>패드와 하위 데이터 패드인 UDQ<0~7>패드에 각각 본딩하고, X8 패키지 본딩 시, 상기 메모리 칩의 상기 상위 데이터 패드인 UDQ<0~7>패드를 상기 패키지의 패키지의 DQ<0~7>패드로 각각 본딩하고, X4 패키지 본딩 시, 상기 메모리 칩의 상위 데이터 패드인 UDQ<0~3>패드를 상기 패키지의 DQ<0~3>패드로 각각 본딩한다.

또한, 상기 X16의 패키지 본딩 시, 상기 메모리 칩의 상위 데이터 패드인 UDQS, 하위 데이터 패드인 UDQS 패드를 상기 패키지의 상위 데이터 패드인 UDQS, 하위 데이터 패드인 UDQS의 패드에 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용하고, 상기 X8 패키지 본딩 시, 상기 메모리 칩의 상기 상위 데이터 패드인 UDQS, 하위 데이터 패드인 UDQS 패드를 상기 패키지의 DQS, RDQS 패드로 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용하고, 상기 X4 패키지 본딩 시, 메모리 칩의 상위 데이터 패드인 UDQS패드를 패키지의 DQS패드로 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한 다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 4는 본 발명에 따른 반도체 메모리 소자의 X8 패드 배치도이다. 도 5는 도 4의 DQ영역의 패드 배치를 설명하기 위한 소자의 평면도이다. 도 4 및 도 5를 참조하여 본 발명에 따른 반도체 메모리 소자의 패드 배치 방법을 상세히 설명하면 다음과 같다.

본 발명에 따른 반도체 메모리 소자를 X16의 비트로 편성된 패키징 본딩 할 경우, 메모리 칩(110)의 상위 데이터 패드인 UDQ<0~7>(120)패드와 하위 데이터 패드인 하위 데이터 패드인 UDQ<0~7>(130)패드를 패키지(100)의 상위 데이터 패드인 UDQ<0~7>패드와 하위 데이터 패드인 LDQ<0~7>패드에 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용한다. 또한 메모리 칩(110)의 상위 데이터 패드인 UDQS, 하위 데이터 패드인 UDQS 패드를 패키지의 상위 데이터 패드인 UDQS, 하위 데이터 패드인 UDQS의 패드에 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용한다. 따라서, 메모리 칩의 데이터 입출력을 제어할 때, 메모리 칩(110)의 상위 데이터 패드인 UDQ<0~7>패드(120)와 하위 데이터 패드인 UDQ<0~7>(130)패드를 통하여 데이터와 입출력이 되도록 제어한다.

본 발명에 따른 반도체 메모리 소자를 X8의 비트로 편성된 패키징 본딩 할 경우, 메모리 칩(110)의 상위 데이터 패드인 UDQ<0~7>패드(120)를 패키지(100)의 DQ<0~7>로 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용한다. 또한 메모리 칩(110)의 상위 데이터 패드인 UDQS, 하위 데이터 패드인 UDQS 패드를 패키지의 DQS, RDQS 패드로 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용한다. 따라서, 메모리 칩의 데이터 입출력을 제어할 때, 메모리 칩(110)의 상위 데이터 패드인 UDQ<0~7>패드(120)를 통하여 데이터와 입출력이 되도록 제어한다.

본 발명에 따른 반도체 메모리 소자를 X4의 비트로 편성된 패키징 본딩 할 경우, 메모리 칩(110)의 상위 데이터 패드인 UDQ<0~3>(120)패드를 패키지(100)의 DQ<0~3>로 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용한다. 또한 메모리 칩(110)의 상위 데이터 패드인 UDQS 패드를 패키지의 DQS패드로 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용한다. 따라서, 메모리 칩(110)의 데이터 입출력을 제어할 때, 메모리 칩(110)의 상위 데이터 패드인 UDQ<0~3>패드(120)를 통하여 데이터와 입출력이 되도록 제어한다.

이때, RDQS 패드는 X8의 비트로 편성된 패키징 본딩 할 경우에만 사용되며, X4/X8 본딩시 하위 데이터 패드인 UDQ관련 패드를 사용했던 것을 상위 데이터 패드인 UDQ 관련 패드로 사용하기 위하여 LDM 패드 근처의 위치에서 UDM 패드 근처로 옮기는 것이 바람직하다.

이로 인하여 칩의 사이즈가 작아짐에 따라 X8의 비트로 편성된 패키지의 본딩 시 발생할 수 있는 와이어(wire)의 각도를 줄일 수 있게 되어 DQ 패드간의 스큐(skew)를 줄일 수 있다. 또한 패키지에 대한 칩의 위치를 옮기지 않게 되어 패키지의 트랙 패턴(trace pattern) 제작이 용이하게 된다.

상기에서 설명한 본 발명의 기술적 사상이 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

따라서 본 발명에 따르면, 볼 그리드 어레이 패키지를 사용하여 패키지 본딩에서 X8 패키지 본딩 시 메모리 칩의 상기 UDQ<0~7>패드를 패키지의 DQ<0~7>패드로 각각 본딩 가능하도록 패드를 배치하여 X8의 비트로 편성된 패키지의 본딩 시 와이어(wire)의 각도를 줄일 수 있어 DQ 패드간의 스큐(skew)를 줄일 수 있다. 또한 패키지에 대한 칩의 위치를 옮기지 않게 되어 패키지의 트랙 패턴(trance pattern) 제작이 용이하게 된다.

Claims

X16의 패키지 본딩 시, 메모리 칩의 UDQ<0~7>패드와 LDQ<0~7>패드를 패키지의 UDQ<0~7>패드와 LDQ<0~7>패드에 각각 본딩하고,

X8 패키지 본딩 시, 상기 메모리 칩의 상기 UDQ<0~7>패드를 상기 패키지의 패키지의 DQ<0~7>패드로 각각 본딩하고,

X4 패키지 본딩 시, 상기 메모리 칩의 UDQ<0~3>패드를 상기 패키지의 DQ<0~3>패드로 각각 본딩하는 반도체 메모리 소자의 패키지 본딩 방법.
제 1 항에 있어서,

상기 UDQ<0~7>패드와 LDQ<0~7>패드, 상기 DQ<0~7>패드 및 상기 DQ<0~3>패드를 데이터 입출력 패드로 사용하는 반도체 메모리 소자의 패키지 본딩 방법.
제 1 항에 있어서,

상기 X16의 패키지 본딩 시, 상기 메모리 칩의 UDQS, LDQS 패드를 상기 패키지의 UDQS, LDQS의 패드에 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용하고,

상기 X8 패키지 본딩 시, 상기 메모리 칩의 상기 UDQS, LDQS 패드를 상기 패 키지의 DQS, RDQS 패드로 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용하고,

상기 X4 패키지 본딩 시, 메모리 칩의 UDQS패드를 패키지의 DQS패드로 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용하는 반도체 메모리 소자의 패키지 본딩 방법.
상위 및 하위 데이터 입출력 패드를 정의하고 있는 볼 그리드 어레이를 이용한 반도체 메모리 소자의 패키지 본딩 방법에 있어서,

제 1 패드 옵션인 경우에는 상기 상위 및 하위 데이터 입출력 패드를 순차적으로 모두 칩의 데이터 입출력 패드와 본딩하고,

상기 제 1 패드 옵션보다 입출력 라인이 적은 제 2 패드 옵션인 경우 상기 상위 입출력 데이터 패드를 순차적으로 칩의 데이터 입출력 패드와 본딩하여 데이터 입력과 데이터 출력용으로 사용하는 반도체 메모리 소자의 패키지 본딩 방법.
제 4 항에 있어서,

상기 제 1 패드 옵션인 경우, 상위 데이터 스트로브 패드, 하위 스트로브 패드를 상기 칩의 상위 데이터 스트로브 패드, 하위 스트로브 패드에 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용하고,

상기 제 2 패드 옵션인 경우, 상기 메모리 칩의 상기 상위 데이터 스트로브 패드, 하위 스트로브 패드를 상기 패키지의 데이터 스트로브 패드, 리드 데이터 스트로브 패드로 각각 본딩하여 데이터 입력과 데이터 출력용으로 사용하는 반도체 메모리 소자의 패키지 본딩 방법.