KR100642477B1 - Method for fabricating Align Key of the semiconductor device - Google Patents

Method for fabricating Align Key of the semiconductor device Download PDF

Info

Publication number
KR100642477B1
KR100642477B1 KR1020040118277A KR20040118277A KR100642477B1 KR 100642477 B1 KR100642477 B1 KR 100642477B1 KR 1020040118277 A KR1020040118277 A KR 1020040118277A KR 20040118277 A KR20040118277 A KR 20040118277A KR 100642477 B1 KR100642477 B1 KR 100642477B1
Authority
KR
South Korea
Prior art keywords
forming
plug
insulating film
substrate
semiconductor device
Prior art date
Application number
KR1020040118277A
Other languages
Korean (ko)
Other versions
KR20060079014A (en
Inventor
성웅제
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040118277A priority Critical patent/KR100642477B1/en
Publication of KR20060079014A publication Critical patent/KR20060079014A/en
Application granted granted Critical
Publication of KR100642477B1 publication Critical patent/KR100642477B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 실리콘 식각을 이용하여 추가 산화 공정이 불필요한 정렬 키 형성 방법에 관한 것이다.The present invention relates to a method of forming an alignment key using silicon etching that eliminates the need for further oxidation.

본 발명의 반도체 소자 제조 방법은 기판을 준비하는 단계; 상기 기판의 소정의 영역상에 n+ 매립층을 형성하는 단계; 상기 n+ 매립층 상부에 절연막을 형성하는 단계; 상기 절연막 상부에 산화막을 형성하는 단계; 상기 산화막을 식각하여 n+ 플러그를 형성될 부분을 패터닝하여 제거하면서 절연막까지 식각하는 단계; 상기 기판에 n+ 플러그를 확산하는 단계 및 상기 n+ 플러그 확산시 생성되는 PSG를 제거하는 단계로 이루어짐에 기술적 특징이 있다.The semiconductor device manufacturing method of the present invention comprises the steps of preparing a substrate; Forming an n + buried layer on a predetermined region of the substrate; Forming an insulating film on the n + buried layer; Forming an oxide film on the insulating film; Etching the oxide layer to etch the insulating layer while patterning and removing a portion to form an n + plug; There is a technical feature in that it comprises the step of diffusing the n + plug on the substrate and the step of removing the PSG generated during the n + plug diffusion.

따라서, 본 발명의 반도체 소자 제조 방법은 실리콘 식각으로 단차를 형성하여 정렬 키를 생성하므로 추가 산화공정이 제거되는 효과가 있다.Therefore, the semiconductor device manufacturing method of the present invention has an effect that the additional oxidation process is removed because the alignment key is formed by forming the step by silicon etching.

정렬 키, 바이폴라 트랜지스터, N+ 플러그, 실리콘 식각Sort Key, Bipolar Transistor, N + Plug, Silicon Etch

Description

반도체 소자의 정렬키 제조 방법{Method for fabricating Align Key of the semiconductor device}Method for fabricating Align Key of the semiconductor device

도 1a 및 1b는 종래기술에 의한 정렬 키 형성 방법.1A and 1B illustrate a method for forming an alignment key according to the prior art.

도 2는 본 발명에 의한 정렬 키 형성 방법.2 is a method for forming an alignment key according to the present invention.

본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 자세하게는 실리콘 식각을 이용하여 추가 산화 공정이 불필요한 정렬 키 형성 방법에 관한 것이다.The present invention relates to a method for fabricating a semiconductor device, and more particularly, to a method for forming an alignment key, which requires no additional oxidation process using silicon etching.

도 1a 및 1b는 종래기술에 의한 정렬 키 형성에 관한 실시예이다. 먼저 도 1a와 같이 기판 상부의 소정 영역에 n+형 매립층(100)을 형성한다. 상기 형성된 n+ 매립층(100) 상부에 절연막(110)을 형성한 후 산화막(120)을 형성한다.1A and 1B illustrate embodiments of forming alignment keys according to the prior art. First, as shown in FIG. 1A, an n + type buried layer 100 is formed in a predetermined region on an upper substrate. After the insulating film 110 is formed on the formed n + buried layer 100, an oxide film 120 is formed.

상기 형성된 산화막(120)의 소정의 영역을 n+ 플러그(plug)(130)가 필요한 부분만 패터닝하여 제거한다. 다음 POCl3 가스 분위기로 열공정을 거쳐 고농도 n+ 플러그 지역으로 확산시키면 PSG(Phosphosilicate Glass)가 생성되고 이를 제거한 다. 이 때 약 300Å의 단차가 생긴다. The predetermined region of the formed oxide film 120 is patterned and removed only a portion where an n + plug 130 is required. Then, a thermal process is carried out in a POCl 3 gas atmosphere and diffused into a high concentration n + plug area to form and remove PSG (Phosphosilicate Glass). At this time, about 300Å of step occurs.

다음 도 1b와 같이 n+ 플러그(130)가 형성된 후 정렬 키(Align key)를 만들기 위해 추가로 희생층(150)으로 산화막을 형성한다. 이 때 상기 희생층(150)은 바람직하게는 800Å 형성한다. 상기 형성된 희생층(150)을 식각하여 상기 절연막(110)의 단차가 400Å(160) 추가 되도록 유도한다. 결국 처음 생성된 300Å의 단차에 추가 단차인 400Å으로 700Å의 절연막 단차가 생기고 이 단차를 이용해 후속 레이어들을 정렬하게 된다.Next, as shown in FIG. 1B, after the n + plug 130 is formed, an oxide film is further formed as the sacrificial layer 150 to form an alignment key. At this time, the sacrificial layer 150 is preferably 800Å. The formed sacrificial layer 150 is etched to induce a step of the insulating layer 110 to be 400Å160. As a result, an additional step of 400 mW is created in the first step of 300 mW, and an insulating film step of 700 mW is used to align subsequent layers.

그러나, 상기와 같은 종래의 기술은 최종적으로 절연막 단차를 형성하기 위해 희생층을 형성하고 식각하는 추가 공정이 필요한 문제점이 있다.However, the prior art as described above has a problem in that an additional process of forming and etching a sacrificial layer is necessary to finally form an insulating film step.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 산화막 식각 공정시 절연막을 식각하는 공정만으로 정렬 키를 형성하기 위한 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, an object of the present invention is to provide a method for forming an alignment key using only a process of etching an insulating film during an oxide film etching process.

본 발명의 상기 목적은 기판을 준비하는 단계; 상기 기판의 소정의 영역상에 n+ 매립층을 형성하는 단계; 상기 n+ 매립층 상부에 절연막을 형성하는 단계; 상기 절연막 상부에 산화막을 형성하는 단계; 상기 산화막을 식각하여 n+ 플러그를 형성될 부분을 패터닝하여 제거하면서 절연막까지 식각하는 단계; 상기 기판에 n+ 플러 그를 확산하는 단계 및 상기 n+ 플러그 확산시 생성되는 PSG를 제거하는 단계로 이루어진 반도체 소자 제조 방법에 의해 달성된다.The object of the present invention is to prepare a substrate; Forming an n + buried layer on a predetermined region of the substrate; Forming an insulating film on the n + buried layer; Forming an oxide film on the insulating film; Etching the oxide layer to etch the insulating layer while patterning and removing a portion to form an n + plug; And diffusing n + plugs into the substrate and removing PSG generated during n + plug diffusion.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참고한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 2는 본 발명에 의한 정렬 키 형성 방법이다. 도 2를 살펴보면 먼저 기판 상부에 소정의 영역에 n+형 매립층(200)을 형성한다. 상기 형성된 n+ 매립층(200) 상부에 절연막(210)을 형성한 후 산화막(220)을 형성한다.2 is a method of forming an alignment key according to the present invention. Referring to FIG. 2, first, an n + type buried layer 200 is formed in a predetermined region on a substrate. After the insulating film 210 is formed on the formed n + buried layer 200, an oxide film 220 is formed.

상기 형성된 산화막(220)의 소정의 영역을 n+ 플러그(plug)(230)가 필요한 부분만 패터닝하여 제거하며 동시에 상기 절연막(210)까지 식각한다. 이때 상기 절연막(210)은 바람직하게 400Å(240)만큼 식각한다. 이때 식각된 두께는 이후 공정이 진행되면서 정렬 키가 형성될 때 이용된다. 다음 POCl3 가스로 고농도 n+ 플러그(230)를 확산시키면 PSG가 생성되고 이를 제거한다. 이 때 약 300Å(250)의 단차가 생긴다. A predetermined region of the formed oxide film 220 is removed by patterning only a portion where an n + plug 230 is needed and simultaneously etched up to the insulating film 210. At this time, the insulating film 210 is preferably etched by 400Å (240). The etched thickness is then used when the alignment key is formed as the process proceeds. Diffusion of high concentration n + plug 230 with POCl 3 gas then produces PSG and removes it. At this time, a step of about 300 mW (250) occurs.

결국 상기 산화막(220)을 패터닝하면서 제거된 상기 절연막(210)의 단차와 상기 PSG가 제거되면서 생성된 상기 300Å(250)의 단차의 합인 700Å의 단차를 이용해 후속 레이어들을 정렬하게 된다. 그러므로 정렬 키를 생성하기 위해 추가적인 공정이 불필요하다.As a result, the subsequent layers are aligned by using the step of 700 nm, which is the sum of the steps of the insulating film 210 removed while patterning the oxide film 220 and the step of 300 kW (250) generated while the PSG is removed. Therefore, no additional process is necessary to generate the sort key.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설 명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.

본 발명의 반도체 소자 제조 방법은 실리콘 식각으로 단차를 형성하여 정렬 키를 생성하므로 추가 산화공정이 제거되는 효과가 있다.In the method of manufacturing a semiconductor device of the present invention, since an alignment key is formed by forming a step by etching silicon, an additional oxidation process is removed.

Claims (4)

반도체 소자 제조 방법에 있어서,In the semiconductor device manufacturing method, 기판을 준비하는 단계;Preparing a substrate; 상기 기판의 소정의 영역상에 n+ 매립층을 형성하는 단계;Forming an n + buried layer on a predetermined region of the substrate; 상기 n+ 매립층 상부에 절연막을 형성하는 단계;Forming an insulating film on the n + buried layer; 상기 절연막 상부에 산화막을 형성하는 단계;Forming an oxide film on the insulating film; 상기 산화막을 식각하여 n+ 플러그를 형성될 부분을 패터닝하여 제거하면서 절연막까지 식각하는 단계;Etching the oxide layer to etch the insulating layer while patterning and removing a portion to form an n + plug; 상기 기판에 n+ 플러그를 확산하는 단계; 및Diffusing an n + plug onto the substrate; And 상기 n+ 플러그 확산시 생성되는 PSG를 제거하는 단계Removing the PSG generated during the n + plug diffusion 로 이루어짐을 특징으로 하는 반도체 소자의 정렬키 제조 방법.Method for manufacturing an alignment key of a semiconductor device, characterized in that consisting of. 제 1항에 있어서,The method of claim 1, 상기 절연막까지 식각하는 단계는 절연막을 400Å을 식각하는 것을 특징으로 하는 반도체 소자의 정렬키 제조 방법.And etching the insulating film to etch the insulating film at about 400 microseconds. 제 1항에 있어서,The method of claim 1, 상기 PSG를 제거하는 단계에서 300Å의 단차가 형성되는 것을 특징으로 하는 반도체 소자의 정렬키 제조 방법.And a step of 300 mW is formed in the step of removing the PSG. 제 1항에 있어서,The method of claim 1, 상기 n+ 플러그를 확산하는 단계는 POCl3 을 이용하는 것을 특징으로 하는 반도체 소자의 정렬키 제조 방법.And diffusing the n + plug comprises using POCl 3 .
KR1020040118277A 2004-12-31 2004-12-31 Method for fabricating Align Key of the semiconductor device KR100642477B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040118277A KR100642477B1 (en) 2004-12-31 2004-12-31 Method for fabricating Align Key of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118277A KR100642477B1 (en) 2004-12-31 2004-12-31 Method for fabricating Align Key of the semiconductor device

Publications (2)

Publication Number Publication Date
KR20060079014A KR20060079014A (en) 2006-07-05
KR100642477B1 true KR100642477B1 (en) 2006-11-02

Family

ID=37170827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118277A KR100642477B1 (en) 2004-12-31 2004-12-31 Method for fabricating Align Key of the semiconductor device

Country Status (1)

Country Link
KR (1) KR100642477B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4640888A (en) 1983-06-16 1987-02-03 Oki Electric Industry Co., Ltd. Alignment mark on a semiconductor and a method of forming the same
JPS6329933A (en) 1986-07-24 1988-02-08 Fuji Xerox Co Ltd Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4640888A (en) 1983-06-16 1987-02-03 Oki Electric Industry Co., Ltd. Alignment mark on a semiconductor and a method of forming the same
JPS6329933A (en) 1986-07-24 1988-02-08 Fuji Xerox Co Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
KR20060079014A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100875660B1 (en) Method of forming fine pattern of semiconductor device
KR100642477B1 (en) Method for fabricating Align Key of the semiconductor device
KR100875653B1 (en) Method of forming fine pattern of semiconductor device
JPH098131A (en) Manufacture of semiconductor device
KR100324933B1 (en) method for forming self-align contact hole in semiconductor device
KR100265340B1 (en) Method of fabricating semiconductor device
KR20020048616A (en) Method for forming gate pattern of flash memory device
KR100712981B1 (en) Method For Forming The Bit Line Of Semiconductor Device
KR101059809B1 (en) Manufacturing method of MEEL element
KR100195245B1 (en) Method for forming a contact of a semiconductor device
KR100456421B1 (en) Method of manufacturing a semiconductor device
KR970053546A (en) Metal wiring formation method of semiconductor device
KR20050064228A (en) Method for forming element isolating film of semiconductor device
KR20080084280A (en) Forming method for gate of semiconductor device
KR20060011021A (en) Method for fabricating semiconductor device
KR0147711B1 (en) Method for removing poly-si stringer
KR20050059901A (en) Method for manufacturing semiconductor device
KR19990031428A (en) Manufacturing method of capacitor
KR970003856A (en) Method of forming contact hole in manufacturing semiconductor device
KR20030003380A (en) Poly SiGe Gate Electrode and Method of Manufacturing the Same
KR20060038597A (en) Method for forming pattern of semicondutor device
KR20010063265A (en) Method of manufacturing semiconductor device
JPH05129253A (en) Production of semiconductor device
KR20060038616A (en) Fabricating method of semicondutor device
KR19980025508A (en) Contact hole formation method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee