KR100641572B1 - Method for edge bead remover of wafer - Google Patents
Method for edge bead remover of wafer Download PDFInfo
- Publication number
- KR100641572B1 KR100641572B1 KR1020040118488A KR20040118488A KR100641572B1 KR 100641572 B1 KR100641572 B1 KR 100641572B1 KR 1020040118488 A KR1020040118488 A KR 1020040118488A KR 20040118488 A KR20040118488 A KR 20040118488A KR 100641572 B1 KR100641572 B1 KR 100641572B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- metal film
- edge
- present
- ebr
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
Abstract
본 발명은 웨이퍼 에지 비드 제거 방법에 관한 것으로, 보다 자세하게는 반도체 공정중 포토 공정에서 발생하는 웨이퍼에 금속막을 형성한 하는 단계, 상기 웨이퍼 전면에 기존의 EBR에 해당하는 영역 전부에 포토레지스트를 형성 하는 단계, 습식 식각를 통해서 상기 EBR 지역의 금속막을 라운드지게 하는 단계, 어닐링을 진행하는 단계로 이루어짐에 기술적 특징이 있다.The present invention relates to a method for removing wafer edge beads, and more particularly, forming a metal film on a wafer generated in a photo process during a semiconductor process, and forming a photoresist on all the regions corresponding to the existing EBR on the entire surface of the wafer. The technical characteristics include the step of rounding the metal film of the EBR region through wet etching and the step of annealing.
따라서, 본 발명의 웨이퍼 에지 비드 제거 방법은 금속막과 IMD막의 열팽장차이가 있는 것을 그대로 두고 단지 금속막 깊이의 기울기를 낮게 가져감으로 해서 웨이퍼의 가장자리에서 발생하는 돌출을 방지하고 그에 따른 2차 결함을 방지하는 효과가 있다.Therefore, the wafer edge bead removal method of the present invention prevents protrusions occurring at the edges of the wafer by keeping the inclination of the metal film low while leaving the thermal expansion difference between the metal film and the IMD film as it is, and thus the secondary. It is effective in preventing defects.
SOG, EBRSOG, EBR
Description
도 1은 종래 기술에 의한 웨이퍼 에지의 열팽창에 의한 돌출 단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a sectional view of the protrusion due to thermal expansion of a wafer edge according to the prior art.
도 2a 내지 도 2c는 본 발명에 의한 웨이퍼 에지 돌출 제거 단면도.Figures 2a to 2c is a cross-sectional view of the wafer edge protrusion removal according to the present invention.
본 발명은 웨이퍼 에지 비드 제거 방법에 관한 것으로, 보다 자세하게는 금속막과 금속 층간 절연막(Inter metal dielectric: 이하 IMD라고 칭함)의 열팽장이 틀린 것을 그대로 두고 단지 금속막 깊이의 기울기를 낮게 가져감으로 해서 웨이퍼의 가장자리에서 발생하는 돌출을 방지하는 것에 관한 것이다. The present invention relates to a method for removing wafer edge beads, and more particularly, by keeping the thermal expansion of a metal film and an intermetal dielectric (hereinafter, referred to as an IMD) incorrectly as it is, and having a low slope of the metal film depth. And to prevent protrusions occurring at the edge of the wafer.
반도체 소자의 제조 방법에 있어서, 금속 배선 패턴 사이의 갭에 의한 국부적 단차를 해결하기 위한 평탄화막으로 SOG(spin on glass : 이하 SOG라고 칭함)막이 널리 사용되고 있다. SOG막은 기판을 매우 빠른 속도로 회전시킨 상태에서 소정의 액상 물질을 점적하여 원심력을 이용하여 기판 상에 평탄하게 형성된다. In the semiconductor device manufacturing method, a spin on glass (SOG) film is widely used as a planarization film for solving local steps caused by gaps between metal wiring patterns. The SOG film is formed flat on the substrate by centrifugal force by dropping a predetermined liquid substance while the substrate is rotated at a very high speed.
도 1은 종래 기술에 의한 웨이퍼 에지쪽의 열팽창에 의한 돌출 단면도이다.1 is a sectional view of the protrusion by thermal expansion toward the wafer edge in the prior art.
먼저, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 반도체 웨이퍼상에 다수의 금속 배선(102)이 형성되고, 다수의 금속막(102)을 포함한 전체 구조상에 절연성이 우수한 IMD 막(101)을 형성된다. 이후, 반도체 웨이퍼 가장자리를 따라 IMD 막(101)상에 포토레지스트 패턴을 형성된다. First, a plurality of
다음, 다수의 금속막(102)사이의 간극을 메우기 위해 포토레지스트 패턴이 형성된 반도체 웨이퍼 상에 SOG가 형성된다. SOG을 형성하기 위한 회전 코팅시 SOG 용액은 포토레지스트 패턴에 의해 반도체 웨이퍼 밖으로 흘러내리지 않게 된다. Next, SOG is formed on the semiconductor wafer on which the photoresist pattern is formed to fill the gap between the plurality of
웨이퍼 에지(Wafer Edge)쪽에서의 금속막(102)과 IMD막(101)의 형성과정에 따른 어닐링(Annealing)에서의 열팽창에 의한 돌출(Protrusion,103)이 형성된다. 상기 돌출(103)은 웨이퍼의 에지에서 심하게 발생하는데 이는 어닐링시 웨이퍼의 중심부보다 웨이퍼의 에지에서 팽창이 더욱 심하게 일어나기 때문이다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 금속막과 IMD막의 열팽창이 차이가 남을 그대로 두고 그대로 두고 단지 금속막 깊이의 기울기를 낮게 가져감으로 해서 웨이퍼의 에지에서 발생하는 돌출의 방지를 방법을 제공함에 본 발명의 목적이 있다.
Therefore, the present invention is to solve the above-mentioned disadvantages and problems of the prior art, the thermal expansion of the metal film and the IMD film, leaving the difference as it is, leaving only the slope of the metal film depth to lower the edge of the wafer It is an object of the present invention to provide a method for the prevention of protrusions occurring at.
본 발명의 상기 목적은 반도체 공정중 포토 공정에서 발생하는 웨이퍼에 금 속막을 형성한 하는 단계, 상기 웨이퍼 전면에 기존의 EBR에 해당하는 영역 전부에 포토레지스트를 형성 하는 단계, 습식 식각를 통해서 상기 EBR 지역의 금속막을 라운드지게 하는 단계, 어닐링을 진행하는 단계로 이루어진 웨이퍼 에지 비드 제거 방법에 의해 달성된다.The object of the present invention is to form a metal film on the wafer generated in the photo process during the semiconductor process, forming a photoresist on the entire area corresponding to the existing EBR on the front surface of the wafer, the EBR region through wet etching It is achieved by the method of removing the wafer edge bead consisting of the step of rounding the metal film of the, step of annealing.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 실명에 의해 보다 명확하게 이해될 것이다. Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 2a 내지 도 2c는 본 발명에 의한 웨이퍼 에지 돌출 제거 단면도이다.2A to 2C are cross-sectional views of the wafer edge protrusion removal according to the present invention.
먼저, 도 2a 내지 도 2b에 도시된 바와 같이 웨이퍼(201)에 금속막을 형성한 후 웨이퍼(201) 전면에 기존의 EBR(Edge bead remover: 이하 EBR이라 칭함)에 해당하는 영역 전부에 포토레지스트(202)를 형성한 단면도이다. IMD 막(203) 상에 금속 막(204)이 적층되어 지고, 금속막(204) 상에 포토레지스트(202)가 적층되어 진다.First, as shown in FIGS. 2A to 2B, a metal film is formed on the
다음, 도 2c에 도시된 바와 같이 웨이퍼를 솔벤트 용액을 이용한 습식 식각(wet etch)를 통해서 EBR 지역의 금속막(204)을 라운드(round)지게 한 후 어닐링을 진행하면 웨이퍼에서의 돌출을 제거할 수 있다.Next, as shown in FIG. 2C, the wafer is wet etched using a solvent solution to round the
상술한 본 발명 실시예는 금속막과 IMD막의 열팽창 차이가 틀린 것을 그대로 두고 단지 금속막 깊이의 기울기를 낮게 가져감으로 해서 웨이퍼의 에지에서 발생하는 돌출을 방지하고 그에 따른 2차 결함을 방지할 수 있다. In the above-described embodiment of the present invention, the difference in thermal expansion between the metal film and the IMD film is left intact, and only a low slope of the metal film depth prevents protrusions occurring at the edge of the wafer and thus prevents secondary defects. have.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 웨이퍼 에지 비드 제거 방법은 금속막과 IMD막의 열팽장차이가 있는 것을 그대로 두고 단지 금속막 깊이의 기울기를 낮게 가져감으로 해서 웨이퍼의 가장자리에서 발생하는 돌출을 방지하고 그에 따른 2차 결함을 방지하는 효과가 있다.Therefore, the wafer edge bead removal method of the present invention prevents protrusions occurring at the edges of the wafer by keeping the inclination of the metal film low while leaving the thermal expansion difference between the metal film and the IMD film as it is, and thus the secondary. It is effective in preventing defects.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040118488A KR100641572B1 (en) | 2004-12-31 | 2004-12-31 | Method for edge bead remover of wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040118488A KR100641572B1 (en) | 2004-12-31 | 2004-12-31 | Method for edge bead remover of wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060078521A KR20060078521A (en) | 2006-07-05 |
KR100641572B1 true KR100641572B1 (en) | 2006-10-31 |
Family
ID=37170405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040118488A KR100641572B1 (en) | 2004-12-31 | 2004-12-31 | Method for edge bead remover of wafer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100641572B1 (en) |
-
2004
- 2004-12-31 KR KR1020040118488A patent/KR100641572B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060078521A (en) | 2006-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101093241B1 (en) | Method of manufacturing patterns for a semiconductor device | |
CN106298500B (en) | Etching method for reducing micro-load effect | |
KR100924611B1 (en) | Method of forming a micro pattern in a semiconductor device | |
JPH06318578A (en) | Forming method for contact hole in semiconductor element | |
KR100641572B1 (en) | Method for edge bead remover of wafer | |
US7785997B2 (en) | Method for fabricating semiconductor device | |
KR100800786B1 (en) | Overlay mark for forming multi-layered metal line of semiconductor device | |
KR100669101B1 (en) | Method of manufacturing a pattern structure and Method of manufacturing a trench using the same | |
KR19990052529A (en) | Method for forming conductive line in semiconductor device | |
KR20090044523A (en) | Method for manufacturing semiconductor device | |
JPS60140720A (en) | Semiconductor device and manufacture thereof | |
KR101062833B1 (en) | Method of forming contact plug of semiconductor device | |
KR100685618B1 (en) | Methoe for fabricating of semiconductor device | |
KR100447977B1 (en) | Method for forming metal line of semiconductor device by using dual damascene process | |
KR950010853B1 (en) | Reverse contact hole patterning method of semiconductor device | |
KR100265340B1 (en) | Method of fabricating semiconductor device | |
KR0172467B1 (en) | Fabrication method of semiconductor device with alignment key for metal contact mask | |
KR101064555B1 (en) | Manufacturing Method for Gate of Semiconductor Device | |
KR100390999B1 (en) | A method for forming of a semiconductor device | |
KR0137433B1 (en) | Contact hole fabrication method of semiconductor device | |
KR100571627B1 (en) | Method for fabrication of semiconductor device | |
KR101035644B1 (en) | Method for manufacturing semiconductor device | |
KR100636983B1 (en) | Method for Etch Metal Layer and Semiconductor Device Manufactured by Such Method | |
KR100598286B1 (en) | Method for improving step coverage in semiconductor manufacturing process | |
KR100197657B1 (en) | Method of manufacturing fine contact hole in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090925 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |