KR100197657B1

KR100197657B1 - Method of manufacturing fine contact hole in semiconductor device

Info

Publication number: KR100197657B1
Application number: KR1019950066110A
Authority: KR
Inventors: 김석수; 김진배
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1995-12-29
Filing date: 1995-12-29
Publication date: 1999-06-15
Also published as: KR970052464A

Abstract

본 발명은 반도체소자의 미세 콘택홀 형성방법에 관한 것으로, 감광막 패턴의 측벽에 저온증착 산화막 스페이서를 형성함으로써 습식식각시 수평방향으로의 식각속도를 떨어뜨려 제1 산화막과 같은 산화막을 이룸으로써 습식식각시 수평방향으로의 식각속도를 떨어뜨려 종래의 수평방향식각으로 인한 식각 중첩부위의 형성으로 인해 감광막의 일부가 떨어져 나감으로 정상적인 콘택홀을 형성하지 못하게 되는 문제점을 해결한다.The present invention relates to a method for forming a fine contact hole of a semiconductor device, by forming a low-temperature deposition oxide spacer on the sidewall of the photoresist pattern to reduce the etch rate in the horizontal direction during wet etching to form an oxide film like the first oxide film by wet etching When the etching speed in the horizontal direction is decreased, a portion of the photoresist film is dropped due to the formation of the etch overlapping portion due to the conventional horizontal etching, thereby preventing the formation of a normal contact hole.

Description

Method of forming fine contact hole in semiconductor device

제1a도와 제1b도는 종래의 기술에 따른 콘택홀 형성 공정단계를 도시한 단면도.1A and 1B are cross-sectional views illustrating a process of forming a contact hole according to the related art.

제2a와 제2b도는 본 발명의 기술에 따른 콘택홀 형성 공정단계를 도시한 단면도.2A and 2B are cross-sectional views illustrating a process of forming a contact hole according to the technique of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1,11 : 반도체 기관 2,22 : 제 1산화막1,11 semiconductor engine 2,22 first oxide film

3,15 : 홈 5,17 : 콘택홀3,15 Home 5,17 Contact Hall

7 : 습식식각 중첩부위 13 : 스페이서(Spacer)7: wet etching overlapping part 13: spacer

10,20 : 감광막 패턴10,20: photosensitive film pattern

본 발명은 반도체소자의 미세 콘택홀 형성방법에 관한 것으로, 특히 감광막 패턴의 측벽에 저온증착 산화막 스페이서를 형성함으로써 습식식각시 수평방향으로의 식각속도를 떨어뜨려 정상적인 콘택홀을 형성할 수 있는 반도체 소자의 미세 콘택홀 형성방법에 관한 것이다. 일반적으로 반도체 소자가 점점 초고집적화 추세로 발전하면서 배선 및 콘택홀 형성에 많은 어려움이 따른다. 특히 금속배선 형성을 위한 콘택홀 형성시 감광막과 산화막간의 계면에서 습식식각시 두 물질이 서로 다른 구조를 가짐으로 인해 매우 발리 식각이 이루어지게 된다. 감광막 패턴을 이용하여 하부의 산화막을 수직방향으로 원하는 양만큼 식각하고자 할 경우, 식각시 인접한 콘택홀과 수평방향으로 만나게 되어 상부의 감광막이 떨어져 나가게 되고 이로인해 정상적인 콘택홀의 형성을 이룰 수 없게되는 문제점이 있다. 제1a도와 제1b도는 종래의 기술에 따른 콘택홀 형성 공정단계를 도시한 단면도이다. 제1a도를 참조하면, 반도체 기판(1)상부에 제1산화막(2)을 형성하고, 상기 제1산화막(2) 상부에 금속배선 콘택홀 형성을 위한 감광막 패턴(10)을 형성한다. 제1b도는 상기 감광막 패턴(10)을 이용하여 하부의 제1산화막(2)을 습식식각하여 소정깊이의 홈(3)을 형성한 후, 이방성 식각으로 콘택홀(5)을 형성한 상태의 도면이다. 이때, 상기 습식식각 공정시 수직방향으로 원하는 양만큼 식각하고자 할 경우, 감광막 패턴(10)과 제1산화막(2)의 계면에서 식각비가 수평방향으로의 식각이 많이 일어나게 된다. 상기 수평방향으로의 식각은 이웃하는 콘택홀(5)에서의 수평방향식각시 서로 식각되는 부위가 겹쳐지게 된다. 상기 수평방향식각으로 인한 식각 중첩부위(7)의 형성으로 인해 결국 그 상부의 감광막(10)의 일부가 떨어져 나가게 되고 이는 정상적인 콘택홀을 형성하지 못하게 되고, 이는 반도체 소자의 수율 및 신뢰성을 저하시키게 되는 문제점이 있다. 따라서, 본 발명은 상기의 문제점을 해결하기 위하여, 콘택홀 형성시에 감광막의 측벽에 저온증착 산화막을 형성하여 제1산화막과 같은 산화막을 이룸으로써 습식식각시 수평방향으로의 식각속도를 떨어뜨려 정상적인 미세콘택홀을 형성하는 방법을 제공함에 그 목적이 있다. 상기 목적을 달성하기 위함 본 발명의 특징은 반도체 소자의 금속배선 콘택홀 형성방법에 있어서, 반도체 기판 상부에 제1산화막을 형성하는 단계와, 상기 제1 산화막의 상부에 감광막 패턴을 형성하는 단계와, 전체구조 상부에 소정두께의 제2산화막을 형성하는 단계와, 전면식각으로 상기 감광막 패턴의 양측벽에 제2산화막 스페이서를 형성하는 단계와, 상기 감광막 패턴 및 제2산화막 스페이서를 마스크로 하여 하부의 제1산화막의 일정부위를 1차 습식식각으로 제거하여 홈을 형성하는 단계와, 이방성 식각으로 하부의 제1산화막을 식각하여 콘택홀을 형성하는 단계를 구비함에 있다. 이하, 첨부된 도면을 참조하여 본 발명의 상세한 설명을 하기로 한다. 제2a도와 제2b도는 본 발명에 따른 반도체 소자의 미세 콘택홀 형성 공정단계를 도시한 도면이다.제1도를 참조하면, 금속배선 콘택홀 형성을 위해 실리콘 기판(11)상부에 형성된 제1산화막(11)의 상부에 감광막 패턴(20)을 형성한다. 다음 상기 전체구조 상부에 제2산화막을 형성한 후, 전면식각으로 감광막 패턴(20)의 양측벽에 제2산화막 스페이서(13)을 형성한 상태의 도면이다. 이때, 상기 제2 산화막 스페이서(13)는 감광막 패턴(20)에 다른 영향을 주지 않기 위해 저온 증착 산화막을 이용하고, 상기 제1산화막(11)으로 습식식각이 용이한 PSG 또는 O₃PSG 또는 BPSG를 사용한다. 제 2B도는 상기 감광막 패턴(20) 및 산화막 스페이서(13)를 마스크로 하여 하부의 제1 산화막(12)을 1차 습식식각으로 식각하여 소정깊이의 홈(15)을 형성하고, 그 후 이방성 식각으로 식각하여 콘택홀(17)을 형성한 상태의 도면이다. 이때, 상기 제1산화막(12)을 습식식각하여 홈을 형성할 시, BOE 또는 HF 용액을 사용한다. 또한 상기 습식식각 공정시 수평, 수직방향 식각이 모두 산화막 식각임으로 식각비가 비슷하여 정상적인 홈(15)을 만들 수 있고 동시에 하부의 콘택홀(17)도 정상적인 콘택홀로 형성할 수 있다. 한편, 상기 제1산화막(12)을 습식식각하여 홈(15)을 형성할 시, 제2 산화막 스페이서(13)도 함께 제거하여 감광막패턴(20)을 이용하여 이방성 식각이 가능하도록 할 수 있다. 이상에서 설명한 바와같이, 본 발명에 따른 반도체 소자의 미세 콘택홀 형성방법은 콘택홀 형성시에 감광막의 측벽에 저온증착 산화막을 형성하여 제1 산화막과 같은 산화막을 이룸으로써 습식식각시 수평방향으로의 식각속도를 떨어뜨려 종래의 수평방향식각으로 인한 식각 중첩부위의 형성으로 인해 감광막의 일부가 떨어져 나감으로 정상적인 콘택홀을 형성하지 못하게 되는 문제점을 해결하여 정상적인 미세콘택홀을 형성할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a fine contact hole in a semiconductor device. In particular, by forming a low temperature deposition oxide spacer on a sidewall of a photoresist pattern, a semiconductor device capable of forming a normal contact hole by decreasing an etch rate in a horizontal direction during wet etching. It relates to a method for forming a fine contact hole. In general, as semiconductor devices are gradually developed into ultra-high integration trends, wiring and contact holes are difficult to form. In particular, when wet etching is performed at the interface between the photoresist and the oxide film when forming the contact hole for forming the metal wiring, the two materials have different structures, and thus, volley etching is performed. When the lower portion of the oxide film is etched by the desired amount in the vertical direction by using the photoresist pattern, it is met with the adjacent contact hole in the horizontal direction during etching, so that the upper photoresist film is separated and thus cannot form a normal contact hole. There is this. 1A and 1B are cross-sectional views illustrating a process of forming a contact hole according to the related art. Referring to FIG. 1A, a first oxide film 2 is formed on the semiconductor substrate 1, and a photoresist pattern 10 for forming a metal wiring contact hole is formed on the first oxide film 2. FIG. 1B is a view of a state in which a contact hole 5 is formed by anisotropic etching after wet etching the lower first oxide film 2 using the photosensitive film pattern 10 to form a groove 3 having a predetermined depth. to be. At this time, when the wet etching process is to etch the desired amount in the vertical direction, the etching ratio in the horizontal direction occurs a lot in the interface between the photosensitive film pattern 10 and the first oxide film (2). The etching in the horizontal direction overlaps portions that are etched with each other during the horizontal etching in the neighboring contact holes 5. Due to the formation of the etch overlapping portion 7 due to the horizontal etching, a part of the photoresist film 10 on the upper part eventually comes off, which does not form a normal contact hole, which lowers the yield and reliability of the semiconductor device. There is a problem. Accordingly, in order to solve the above problems, the present invention forms a low-temperature deposition oxide film on the sidewall of the photoresist film at the time of forming the contact hole to form an oxide film such as the first oxide film, thereby reducing the etch rate in the horizontal direction during wet etching. It is an object of the present invention to provide a method for forming a micro contact hole. According to an aspect of the present invention, there is provided a method for forming a metal wiring contact hole in a semiconductor device, the method comprising: forming a first oxide film on an upper surface of a semiconductor substrate, and forming a photoresist pattern on the first oxide film; Forming a second oxide film having a predetermined thickness on the entire structure; forming second oxide spacers on both sidewalls of the photoresist pattern by etching the entire surface; and using the photoresist pattern and the second oxide spacer as masks. Forming a groove by removing a predetermined portion of the first oxide film by primary wet etching, and forming a contact hole by etching the lower first oxide film by anisotropic etching. Hereinafter, with reference to the accompanying drawings will be described in detail the present invention. 2A and 2B illustrate a process step of forming a fine contact hole in a semiconductor device according to the present invention. Referring to FIG. 1, a first oxide film formed on a silicon substrate 11 to form a metal wiring contact hole is illustrated. The photosensitive film pattern 20 is formed on the upper part of (11). Next, after the second oxide film is formed on the entire structure, the second oxide film spacers 13 are formed on both sidewalls of the photoresist pattern 20 by front etching. In this case, the second oxide spacer 13 uses a low temperature deposition oxide film in order not to affect the photoresist pattern 20, and PSG or O₃PSG or BPSG, which is easily wet-etched, is used as the first oxide film 11. do. 2B illustrates the first oxide film 12 being etched by primary wet etching using the photoresist pattern 20 and the oxide spacer 13 as a mask to form a groove 15 having a predetermined depth, and then anisotropic etching. Is a view in which the contact hole 17 is formed by etching. At this time, when the groove is formed by wet etching the first oxide layer 12, BOE or HF solution is used. In the wet etching process, since both the horizontal and vertical etchings are oxide etching, the etching ratio is similar to make a normal groove 15, and at the same time, the lower contact hole 17 may be formed as a normal contact hole. Meanwhile, when the groove 15 is formed by wet etching the first oxide layer 12, the second oxide spacer 13 may also be removed to allow anisotropic etching using the photoresist pattern 20. As described above, the method for forming a fine contact hole of the semiconductor device according to the present invention forms a low-temperature deposition oxide film on the sidewall of the photoresist film at the time of forming the contact hole to form an oxide film such as the first oxide film in the horizontal direction during wet etching. It is possible to form a normal fine contact hole by reducing the etching rate and solving a problem in which a part of the photoresist film is separated from the normal contact hole due to the formation of an etch overlapping portion due to the conventional horizontal etching.

Claims

A method for forming a metallization contact hole in a semiconductor device, the method comprising: forming a first oxide film on a semiconductor substrate, forming a photoresist pattern on the first oxide film, and a second oxide film having a predetermined thickness on the entire structure Forming a second oxide spacer on both sidewalls of the photoresist pattern by front etching, and using a portion of the first oxide layer below as a mask using the photoresist pattern and the second oxide spacer as a mask; Forming a groove by removing by wet etching, and forming a contact hole by etching the lower first oxide layer by anisotropic etching.

The method of claim 1, wherein PSG or O₃PSG, which is easily wet etched, is used as the first oxide layer.

The method of claim 1, wherein BPSG is used as the first oxide film.

The method of claim 1, wherein a low temperature deposition oxide film is used as the second oxide film.

2. The method of claim 1, wherein, when the groove is formed by wet etching the first oxide layer, a BOE or HF solution is used.

The method of claim 1, wherein the second oxide spacers are also removed during the wet etching so that anisotropic etching is possible using the photoresist pattern.