KR100231851B1 - A contact hole formation method of semiconductor - Google Patents

A contact hole formation method of semiconductor Download PDF

Info

Publication number
KR100231851B1
KR100231851B1 KR1019930008833A KR930008833A KR100231851B1 KR 100231851 B1 KR100231851 B1 KR 100231851B1 KR 1019930008833 A KR1019930008833 A KR 1019930008833A KR 930008833 A KR930008833 A KR 930008833A KR 100231851 B1 KR100231851 B1 KR 100231851B1
Authority
KR
South Korea
Prior art keywords
forming
etching
film
oxide film
contact hole
Prior art date
Application number
KR1019930008833A
Other languages
Korean (ko)
Inventor
정진기
손곤
설여송
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019930008833A priority Critical patent/KR100231851B1/en
Application granted granted Critical
Publication of KR100231851B1 publication Critical patent/KR100231851B1/en

Links

Abstract

본 발명은 습식 및 건식식각 공정을 이용하여 반도체 소자의 콘택홀을 형성하는 방법에 관한 것으로, 실리콘기판상에 층간 전도층이 형성된 절연막상의 콘택홀 형성방법에 있어서, 산화막 상부에 콘택홀을 형성하기 위한 마스크로 감광막패턴을 형성한 다음, 습식식각하여 상기 산화막을 일부 제거하는 제1단계, 저온산화막을 전체구조 상부에 형성하는 제2단계, 옥사이드 에치 백(oxide etch back)공정으로 저온 산화막을 식각함으로써 감광막이 노출되게 한 다음, 다시 건식식각하여 상기 산화막을 일부 제거하는 제3단계, 측면 방향으로의 식각속도가 수직방향의 식각속도보다 느린 산화막 식각용액을 사용하여 상기 산화막을 다시 습식식각하는 제4단계 및, 다시 상기 산화막을 건식식각하여 콘택홀을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 함으로써 콘택홀 형성후 금속을 증착하여 콘택을 형성할 경우 하부의 다른 전도층간의 단락을 막을 수 있으며, 종횡비를 감소시켜 콘택 내부에 빈 공간의 형성없이 콘택을 형성할 수 있는 효과를 얻을 수 있다.The present invention relates to a method for forming contact holes in a semiconductor device using wet and dry etching processes. In the method of forming a contact hole on an insulating film having an interlayer conductive layer formed on a silicon substrate, forming a contact hole on an oxide film. Forming a photoresist pattern using a mask for etching, followed by wet etching to remove a portion of the oxide layer, a second step of forming a low temperature oxide layer on the entire structure, and etching a low temperature oxide layer by an oxide etch back process. The third step of removing the oxide film by dry etching again after the photoresist film is exposed, the wet etching of the oxide film again using an oxide etching solution having a lower etching speed in the lateral direction than the etching speed in the vertical direction And a fifth step of forming a contact hole by dry etching the oxide layer again. When the contact is formed by depositing a metal after the formation of the contact hole, it is possible to prevent a short circuit between the other conductive layers in the lower part, and to reduce the aspect ratio, thereby obtaining an effect of forming a contact without forming an empty space inside the contact. .

Description

반도체 소자의 콘택홀 형성방법Contact hole formation method of semiconductor device

제1도는 본 발명의 일 실시예에 따른 콘택홀 형성 공정 단면도.1 is a cross-sectional view of a contact hole forming process according to an embodiment of the present invention.

제2도는 본 발명의 다른 실시예에 따른 콘택홀 형성 공정 단면도.2 is a cross-sectional view of a contact hole forming process according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 실리콘기판 2 : 산화막1 silicon substrate 2 oxide film

3 : 감광막 4 : 저온산화막3: photosensitive film 4: low temperature oxide film

5 : 저온폴리실리콘막 10 : 폴리실리콘층5: low temperature polysilicon film 10: polysilicon layer

본 발명의 습식 및 건식식각 공정을 이용하여 반도체 소자의 콘택홀을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming contact holes in a semiconductor device using wet and dry etching processes of the present invention.

일반적으로 소자의 집적도가 증가함에 따라 콘택의 크기가 감소되고 이로 인해 콘택홀 형성후 종횡비(aspect ratio)가 증가하게 된다.In general, as the degree of integration of the device increases, the size of the contact decreases, thereby increasing the aspect ratio after contact hole formation.

종래의 콘택홀을 형성하는 방법에는 건식식각방법이 있다.The conventional method for forming the contact hole is a dry etching method.

그러나, 상기 건식식각방법은 콘택홀 형성후 금속을 증착하여 콘택을 형성할 경우 종횡비가 증가하게 되고, 따라서 스텝커버리지 특성이 악화되어 콘택에 빈 공간(void)이 생기는 문제점이 따랐다.However, in the dry etching method, when forming a contact by depositing a metal after forming a contact hole, an aspect ratio increases, and thus, a step coverage characteristic is deteriorated, resulting in a void in the contact.

종래의 다른 방법에는 습식식각 및 건식식각을 혼용하는 방법이 있다.Another conventional method is a method of mixing wet etching and dry etching.

그러나, 상기 종래 다른 방법은 집적도가 증가함에 따라 첫째, 콘택간의 간격이 좁아지는 문제와 둘째, 콘택부분과 다른 전도층, 예를 들면 폴리실리콘막과 같은 층간의 간격 역시 좁아지게 된다. 따라서, 습식식각 타겟을 크게할 경우 습식식각시 측면과 수직영역이 등방적으로 식각되어 콘택과 하부의 다른 전도층간의 단락을 유발시킬 수 있기 때문에 습식식각 타겟을 크게할 수 없는 단점이 있다.However, in the conventional method, as the degree of integration increases, first, the gap between the contacts becomes narrow, and second, the gap between the contact portion and another conductive layer, such as a polysilicon film, also becomes narrow. Therefore, when the wet etching target is increased, the wet etching target cannot be enlarged because the side and the vertical region are isotropically etched during the wet etching to cause a short circuit between the contact and the other conductive layer.

상기와 같은 문제점을 해결하기 위하여 안출한 본 발명은 종횡비를 감소시켜 콘택형성시 스텝커버리지를 향상시키는 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.The present invention devised to solve the above problems is to provide a method for forming a contact hole of a semiconductor device to reduce the aspect ratio to improve step coverage when forming a contact.

상기 목적을 달성하기 위하여 본 발명의 콘택홀 형성방법은 실리콘기판상에 층간 전도층이 형성된 절연막상의 콘택홀 형성방법에 있어서, 산화막 상부에 콘택홀을 형성하기 위한 마스크로 감광막패턴을 형성한 다음, 습식식각하여 상기 산화막을 일부 제거하는 제1단계, 저온산화막을 전체구조 상부에 형성하는 제2단계, 옥사이드 에치 백(oxide etch back)공정으로 저온 산화막을 식각함으로써 감광막이 노출되게 한 다음, 다시 건식식각하여 상기 산화막을 일부 제거하는 제3단계, 측면 방향으로의 식각속도가 수직방향의 식각속도보다 느린 산화막 식각용액을 사용하여 상기 산화막을 다시 습식식각하는 제4단계 및, 다시 상기 산화막을 건식식각하여 콘택홀을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, the contact hole forming method of the present invention is a method of forming a contact hole on an insulating film having an interlayer conductive layer formed on a silicon substrate, and forming a photoresist pattern as a mask for forming a contact hole on an oxide film, The first step of removing part of the oxide film by wet etching, the second step of forming a low temperature oxide film on the entire structure, and etching the low temperature oxide film by an oxide etch back process to expose the photoresist film and then dry again. A third step of partially removing the oxide layer by etching, a fourth step of wet etching the oxide layer again using an oxide etching solution having an etch rate in the lateral direction lower than an etching rate in the vertical direction, and dry etching the oxide layer again And a fifth step of forming a contact hole.

또한 본 발명의 콘택홀 형성방법은 실리콘기판상에 층간 전도층이 형성된 절연막상의 콘택홀 형성방법에 있어서, 산화막 상부에 콘택홀을 형성하기 위한 마스크로 감광막패턴을 형성한 다음, 습식식각하여 상기 산화막을 일부 제거하는 제1단계, 저온 폴리실리콘막을 전체구조 상부에 형성하는 제2단계, 폴리 에치 백(poly etch back)공정으로 식각함으로써 감광막이 노출되게 한 다음, 다시 건식식각하는 제3단계, 폴리실리콘 식각용액을 사용하여 다시 습식식각하는 제4단계 및, 다시 건식식각하여 콘택홀을 형성하는 제5단계를 포함하여 이루어진 것을 특징으로 한다.In addition, the contact hole forming method of the present invention is a method for forming a contact hole on an insulating film having an interlayer conductive layer formed on a silicon substrate, wherein a photoresist pattern is formed as a mask for forming a contact hole on an oxide film, and then wet etching to form the contact hole. A first step of removing part of the film, a second step of forming a low temperature polysilicon film on the entire structure, and a photoetch film by etching by a poly etch back process, and then a third step of dry etching, poly And a fourth step of wet etching again using the silicon etching solution and a fifth step of forming a contact hole by dry etching again.

이하, 첨부된 도면 제1도와 제2도를 참조하여 본 발명을 상술한다.Hereinafter, the present invention will be described in detail with reference to FIGS. 1 and 2.

먼저, 본 발명의 일 실시예에 따른 콘택홀 형성방법을 제1도를 통하여 살펴보면, 도면에서 10은 폴리실리콘층을 나타낸다.First, a method of forming a contact hole according to an embodiment of the present invention will be described with reference to FIG. 1, where 10 represents a polysilicon layer.

제1(a)도는 실리콘기판(1)상에 층간 전도층인 폴리실리콘층(10)이 형성된 산화막(2)상에 콘택홀을 형성하기 위한 마스크로 감광막패턴(3)을 형성한 단면도이다.FIG. 1A is a cross-sectional view of the photosensitive film pattern 3 formed as a mask for forming contact holes on the oxide film 2 on which the polysilicon layer 10, which is an interlayer conductive layer, is formed on the silicon substrate 1.

제1(b)도는 습식식각하여 상기 산화막(3)을 일부 제거한 단면도이다.FIG. 1B is a cross-sectional view of the oxide film 3 partially removed by wet etching.

제1(c)도는 저온 산화막(4)을 전체구조 상부에 형성한 단면도이다. 이때, 상기 저온 산화막은 감광막과 함께 사용할 수 있을 정도의 저온에서 형성 가능하고, 평탄화 시킬수 있어야 한다.FIG. 1C is a cross-sectional view of the low temperature oxide film 4 formed over the entire structure. In this case, the low temperature oxide film should be able to be formed at a low temperature enough to be used with the photoresist film and to be flattened.

제1(d)도는 옥사이드 에치 백(oxide etch back)공정으로 표면의 저온 산화막(4)을 식각함으로써 감광막(3)이 노출되게 한 다음, 다시 건식식각하여 산화막(2)을 일부 제거한 후의 단면도이다.1 (d) is a cross-sectional view after the photoresist film 3 is exposed by etching the low-temperature oxide film 4 on the surface by an oxide etch back process and then dry etching again to remove a portion of the oxide film 2. .

제1(e)도는 산화막 식각용액인 BOE(buffered oxide etchant)용액을 사용하여 상기 산화막(2)을 다시 습식식각한 후의 단면도이다. 이때, 측면의 저온 산화막(4)의 측면쪽으로의 식각을 저지시킴으로써 전체적으로 습식식각 프로파일을 측면보다는 수직방향으로 더 깊게 만들 수 있다.FIG. 1 (e) is a cross-sectional view after wet etching the oxide film 2 again using a buffered oxide etchant (BOE) solution which is an oxide film etching solution. In this case, the wet etching profile as a whole may be made deeper in the vertical direction than the side by preventing the etching of the side surface of the low-temperature oxide film 4 toward the side.

제1(f)도는 상기 산화막(2)을 다시 건식식각하여 콘택홀을 형성한 단면도이다.FIG. 1 (f) is a cross-sectional view of the oxide film 2 being dry-etched again to form contact holes.

이어서, 본 발명의 다른 실시예를 도면 제2도를 참조하여 살펴보자.Next, another embodiment of the present invention will be described with reference to FIG. 2.

제2(a)도와 제2(b)도는 실리콘기판상(1)에 층간 전도층인 폴리실리콘층(10)이 형성된 산화막(2)상에 콘택홀을 형성하기 위한 감광막 패턴(3)을 형성한 다음, 습식식각하여 산화막(3)을 일부 제거한 단면도로, 상기 본 발명에 따른 공정과 동일하다.2 (a) and 2 (b) show a photosensitive film pattern 3 for forming contact holes on an oxide film 2 having a polysilicon layer 10 as an interlayer conductive layer formed on a silicon substrate 1. Then, a cross-sectional view of the oxide film 3 partially removed by wet etching is the same as the process according to the present invention.

제2(c)도는 저온 폴리실리콘막(5)을 전체구조 상부에 형성한 단면도이다. 이때, 상기 저온 폴리실리콘막은 감광막과 함께 사용할 수 있을 정도의 저온에서 형성 가능해야 한다.FIG. 2C is a cross-sectional view of the low-temperature polysilicon film 5 formed on the entire structure. At this time, the low temperature polysilicon film should be formed at a low temperature enough to be used with the photosensitive film.

제2(d)도는 폴리 에치 백(poly etch back)공정으로 표면의 저온 폴리실리콘막(5)을 식각함으로써 감광막(3)이 노출되게 한 다음, 다시 건식식각하여 측면방향보다 수직방향으로 에치 타겟이 더 크게되도록 한다.In FIG. 2 (d), the photosensitive film 3 is exposed by etching the low-temperature polysilicon film 5 on the surface by a poly etch back process, and then dry-etched again to etch the target in the vertical direction rather than the lateral direction. To make it bigger.

제2(e)도는 폴리실리콘 식각용액인 인산(H3PO4) 용액을 사용하여 다시 습식식각한 후의 단면도이다. 이때, 측면의 저온 폴리실리콘막(5)이 측면쪽으로의 식각을 저지시킴으로써 전체적으로 습식식각 프로파일의 측면보다는 수직방향으로 더 깊게 만들 수 있다.FIG. 2 (e) is a cross-sectional view after wet etching again using a phosphoric acid (H 3 PO 4 ) solution, which is a polysilicon etching solution. At this time, the low-temperature polysilicon film 5 on the side may be made deeper in the vertical direction than the side of the wet etching profile as a whole by preventing the etching toward the side.

제2(f)도는 산화막(2)을 건식식각하여 콘택홀을 형성한 단면도이다.FIG. 2 (f) is a cross-sectional view of the contact film formed by dry etching the oxide film 2.

상기와 같이 이루어지는 본 발명의 콘택홀 형성방법은 콘택홀 형성후 금속을 증착하여 콘택홀 형성할 경우 하부의 다른 전도층간의 단락을 막을 수 있으며, 종횡비를 감소시켜 콘택 내부에 빈 공간의 형성없이 콘택을 형성할 수 있는 효과를 얻을 수 있다.In the method of forming a contact hole according to the present invention, the contact hole is formed by depositing a metal after the formation of the contact hole, thereby preventing a short circuit between other conductive layers in the lower portion, and reducing the aspect ratio so that the contact is not formed inside the contact. It is possible to obtain the effect that can form.

Claims (6)

반도체 소자의 제조공정중 실리콘기판상에 층간 전도층이 형성된 절연막상의 콘택홀 형성방법에 있어서, 산화막(2)상부에 콘택홀을 형성하기 위한 마스크로 감광막패턴(3)을 형성한 다음, 습식식각하여 상기 산화막(2)을 일부 제거하는 제1단계, 저온산화막(4)을 전체구조 상부에 형성하는 제2단계, 옥사이드 에치 백(oxide etch back)공정으로 저온 산화막(4)을 식각함으로써 감광막(3)이 노출되게 한 다음, 다시 건식식각하여 상기 산화막(2)을 일부 제거하는 제3단계, 측면방향으로의 식각속도가 수직방향의 식각속도보다 느린 산화막 식각용액을 사용하여 상기 산화막(2)을 다시 습식식각하는 제4단계 및, 다시 상기 산화막(2)을 건식식각하여 콘택홀을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.In the method for forming a contact hole on an insulating film on which an interlayer conductive layer is formed on a silicon substrate during a manufacturing process of a semiconductor device, a photosensitive film pattern 3 is formed as a mask for forming contact holes on the oxide film 2, and then wet etching. The first step of removing the oxide film 2 partially, the second step of forming the low temperature oxide film 4 on the entire structure, and etching the low temperature oxide film 4 by an oxide etch back process. 3) exposing and then dry etching again to remove part of the oxide film 2, the oxide film 2 using an oxide film etching solution whose etching speed in the lateral direction is slower than that in the vertical direction. And a fifth step of wet etching again, and a fifth step of forming a contact hole by dry etching the oxide film (2) again. 제1항에 있어서, 상기 제2단계의 저온산화막(4)은 감광막과 함께 사용할 수 있을 정도의 저온에서 형성 가능한 것임을 특징으로 하는 반도체 소자의 콘택홀 형성방법.The method of claim 1, wherein the low temperature oxide film (4) of the second step is formed at a low temperature enough to be used together with the photosensitive film. 제1항에 있어서, 상기 제4단계의 산화막 식각용액이 BOE(buffered oxide etchant)용액 또는 배리어(barrier)재료인 폴리실리콘임을 특징으로 하는 반도체 소자의 콘택홀 형성방법.The method of claim 1, wherein the oxide etching solution of the fourth step is a polysilicon, which is a buffered oxide etchant (BOE) solution or a barrier material. 반도체 소자의 제조공정중 실리콘기판상에 층간 전도층이 형성된 절연막상의 콘택홀 형성방법에 있어서, 상기 산화막(2)상부에 콘택홀을 형성하기 위한 마스크로 감광막패턴(3)을 형성한 다음, 습식식각하여 상기 산화막(2)을 일부 제거하는 제1단계, 저온 폴리실리콘막(5)을 전체구조 상부에 형성하는 제2단계, 폴리 에치 백(poly etch back)공정으로 식각함으로써 감광막(3)이 노출되게 한 다음, 다시 건식식각하는 제3단계, 폴리실리콘 식각용액을 사용하여 다시 습식식각하는 제4단계 및, 다시 건식식각하여 콘택홀을 형성하는 제5단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.In the method for forming a contact hole on an insulating film having an interlayer conductive layer formed on a silicon substrate during a manufacturing process of a semiconductor device, the photosensitive film pattern 3 is formed by using a mask for forming a contact hole on the oxide film 2, and then wet. The photoresist film 3 is etched by etching the first step of removing part of the oxide film 2 by etching, the second step of forming the low temperature polysilicon film 5 on the entire structure, and the poly etch back process. And exposing and then dry etching again, a fourth step of wet etching again using a polysilicon etching solution, and a fifth step of forming dry contact holes by dry etching. Method for forming contact hole of device. 제4항에 있어서, 상기 제2단계의 저온 폴리실리콘막(5)은 감광막과 함께 사용할 수 있을 정도의 저온에서 형성 가능한 것임을 특징으로 하는 반도체 소자의 콘택홀 형성방법.5. The method of claim 4, wherein the low temperature polysilicon film (5) of the second step is formed at a temperature low enough to be used together with the photosensitive film. 제4항에 있어서, 상기 제4단계의 폴리실리콘 식각용액이 인산(H3PO4)용액인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.The method of claim 4, wherein the polysilicon etching solution of the fourth step is a phosphoric acid (H 3 PO 4 ) solution.
KR1019930008833A 1993-05-21 1993-05-21 A contact hole formation method of semiconductor KR100231851B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930008833A KR100231851B1 (en) 1993-05-21 1993-05-21 A contact hole formation method of semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930008833A KR100231851B1 (en) 1993-05-21 1993-05-21 A contact hole formation method of semiconductor

Publications (1)

Publication Number Publication Date
KR100231851B1 true KR100231851B1 (en) 1999-12-01

Family

ID=19355823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008833A KR100231851B1 (en) 1993-05-21 1993-05-21 A contact hole formation method of semiconductor

Country Status (1)

Country Link
KR (1) KR100231851B1 (en)

Similar Documents

Publication Publication Date Title
KR0136569B1 (en) Fabrication method of contact hole in semiconductor device
KR100256800B1 (en) Method of forming contact hole
KR940012647A (en) Semiconductor integrated circuit device and manufacturing method thereof
KR19980031920A (en) Method for forming contact hole in semiconductor device
KR100471410B1 (en) Bit line contact formation method of semiconductor device
KR19980033871A (en) Manufacturing Method of Semiconductor Device
KR100231851B1 (en) A contact hole formation method of semiconductor
KR100289660B1 (en) Trench Formation Method for Semiconductor Devices
KR100287181B1 (en) Semiconductor device having trench isolation region and fabricating method thereof
KR100324935B1 (en) Method of forming wiring for semiconductor device
KR100403356B1 (en) Method for manufacturing fine contact of semiconductor device
KR20010109369A (en) Method for fotming self aligned contact hole of semiconductor device
JPH08130195A (en) Semiconductor device and manufacture thereof
KR960016236B1 (en) Self aligned type contact manufacturing method
KR100265010B1 (en) Method of forming a contact hole in a semiconductor device
KR100197657B1 (en) Method of manufacturing fine contact hole in semiconductor device
KR100223282B1 (en) Semiconductor field oxidation film manufacturing method
KR100408863B1 (en) Method of forming a gate oxide in a semiconductor device
KR100256058B1 (en) A method of forming contacts of semiconductor device
KR100209210B1 (en) Method for forming a contact of semiconductor device
KR0139576B1 (en) Method of manufacture in semicouductor device
KR100204910B1 (en) Interconnecting method of semiconductor device
KR100227635B1 (en) Method of forming contact hole in semiconductor device
KR19980015773A (en) Method of forming a contact hole in a semiconductor device
KR0147770B1 (en) Manufacture method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee