KR100633889B1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR100633889B1
KR100633889B1 KR1020040056003A KR20040056003A KR100633889B1 KR 100633889 B1 KR100633889 B1 KR 100633889B1 KR 1020040056003 A KR1020040056003 A KR 1020040056003A KR 20040056003 A KR20040056003 A KR 20040056003A KR 100633889 B1 KR100633889 B1 KR 100633889B1
Authority
KR
South Korea
Prior art keywords
substrate
encapsulant
moisture
semiconductor package
semiconductor die
Prior art date
Application number
KR1020040056003A
Other languages
English (en)
Other versions
KR20060007227A (ko
Inventor
송재규
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020040056003A priority Critical patent/KR100633889B1/ko
Publication of KR20060007227A publication Critical patent/KR20060007227A/ko
Application granted granted Critical
Publication of KR100633889B1 publication Critical patent/KR100633889B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체패키지에 관한 것으로서, 흡습제가 포함된 봉지재로 봉지하거나, 또는 봉지재로 봉지한 후 그 표면에 흡습층을 형성함으로써, 봉지재와 섭스트레이트 사이의 계면박리 현상 등을 원천적으로 방지할 수 있도록, 섭스트레이트와, 섭스트레이트에 접착된 반도체 다이와, 반도체 다이와 섭스트레이트를 전기적으로 연결하는 다수의 도전체와, 섭스트레이트, 반도체 다이 및 다수의 도전체를 봉지하되 흡습제가 함유됨으로써 흡수된 수분이 섭스트레이트와의 계면으로 이동하지 않도록 하는 봉지재를 포함한다.
봉지재, 에폭시 몰딩 컴파운드, 흡습제, 흡습층, 섭스트레이트

Description

반도체패키지{Semiconductor package}
도 1a는 본 발명의 한 실시예에 의한 반도체패키지를 도시한 사시도이고, 도 1b는 도 1a의 단면도이다.
도 2는 본 발명의 다른 실시예에 의한 반도체패키지를 도시한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100,200; 본 발명에 의한 반도체패키지
110; 섭스트레이트 120; 반도체 다이
130; 도전체 140; 봉지재
142; 흡습제 150; 도전성 볼
260; 흡습층
본 발명은 반도체패키지에 관한 것으로서, 보다 상세히는 흡습제가 포함된 봉지재로 봉지하거나, 또는 봉지재로 봉지한 후 그 표면에 흡습층을 형성함으로써, 봉지재와 섭스트레이트 사이의 계면박리 현상 등을 원천적으로 방지할 수 있는 반도체패키지에 관한 것이다.
일반적으로 반도체 패키지는 섭스트레이트와, 상기 섭스트레이트에 접착된 반도체 다이와, 상기 반도체 다이와 섭스트레이트를 전기적으로 연결하는 다수의 도전체와, 상기 반도체 다이 및 도전체를 외부 환경으로부터 보호하기 위해 봉지하는 봉지재로 이루어져 있다. 여기서, 상기 섭스트레이트는 리드프레임, 인쇄회로기판, 써킷 필름, 써킷 테이프 또는 그 등가물이 가능하다. 또한, 상기 도전체는 도전성 와이어, 도전성 범프 또는 그 등가물이 가능하다. 더불어, 상기 섭스트레이트가 리드프레임인 경우에는 리드가 봉지재의 외부로 노출되어 외부 장치에 실장되고, 그 외의 인쇄회로기판 등인 경우에는 일면에 다수의 도전성 볼이 어레이되어 외부 장치에 실장된다.
또한, 이러한 반도체패키지의 제조 방법은 섭스트레이트 및 반도체 다이를 준비하는 단계와, 상기 섭스트레이트에 반도체 다이를 접착하는 단계와, 상기 섭스트레이트와 반도체 다이를 도전체로 접속하는 접속 단계와, 상기 반도체 다이 및 도전체를 외부 환경으로부터 보호하기 위해 봉지재로 봉지하는 단계로 이루어져 있다. 물론, 상술한 바와 같이 상기 섭스트레이트가 인쇄회로기판 등일 경우에는 이러한 봉지 단계후 도전성 볼 융착 단계가 더 추가될 수 있다.
상술한 바와 같이 통상의 반도체패키지는 내부의 반도체 다이나 도전체 등을 외부의 습기, 충격 및 산화 등으로부터 보호하기 위해 봉지재로 봉지하고 있다. 이러한 봉지재의 대표적인 것이 에폭시 몰딩 컴파운드이며, 이는 에폭시 수지에 충전제인 실리카 및 경화제와 10여종의 첨가제가 배합되어 만들어진 것으로, 집적회로, 트랜지스터, 메모리 반도체 등의 반도체패키지에 폭넓게 사용되고 있다. 특히 이러 한 에폭시 몰딩 컴파운드와 같은 봉지재는 알콜 등의 유기 용매에 용해되지 않고, 솔더링시의 고온에서도 융해되지 않는 단단한 재료로서 반도체 패키징에 있어 없어서는 아니될 중요한 재료 중의 하나이다.
그러나, 이러한 봉지재도 시간이 흐름에 따라 약간씩의 수분을 흡수하는 경향이 있다. 특히, 흡수된 수분은 봉지재와 섭스트레이트, 봉지재와 반도체 다이 등의 계면에 주로 모이게 된다. 따라서, 반도체 패키지를 솔더링하거나 또는 반도체 다이의 전기적 작동으로 발생하는 고열에 의해 상술한 바와 같이 계면에 모인 수분이 팽창하여 증기화됨으로써, 결국 봉지재와 섭스트레이트 또는 봉지재와 반도체 다이의 계면이 박리된다.
이와 같은 계면 박리 현상이 발생하면 통상은 도전체가 끊어지거나 또는 섭스트레이트의 회로패턴 등이 끊어지거나 또는 섭스트레이트 또는 반도체 다이로부터 봉지재가 쉽게 분리될 수 있어, 반도체패키지의 신뢰성이 크게 저하된다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 흡습제가 포함된 봉지재로 봉지하거나, 또는 봉지재로 봉지된 후 그 표면에 흡습층을 형성함으로써, 봉지재와 섭스트레이트 사이의 계면박리 현상 등을 원천적으로 방지할 수 있는 반도체패키지를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명은 에폭시 수지에 실리카 및 경화제가 첨가되어 반도체 다이를 감싸는 봉지재에 있어서, 봉지재에는 흡습제가 더 포함된 것을 특징으로 한다.
여기서, 상기 흡습제는 벤토나이트(bentonite), 제오라이트(zeolite), 실리카 겔, 천연점토 또는 몰레큘러 시브(molecular sieve) 중 선택된 어느 하나일 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 섭스트레이트와, 상기 섭스트레이트에 접착된 반도체 다이와, 상기 반도체 다이와 섭스트레이트를 전기적으로 연결하는 다수의 도전체와, 상기 섭스트레이트, 반도체 다이 및 다수의 도전체를 봉지하여 외부의 습기, 충격 및 산화로부터 보호하며, 흡습제가 함유됨으로써 흡수된 수분이 섭스트레이트와의 계면으로 이동하지 않도록 하는 봉지재를 포함한다.
상기 흡습제는 벤토나이트(bentonite), 제오라이트(zeolite), 실리카 겔, 천연점토 또는 몰레큘러 시브(molecular sieve) 중 선택된 어느 하나일 수 있다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 섭스트레이트와, 상기 섭스트레이트에 접착된 반도체 다이와, 상기 반도체 다이와 섭스트레이트를 전기적으로 연결하는 다수의 도전체와, 상기 섭스트레이트, 반도체 다이 및 다수의 도전체를 봉지하여 외부의 습기, 충격 및 산화로부터 보호하는 봉지재와, 상기 봉지재의 표면에 일정 두께로 형성되어 수분을 흡수함으로써, 상기 봉지재의 내측으로 수분이 흡수되지 않도록 하는 흡습층을 포함한다.
상기 흡습층은 벤토나이트(bentonite), 제오라이트(zeolite), 실리카 겔, 천연점토 또는 몰레큘러 시브(molecular sieve) 중 선택된 어느 하나일 수 있다.
상기 섭스트레이트는 리드프레임, 인쇄회로기판, 써킷 필름 또는 써킷 테이프중 선택된 어느 하나일 수 있다.
상기 섭스트레이트의 일면에는 다수의 도전성 볼이 융착될 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지는 봉지재 자체에 흡습제가 함유되거나 또는 봉지재의 표면에 일정 두께의 흡습층이 형성된 구성을 한다.
위와 같이 봉지재 자체에 흡습제가 함유된 경우에는, 이미 흡수된 수분이 봉지재와 섭스트레이트의 계면 사이로 더 이상 진행하는 것을 억제하게 된다.
또한, 봉지재 표면에 흡습층이 형성된 경우에는 봉지재 내부로 흡수되는 수분을 원천적으로 방지하게 된다.
따라서, 봉지재와 섭스트레이트 사이의 계면에 수분이 머무르지 않게 됨으로써, 솔더링 공정이나 반도체 다이의 전기적 작동시 발생하는 고열에도 불구하고 계면 박리 현상이 현저히 줄어들게 된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
먼저 본 발명에 의한 봉지재는 에폭시 수지, 실리카, 경화제 및 흡습제로 이루어져 있다. 물론, 이러한 봉지재는 집적회로, 트랜지스터, 메모리 반도체 등의 모든 반도체 장치를 봉지함으로써, 반도체 장치를 외부의 습기, 충격 및 산화 등으로부터 보호한다.
여기서, 상기 에폭시 수지, 실리카 및 경화제는 통상의 봉지재에 함유되어 있는 것과 동일한 것으로서 그 상세한 설명은 생략하기로 한다.
다만, 상기 흡습제는 벤토나이트(bentonite), 제오라이트(zeolite), 실리카 겔, 천연점토 또는 몰레큘러 시브(molecular sieve) 중 선택된 어느 하나일 수 있다.
이와 같이 본 발명에 의한 봉지재는 흡습재가 포함되어 있음으로서, 반도체 패키지 또는 반도체 장치의 봉지재 내부로 유입된 수분은 흡습제에 의해 포집되고 더 이상 이동하지 않도록 하여 반도체 패키지 또는 반도체 장치의 신뢰성을 높이게 된다.
도 1a는 본 발명의 한 실시예에 의한 반도체패키지를 도시한 사시도이고, 도 1b는 도 1a의 단면도이다.
도시된 바와 같이 본 발명에 의한 반도체패키지(100)는 섭스트레이트(110)와, 반도체 다이(120)와, 다수의 도전체(130)와, 흡습제(142)를 갖는 봉지재(140)를 포함한다.
상기 섭스트레이트(110)는 리드프레임, 인쇄회로기판, 써킷 필름, 써킷 테이프 또는 그 등가물이 가능하며 여기서 그 종류 및 구조를 한정하는 것은 아니다. 다만, 도면에서는 섭스트레이트(110)로서 인쇄회로기판이 도시되어 있다. 이러한 인쇄회로기판은 주지된 바와 같이 절연층을 중심으로, 그 상,하면에 회로패턴이 형성된 구조를 한다.
상기 반도체 다이(120)는 상기 섭스트레이트(110)의 표면에 접착되어 있다. 물론, 이러한 반도체 다이(120)는 집적회로, 트랜지스터, 메모리 반도체 또는 그 등가물이 가능하며 여기서 그 종류를 한정하는 것은 아니다.
상기 다수의 도전체(130)는 상기 반도체 다이(120)와 섭스트레이트(110)를 전기적으로 연결한다. 이러한 도전체(130)는 도전성 와이어, 도전성 범프 또는 그 등가물이 가능하며 여기서 그 종류 및 구조를 한정하는 것은 아니다. 다만, 도면에서는 도전체(130)로서 도전성 와이어가 도시되어 있다.
상기 봉지재(140)는 상기 섭스트레이트(110), 반도체 다이(120) 및 다수의 도전체(130)를 봉지하여 외부의 습기, 충격 및 산화로부터 상기 구성물을 보호한다. 도면에서는 상기 봉지재(140)가 섭스트레이트(110)의 상면에만 형성된 구조를 하나 이러한 봉지재(140)는 섭스트레이트(110)의 형태나 종류에 따라서 여라가지 형태로 변경됨을 이해하여야 한다.
한편, 상기 봉지재(140)에는 흡습제(142)가 함유되어, 흡수된 수분이 섭스트레이트(110)와의 계면으로 더 이상 이동하지 않도록 되어 있다. 예를 들어, 상기 봉지재(140)가 에폭시 몰딩 컴파운드일 경우, 에폭시 수지, 실리카, 경화제 외에 흡습제(142)가 더 포함된 것이다. 좀더 구체적으로, 상기 흡습제(142)는 분말 형태의 벤토나이트(bentonite), 제오라이트(zeolite), 실리카 겔, 천연점토, 몰레큘러 시브(molecular sieve) 또는 그 등가물중 선택된 어느 하나가 가능하며, 여기서 그 재질 및 종류를 한정하는 것은 아니다.
이와 같은 흡습제(142)는 일단 봉지재(140)의 내부로 침투한 수분을 포집하여 더 이상 이동되지 않도록 함으로써, 결국 봉지재(140)와 섭스트레이트(110)의 계면 박리 현상을 억제하게 된다. 즉, 종래에는 흡습이 적은 방향으로 봉지재(140)가 개발되고 있었으나, 본 발명은 오히려 흡습을 유도하고, 이와 같이 유도된 수분은 흡습제(142)에 의해 포집되고 더 이상 이동하지 않도록 하여 패키지(100)의 신뢰성을 높인 것이다.
한편, 도면중 미설명 부호 150은 도전성 볼이며, 이것은 외부 장치에 실장되는 영역이다. 이러한 도전성 볼(150)은 섭스트레이트(110) 종류에 따라 형성되지 않을 수도 있다.
도 2는 본 발명의 다른 실시예에 의한 반도체패키지를 도시한 단면도이다.
도시된 바와 본 발명의 다른 실시예에 의한 반도체패키지(200) 역시 섭스트레이트(210), 반도체 다이(220), 도전체(230), 봉지재(240) 및 흡습층(260)으로 이루어져 있다. 이러한 구성은 도 1a 및 도 1b에 개지된 반도체패키지(100)와 유사하므로 그 차이점을 중심으로 설명하기로 한다.
우선, 봉지재(240) 자체에는 흡습제가 함유되어 있지 않다. 즉, 종래와 마찬가지로 에폭시 수지, 실리카 및 경화제 등으로 이루어져 있다.
한편, 상기 봉지재(240)의 표면에는 일정 두께의 흡습층(260)이 형성되어 있다. 이러한 흡습층(260)은 벤토나이트(bentonite), 제오라이트(zeolite), 실리카 겔, 천연점토, 몰레큘러 시브(molecular sieve) 또는 그 등가물중 선택된 어느 하나가 이용될 수 있으며, 여기서 그 재질 및 종류를 한정하는 것은 아니다.
이러한 흡습층(260)은 봉지재(240)의 내측으로 수분이 침투하는 것을 원천적 으로 방지한다. 즉, 봉지재(240)의 표면에서 봉지재(240)의 내측으로 향하는 수분을 포집하여 가두어둠으로써, 봉지재(240)의 내측에는 어떠한 수분도 존재하지 않게 된다.
상술한 바와 같이, 본 발명에 따른 반도체패키지는 봉지재 자체에 흡습제가 함유된 경우에는, 이미 흡수된 수분이 봉지재와 섭스트레이트의 계면 사이로 더 이상 진행하는 것을 억제하는 효과가 있다.
또한, 봉지재 표면에 흡습층이 형성된 경우에는 봉지재 내부로 흡수되는 수분을 원천적으로 방지하는 효과가 있다.
따라서, 봉지재와 섭스트레이트 사이의 계면에 수분이 머무르지 않게 됨으로써, 솔더링 공정이나 반도체 다이의 전기적 작동시 발생하는 고열에도 불구하고 계면 박리 현상이 현저히 줄어드는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 반도체패키지를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 섭스트레이트;
    상기 섭스트레이트에 접착된 반도체 다이;
    상기 반도체 다이와 섭스트레이트를 전기적으로 연결하는 다수의 도전체;
    상기 섭스트레이트, 반도체 다이 및 다수의 도전체를 봉지하여 외부의 습기, 충격 및 산화로부터 보호하는 봉지재; 및,
    상기 봉지재의 표면에 일정 두께로 형성되어 수분을 흡수함으로써, 상기 봉지재의 내측으로 수분이 흡수되지 않도록 하는 흡습층을 포함하여 이루어진 반도체패키지.
  6. 제 5 항에 있어서, 상기 흡습층은 벤토나이트(bentonite), 제오라이트(zeolite), 실리카 겔, 천연점토 또는 몰레큘러 시브(molecular sieve) 중 선택된 어느 하나인 것을 특징으로 하는 반도체패키지.
  7. 제 5 항에 있어서, 상기 섭스트레이트는 리드프레임, 인쇄회로기판, 써킷 필름 또는 써킷 테이프중 선택된 어느 하나인 것을 특징으로 하는 반도체패키지.
  8. 제 5 항에 있어서, 상기 섭스트레이트의 일면에는 다수의 도전성 볼이 융착되어 있는 것을 특징으로 하는 반도체패키지.
KR1020040056003A 2004-07-19 2004-07-19 반도체패키지 KR100633889B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040056003A KR100633889B1 (ko) 2004-07-19 2004-07-19 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056003A KR100633889B1 (ko) 2004-07-19 2004-07-19 반도체패키지

Publications (2)

Publication Number Publication Date
KR20060007227A KR20060007227A (ko) 2006-01-24
KR100633889B1 true KR100633889B1 (ko) 2006-10-16

Family

ID=37118585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056003A KR100633889B1 (ko) 2004-07-19 2004-07-19 반도체패키지

Country Status (1)

Country Link
KR (1) KR100633889B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269647B2 (en) 2014-05-29 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor package having heat dissipating member

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10900124B2 (en) 2018-06-12 2021-01-26 Lam Research Corporation Substrate processing chamber with showerhead having cooled faceplate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910010052A (ko) * 1989-11-21 1991-06-28 시키모리야 내연기관 제어장치
KR19990021567A (ko) * 1997-08-30 1999-03-25 성재갑 전하 결합 소자 봉지용 에폭시 수지 조성물
KR20000000061A (ko) * 1999-08-26 2000-01-15 최천행 경화성 에폭시 조성물

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910010052A (ko) * 1989-11-21 1991-06-28 시키모리야 내연기관 제어장치
KR19990021567A (ko) * 1997-08-30 1999-03-25 성재갑 전하 결합 소자 봉지용 에폭시 수지 조성물
KR20000000061A (ko) * 1999-08-26 2000-01-15 최천행 경화성 에폭시 조성물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269647B2 (en) 2014-05-29 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor package having heat dissipating member

Also Published As

Publication number Publication date
KR20060007227A (ko) 2006-01-24

Similar Documents

Publication Publication Date Title
US7339278B2 (en) Cavity chip package
US6441478B2 (en) Semiconductor package having metal-pattern bonding and method of fabricating the same
US7492043B2 (en) Power module flip chip package
KR20020057349A (ko) 히트 싱크가 부착된 볼 그리드 어레이 패키지
KR20080023996A (ko) 반도체 패키지
US9099294B1 (en) Molded leadframe substrate semiconductor package
DE102013114938B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US20100102436A1 (en) Shrink package on board
KR100826988B1 (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지
CN217691130U (zh) 半导体设备
KR100652405B1 (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
CN110875278A (zh) 半导体封装件
US7573141B2 (en) Semiconductor package with a chip on a support plate
KR100633889B1 (ko) 반도체패키지
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
US20150041182A1 (en) Package substrate and chip package using the same
JP4975615B2 (ja) 集積回路装置パッケージ用切り欠きヒート・スラグ
KR100608612B1 (ko) 캡슐형 반도체 칩 패키지와 그 제조 방법
KR19990070625A (ko) 반도체 패키지 및 그 제조방법
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
KR100608358B1 (ko) 반도체 칩 패키지 및 이의 제조 방법
KR100362225B1 (ko) 전력반도체모듈
KR100421777B1 (ko) 반도체패키지
KR19980019661A (ko) 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지
US20080122056A1 (en) Semiconductor device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171010

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 14