CN217691130U - 半导体设备 - Google Patents

半导体设备 Download PDF

Info

Publication number
CN217691130U
CN217691130U CN202123244211.4U CN202123244211U CN217691130U CN 217691130 U CN217691130 U CN 217691130U CN 202123244211 U CN202123244211 U CN 202123244211U CN 217691130 U CN217691130 U CN 217691130U
Authority
CN
China
Prior art keywords
resin
die
conductive layer
substrate
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202123244211.4U
Other languages
English (en)
Inventor
栾竟恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of CN217691130U publication Critical patent/CN217691130U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及半导体设备。一种半导体设备，其特征在于，包括：基板；第一管芯，在基板上；第二管芯，在第一管芯上；第一树脂，在基板、第一管芯和第二管芯上，第一树脂具有多个台阶；第一导电层，电耦接至基板、第一管芯和第二管芯，第一导电层位于多个台阶上；以及第二树脂，位于第一树脂和第一导电层上。在一些实施例中，第一树脂包括倾斜表面(例如斜坡表面)。利用本公开的实施例有利地降低了制造缺陷的可能性或制造缺陷的影响。

Description

半导体设备
技术领域
本公开涉及一种包括利用多触点互连件耦接在一起的多个堆叠管芯的封装件。该封装包括多个管芯上的第一树脂和第一树脂上的第二树脂。
背景技术
一般地，半导体器件封装、堆叠管芯封装和其它类型的半导体封装包括基板上由树脂(例如模塑料、密封剂或其它适当材料)覆盖的单个管芯或多个管芯。基板上的管芯一般耦接至基板中和基板上的电部件(例如电迹线、接触焊盘等)。基板的电部件可以通过延伸穿过树脂的电线或电迹线耦接至管芯。
当基板的电部件通过电线耦接至管芯时，电线可以通过引线键合技术(例如楔形键合、球形键合、顺应键合、挤压成形技术等)形成。例如，当使用球形键合技术和挤压成形技术时，在管芯的接触焊盘上形成导电材料的球，并且将导线从球挤出至基板的接触焊盘上。通过球形键合技术和挤压成形技术形成的电线将管芯电耦接至基板。
在一些其它情况下，可以通过首先在树脂内形成凹槽和开口来形成基板的电部件与管芯之间的电连接，开口暴露基板和管芯的接触焊盘。形成凹槽和开口之后，通过将基板的接触焊盘耦接至管芯的接触焊盘的镀覆技术，在凹槽中形成导电材料。
实用新型内容
本公开的目的是提供半导体设备，以至少部分地解决现有技术中存在的上述问题。
本公开提供了一种半导体设备，包括：基板；第一管芯，在基板上；第二管芯，在第一管芯上；第一树脂，在基板、第一管芯和第二管芯上，第一树脂具有多个台阶；第一导电层，电耦接至基板、第一管芯和第二管芯，第一导电层位于多个台阶上；以及第二树脂，位于第一树脂和第一导电层上。
根据一个或多个实施例，其中：第一树脂包括第一侧壁；并且第二树脂包括第二侧壁，第二侧壁与第一树脂的第一侧壁共面。
根据一个或多个实施例，其中第一导电层还包括：第一触点，在基板上；第二触点，在第一管芯上；第三触点，在第二管芯上；第一导电过孔，延伸至第一树脂中到达第一触点，第一导电过孔将第一导电层电耦接至第一触点；第二导电过孔，延伸至多个台阶中的第一个台阶中到达第二触点，第二导电过孔将第一导电层电耦接至第二触点；以及第三导电过孔，延伸至多个台阶中的第二个台阶中到达第三触点，第三导电过孔将第一导电层电耦接至第三触点。
根据一个或多个实施例，其中第一树脂包封第一管芯和第二管芯，并且第二树脂包封第一管芯和第一导电层。
根据一个或多个实施例，其中第一树脂是激光直接成型(LDS)兼容树脂，第二树脂是与第一树脂不同的材料。
根据一个或多个实施例，其中第一树脂包括彼此相对的第一侧壁和第二侧壁，并且第二树脂包括彼此相对的第一侧壁和第二侧壁，第一树脂的第一侧壁与第二树脂的第一侧壁共面。
根据一个或多个实施例，其中第一树脂的第一侧壁具有在第一方向上的第一尺寸，并且第二树脂的第一侧壁具有在第一方向上的第二尺寸，第一尺寸大于第二尺寸。
根据一个或多个实施例，半导体设备还包括：第二导电层，在第一树脂和第二树脂之间，第二导电层与第一导电层分离并且不同，第二导电层电耦接至基板。
根据一个或多个实施例，半导体设备还包括：贮存器，在第一树脂中，第二树脂位于贮存器中并且与第一导电层对准。
根据一个或多个实施例，其中第一树脂包括柱，柱形成贮存器的外侧壁和内壁。
本公开的另一方面提供了一种半导体设备，包括：基板；第一管芯，在基板上，第一管芯具有第一表面和多个侧壁；第二管芯，在第一表面上，第二管芯具有背对第一管芯的第二表面和多个第二侧壁；第一激光直接成型兼容树脂，在第一表面、第二表面、第一侧壁和第二侧壁上，第一树脂具有成角度表面；以及第一导电层，在第一树脂的成角度表面上，第一导电层电耦接至第一管芯、第二管芯和基板；以及第二树脂，在第一树脂上，第二树脂是与第一树脂不同的材料。
根据一个或多个实施例，其中第一导电层位于第二树脂和第一树脂之间。
根据一个或多个实施例，其中第一树脂完全覆盖第二表面、第一侧壁和第二侧壁，第一树脂包括多个外侧壁。
根据一个或多个实施例，其中第二树脂包括与第一树脂的多个外侧壁共面的多个外侧壁。
根据一个或多个实施例，半导体设备还包括：第二导电层，在第一树脂上，第二导电层与第一导电层分离且不同，第二导电层被电耦接至基板。
根据一个或多个实施例，其中第二管芯的多个侧壁中的一个侧壁延伸超过第一管芯并且形成开口。
根据一个或多个实施例，其中第一树脂完全且全部填充开口。
本公开的又一方面提供了一种半导体设备，包括：基板；第一组堆叠管芯，在基板上；第二组堆叠管芯，在基板上；开口，将第一组堆叠管芯与第二组堆叠管芯分离；第一树脂，填充开口并且包封第一组堆叠管芯和第二组堆叠管芯；第一导电层，在第一树脂上，第一导电层将第一组堆叠管芯中的管芯耦接至基板；以及第二导电层，在第一树脂上，第二导电层与第一导电层分离并且不同，并且第二导电层将第二组堆叠管芯中的管芯耦接至基板。
根据一个或多个实施例，其中第一树脂还包括第一倾斜表面、第二倾斜表面和横向于第一倾斜表面与第二倾斜表面的第三表面，第三表面从第一倾斜表面延伸至第二倾斜表面。
根据一个或多个实施例，其中第一导电层位于第一倾斜表面上，并且第二导电层位于第二倾斜表面上。
根据一个或多个实施例，半导体设备还包括：第二树脂，在第一倾斜表面和第二倾斜表面上以及第一导电层和第二导电层上。
根据一个或多个实施例，其中第二树脂还包括第四表面，第四表面与第三表面基本上共面。
利用本公开的实施例有利地降低了制造缺陷的可能性或制造缺陷的影响。
附图说明
为了更好地理解实施例，现在将通过示例的方式参考附图。在附图中，除非上下文另有指示，否则相同的附图标记标识相似元件或动作。附图中元件的尺寸和相对比例不一定按比例绘制。例如，这些元件中的一些元件可以被放大和定位以提高附图的易读性。
图1A是沿图1B中的线A-A截取的堆叠管芯封装实施例的横截面图；
图1B是图1A所示堆叠管芯封装实施例的俯视平面图；
图2A是沿图2B中的线B-B截取的堆叠管芯封装备选实施例的横截面图；
图2B是图2A所示的堆叠管芯封装备选实施例的俯视平面图；
图3A是沿图3B中的线C-C截取的堆叠管芯封装备选实施例的横截面图；
图3B是堆叠管芯封装备选实施例的俯视平面图；
图4A是沿图4B中的线D-D截取的堆叠管芯封装备选实施例的横截面图；
图4B是图4A所示的堆叠管芯封装备选实施例的俯视平面图；
图5是堆叠管芯封装备选实施例的横截面图；
图6A-6C是如图1A和图1B所示的堆叠管芯封装实施例的制造方法实施例；
图7是如图3A和图3B所示的堆叠管芯封装备选实施例的制造方法实施例；并且
图8是如图4A和图4B所示的堆叠管芯封装备选实施例的制造方法实施例。
具体实施方式
在以下描述中，阐述了某些具体细节以提供对本公开各种实施例的透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践本公开。在其它情况下，未详细描述与电子部件、封装和半导体制造技术相关联的公知结构，以避免不必要地混淆对本公开实施例的描述。
除非上下文另有要求，否则在整个说明书和所附权利要求书中，词语“包括”及其变体，例如“包含”和“含有”应解释为开放的、包括性的含义，即“包括但不限于”。
诸如第一、第二、第三等序数的使用不一定暗示顺序的排序意义，而是可以仅在动作或类似结构或材料的多个实例之间进行区分。
说明书通篇中提到的“一个实施例”或“实施例”意味着与实施例有关的特定特征、结构或特性包含在至少一个实施例中。因此，在整个说明书多处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
术语“竖直”、“水平”、“下”、“上”、“顶”、“底”、“左”和“右”仅用于基于如下对本公开附图的讨论中的部件朝向讨论的目的。这些术语不是限制性的，因为可能的位置在本公开中明确地公开、隐含地公开或固有地公开。
术语“基本上”用于阐明当在现实世界中制造封装时，可能存在微小的差别，因为任何东西都无法完全等同或完全相同。换句话说，基本上意味着在实际实践中可能存在一些轻微的变化，并且备选地在可接受的公差内进行。
如在说明书和所附权利要求书中所用的，除非上下文有明确说明，否则单数形式“一”、“一个”、“所述”包括复数形式。
如先前所讨论的，本公开实施例是针对包括基板上的至少一个第一管芯和堆叠在第一管芯上的第二管芯的堆叠管芯封装件。第一树脂包封第一管芯和第二管芯。导电层位于第一树脂的表面上，并且将延伸至第一树脂内的多个导电过孔中的一些导电过孔分别电耦接至第一管芯、第二管芯和基板。导电过孔和导电层将第一管芯、第二管芯和基板彼此电耦接。第二树脂位于第一树脂上并且覆盖导电层，以保护导电层不受堆叠管芯封装外的外部环境影响。
在一些实施例中，第一树脂具有台阶结构(例如一个台阶或多个台阶)，台阶结构上存在导电层。台阶结构上的导电层具有与第一树脂相同或相似的台阶结构。导电层将多个管芯中的一些管芯彼此耦接。
额外地或备选地，第一树脂具有倾斜表面，斜表面上存在导电层。倾斜表面上的导电层具有与第一树脂的倾斜表面相同或相似的倾斜度。导电层将第一树脂内的多个管芯中的一些管芯彼此耦接。导电层可以利用激光直接成型(LDS)技术或工艺形成，其中，激光沿第一树脂的表面移动，从而激活第一树脂内的添加剂材料。
一些实施例包括彼此分离且不同的第一导电层和第二导电层。第一导电层和第二导电层都在第一树脂上并且由第二树脂覆盖。此外，第一导电层和第二导电层通过LDS技术或工艺形成。第一导电层可以是台阶状的，而第二导电层可以是倾斜的。
图1A是沿图1B中的线A-A截取的堆叠管芯封装100的实施例的横截面图。图1B是堆叠管芯封装100的实施例的俯视平面图。
如图1A所示，堆叠管芯封装100包括基板102，基板102具有第一表面104、与第一表面104相对的第二表面106，以及从第一表面104 延伸至第二表面106的多个侧壁105。多个侧壁105横向于第一表面104 和第二表面106。
基板102还包括基板102的第一表面104处的多个导电焊盘107。导电焊盘107可以是键合焊盘、安装焊盘或其它适当焊盘或连接，用于将堆叠管芯封装100耦接至外部电部件(例如封装、管芯、印刷电路板 (PCB)等)，或用于将堆叠管芯封装100安装在电子设备(例如计算机、智能电话、平板电脑、电视、计算器等)内。多个焊球109耦接至导电焊盘107，并且多个焊球109用于形成到外部电部件或到其中安装有或利用堆叠管芯封装的电子设备的电连接。
基板102的第二表面106上有多个管芯108a、108b、108c、108d(本公开下文中可以称为108a-108d)。作为成组堆叠管芯的多个管芯 108a-108d包括呈堆叠构造的第一管芯108a、第二管芯108b、第三管芯 108c和第四管芯108d。第一管芯108a在第二表面106上，并且通过第一粘合层110a耦接至第二表面106。第二管芯108b在第一管芯108a上，并且通过第二粘合层110b耦接至第一管芯108a。第三管芯108c在第二管芯108b上，并且通过第三粘合层110c耦接至第二管芯108b。第四管芯108d在第三管芯108c上，并且通过第四粘合层110d耦接至第三管芯 108c。粘合层110a-110d可以是管芯附接膜(DAF)、胶或适合将管芯 108a-108d彼此耦接并耦接至基板102的某些其它粘合材料。
第一管芯108a通过粘合层110a耦接至焊盘111，粘合层1110a是将管芯108a电耦接至基板102的导电粘合材料。焊盘111可以通过从焊盘111延伸至基板102的第一表面104处的多个焊盘107中的至少一个的电连接(例如电迹线、电过孔等)而电耦接。
在一些实施例中，粘合层110a-110d可以由导电粘合材料制成。在一些实施例中，粘合层110a-110d可以由非导电粘合材料制成。在一些实施例中，粘合层110a-110d中的一些粘合层可以是导电粘合材料，粘合层110a-110d中的其它一些粘合层可以是非导电粘合材料。备选地，在一些实施例中，粘合层110a、110b、110c、110d可以由多个管芯附接带层或多个管芯附接膜(DAF)代替。
换句话说，基于图1A中堆叠管芯封装100的定向，第四管芯108d (例如上管芯)位于多个管芯108a-108d的顶部，第一管芯108a(例如下管芯)位于多个管芯108a-108d的底部。基于图1A中堆叠管芯封装 100的定向，第二管芯108b夹在第一管芯108a与第三管芯108c之间，第三管芯108c夹在第二管芯108b与第四管芯108d之间。
第一管芯108a具有第一端部112a，第二管芯具有第二端部112b，第三管芯108c具有第三端部112c，第四管芯108d具有第四端部112d。第二端部112b延伸超过第一端部112a，使得第二端部112b悬置于第一端部112a之上。第三端部112c延伸超过第二端部112b，使得第三端部 112c分别悬置于第一端部112a和第二端部112b之上。第四端部112d 延伸超过第三端部112c，使得第四端部112d分别悬置于第一端部112a、第二端部112b和第三段112c之上。
第一管芯108a具有与第一端部112a相对的第五端部112e。每个管芯包括堆叠的、并且从第一管芯108a的第五端部112e移位的端部。例如，第二管芯108b具有与第二端部112b相对的第六端部112f，第三管芯108c具有与第三端部112c相对的第七端部112g，并且第四管芯108d 具有与第四端部112d相对的第八端部112h。第四管芯108d的第八端部 112h在第三管芯108c的端部112g上或者以其它方式从第三管芯108c 的端部112g向内移位。换句话说，第七端部112g更靠近侧壁136。第六端部112f延伸超过第七端部112g，并且相对于第一管芯112a的表面定位或对准，即比接触焊盘116b更居中地定位。第一管芯108a的第五端部112e比第六端部112f更远离封装的中心轴线，并且位于基板102 的第二表面106上。
基于先前关于多个管芯108a-108d的相应端部112a-112h的论述，容易理解的是，以偏移方式堆叠多个管芯108a-108d。
第一管芯108a具有邻近第五端部112e的第一焊盘116a。虽然图示为与第五端部112e齐平或共面，但第一焊盘116a可以与第五端部112e 隔开。第二管芯108b具有比第七端部112g更靠近侧壁136的第六端部 112f处的第二焊盘116b。第三管芯108c具有邻近第八端部112h的第七端部112g处的第三焊盘116c。第四管芯108d具有第八端部112h处的第四焊盘116d。焊盘116a-116d被暴露，并且不被彼此堆叠的多个管芯 108a-108d中的一些管芯覆盖。基于堆叠的多个管芯108a-108d的偏移方式，焊盘116a-116d保持暴露。上述偏移方式已经在前文中详细讨论，并且因此，为了本公开的简单和简洁起见，本文将不再重复论述堆叠的多个管芯108a-108d的偏移方式。
第一树脂117在多个管芯108a-108d上、包封并且包围多个管芯 108a-108d。第一树脂117可以是激光直接成型(LDS)兼容树脂，可以具有以下非限制性的性质列表：(1)热膨胀系数(CTE)在约百万分之十(10ppm)/摄氏度(℃)至40ppm/℃的范围内，(2)室温下的挠曲模量在12千兆帕斯卡(GPa)至30GPa的范围内，以及(3)LDS兼容树脂内的添加剂在暴露于激光时激活。即使第一树脂可以具有这些性质，第一树脂117也可以是具有不同性质但仍然适用于LDS工艺的另一类型的树脂。LDS工艺的细节将参考图6A-6C更详细地讨论。
第一树脂117位于多个管芯108a-108d的端部112a-112h上以及第四管芯108d的背对第一管芯108a、第二管芯108b和第三管芯108c的表面119上。第一树脂117完全覆盖多个管芯108a-108d的端部 112a-112h，并且完全覆盖第四管芯108d的表面119。
第一树脂117具有多个台阶118，多个台阶118可以是与第一树脂 117一体形成的台阶结构或阶梯状结构。多个台阶118包括四个台阶(例如上台阶基于图1A中的定向位于堆叠管芯封装100的顶部，上台阶向上延伸至第一树脂117的表面120)，数目与多个管芯108a-108d的数目相同。多个台阶118包括多个第一表面(在该图中基本上是水平的) 和多个第二表面(在该图中基本上是竖直的)。第一表面横向于第二表面。竖直表面可以基本上垂直于水平表面(即成90度)。在一些其它实施例中，每个竖直表面可以以基本上70度、80度、90度、100度、110 度、120度等的角度横向于对应的水平表面。
水平表面可以是台阶结构118的踏面、踏部或某些其它适当表面。竖直表面可以是台阶结构118的竖面、竖部或某些其它适当表面。
在一些实施例中，多个台阶118可以包括两个台阶、三个台阶或任何数目适当台阶。例如，如果堆叠管芯封装100具有五个堆叠管芯，则多个台阶118可以包括五个台阶；如果堆叠管芯封装100具有六个堆叠管芯，则多个台阶118可以包括六个台阶；如果堆叠管芯封装100具有七堆叠管芯，则多个台阶118可以包括七个台阶；以此类推。虽然在这些论述的选项中，与堆叠管芯封装中的多个管芯存在一对一的关系，但在一些其它实施例中，堆叠管芯封装100可以包括四个堆叠管芯，并且多个台阶118可以具有两个台阶、三个台阶、五个台阶等，或者堆叠管芯封装100可以包括三个堆叠管芯，并且多个台阶118可以包括两个台阶、四个台阶、五个台阶等。
在一些其它实施例中，可以用具有大致L形结构的仅单个台阶代替多个台阶118。换句话说，如果只有单个台阶，则台阶包括第一踏部(例如基于如图1A所示的堆叠管芯封装100朝向的下水平表面)、第二踏部(例如基于如图1A所示的堆叠管芯封装100朝向的上水平表面)，以及从第一踏部延伸至第二踏部的竖部(例如基于如图1A所示的堆叠管芯封装100朝向的横向于水平表面的竖直表面)。
第一树脂117包括中心表面120和从中心表面120向外设置的外周表面122。外周表面122比中心表面120更靠近基板102。外周表面122 覆盖基板102并与基板102重叠并且向外与多个管芯108a-108d隔开。中心表面120覆盖多个管芯108a-108d中的一些管芯并与之重叠。基于图1A中堆叠管芯封装100的定向，中心表面120可以是上表面、凸起表面，或设置为比外周表面122更靠近堆叠管芯封装100顶部的某些其它类型的表面。基于图1A中堆叠管芯封装100的定向，外周表面122 可以是比中心表面120更靠近堆叠管芯封装100的底部的下表面。
第一树脂117包括至少第一侧壁124和至少第二侧壁126，两个侧壁都可以在图1A的右侧看到。第一侧壁124从基板的第二表面106延伸至外周表面122，第二侧壁126从外周表面122延伸至中心表面120。第一侧壁124向外与第二侧壁126隔开，第二侧壁126向内与第一侧壁 124隔开。第一侧壁124可以是外部侧壁、外侧壁或某些其它类型的侧壁。第二侧壁126可以是内部侧壁、内侧壁或某些其它类型的侧壁。第一侧壁124可以是从基板的第二表面106延伸至外周表面122的多个第一侧壁124中的一个侧壁。第二侧壁126可以是从外周表面122延伸至中心表面120的多个第二侧壁126中的一个第二侧壁。
图1A右侧的第一侧壁124具有从第二表面106延伸至外周表面122 的第一尺寸D1，图1A右侧的第二侧壁126具有从外周表面122延伸至中心表面120的第二尺寸D2。第一尺寸D1小于第二尺寸D2。
在一些实施例中，多个第一侧壁124中的一些侧壁可以具有第一尺寸D1。在一些实施例中，多个第一侧壁124中的一些侧壁可以具有第一尺寸D1，并且多个第一侧壁124中的其它一些侧壁可以具有比第一尺寸 D1更大或更小的尺寸。
在一些实施例中，第一尺寸D1可以基本上等于第二尺寸D2。例如，在仅包括由第一树脂117覆盖的基板102上的单个管芯的堆叠管芯封装 100的至少一个其它实施例中，多个台阶118由与如图1A所示的各个台阶相对相同大小的单个台阶替代，使得第一侧壁124的第一尺寸D1可以基本上等于第二侧壁126的第二尺寸D2。在堆叠管芯封装100的至少另一实施例中，如果堆叠管芯封装100包括类似图1A中的四个管芯并且多个台阶118仅由与图1A中的各个台阶相对相同大小的两个台阶代替，则第一尺寸D1可以基本上等于第二尺寸D2。
在一些实施例中，第一侧壁124的第一尺寸D1可以大于第二侧壁 126的第二尺寸D2。例如，在堆叠管芯封装100的至少一个其它实施例中，如果堆叠管芯封装100包括类似图1A中的四个管芯并且多个台阶由与图1A中的各个台阶相对相同大小的一个台阶代替，则第一尺寸D1可以基本上大于第二尺寸D2。
多个导电过孔128a、128b、128c、128d(本公开下文中可以称为 128a-128d)延伸至第一树脂117中。多个导电过孔128a-128d中的一些导电过孔延伸至多个台阶118中的一些台阶中，到达多个管芯108a-108d 的多个焊盘116a-116d中的一些焊盘。第一导电过孔128a延伸至多个台阶118中的第一台阶内，即多个台阶118中最左边的台阶，到达第一焊盘116a。第二导电过孔128b延伸至多个台阶118中的第二台阶内，即多个台阶118中紧邻最左边台阶的台阶，到达第二焊盘116b。第三导电过孔128c延伸至多个台阶118中的第三台阶内，即多个台阶118中邻近最右边台阶的台阶，到达第三焊盘116c。第四导电过孔128d延伸至多个台阶118中的第四台阶内，即多个台阶118中最右边的台阶，到达第四焊盘116d。第四导电过孔128d延伸至第一树脂117的中心表面120 中。位于堆叠管芯封装100左侧的第五导电过孔128e延伸至第一树脂 117的外周表面122中，到达基板102第二表面处的焊盘130。焊盘130可以通过电连接(例如电迹线、电过孔等)耦接至基板102第一侧104 处的多个焊盘107中的至少一个焊盘。
基于如图1A所示的堆叠管芯封装100的定向，多个导电过孔 128a-128d基本上是竖直的。在一些实施例中，基于如图1A所示的堆叠管芯封装100的定向，多个导电过孔128a-128d可以成角度而非基本上竖直。
导电层132位于多个台阶118上。导电层132覆盖多个台阶118的水平和竖直表面。导电层132位于第一树脂117的外周表面122和中心表面120上。导电层132位于多个导电过孔128a-128d的端部和第五导电过孔128e的端部上。导电层132将多个导电过孔128a-128d和第五导电过孔128e彼此耦接。导电层132分别通过第一、第二、第三和第四导电过孔128a-128d电耦接至多个管芯108a-108d。导电层132通过第五导电过孔128e在基板102的第二表面106处电耦接至焊盘130。因为导电层132在多个台阶118的水平和竖直表面上，所以导电层132具有与多个台阶118相同或相似的台阶结构或阶梯状结构。
导电层132和多个导电过孔128a-128d可以是将多个管芯110a-110d 的多个焊盘116a-116d彼此耦接并且耦接至基板102的焊盘130的多触点互连件结构。多触点互连件结构可以是多触点互连件台阶结构、多触点互连件阶梯状结构、多触点台阶结构、导电互连件结构、台阶导电互连件结构、多触点互连件，或用于将多个堆叠管芯108a-108d彼此耦接并耦接至基板102的其它适当结构。
第二树脂134位于导电层132和第一树脂117上。第二树脂134覆盖导电层132。第二树脂134在第一树脂117的中心表面120、外周表面 122和至少一个第二侧壁126上并覆盖这些表面。第二树脂134可以是模塑料、环氧树脂、密封剂、非导电树脂、绝缘树脂、介电树脂或某些其它类型的树脂材料。第二树脂134包括多个侧壁136，包括与第一树脂的至少一个第一侧壁124以及基板102的多个侧壁105中的一个侧壁基本上共面且齐平的至少一个侧壁。第二树脂134包括横向于多个侧壁 136并且在多个侧壁136中的一些侧壁之间延伸的表面138。
在一些实施例中，第二树脂134不覆盖中心表面120，而是暴露中心表面120，使得中心表面120与第二树脂134的表面138基本上共面且齐平，并且表面138围绕中心表面120。然而，当第一树脂117的中心表面120与第二树脂134的表面138基本上共面且齐平时，中心表面 120上不存在导电层132，并且不存在第四过孔128d。
在一些实施例中，第二树脂134不覆盖导电层132，从而可以在导电层132与外部电部件之间形成电连接。例如，可以将焊料材料施加至导电层132的表面，并且可以将外部管芯耦接至导电层132表面上的焊料材料。
在一些实施例中，堆叠管芯封装100中不存在第二树脂134。换句话说，第一树脂117和导电层132上不存在第二树脂134。
图2A是沿图2B中的线B-B截取的堆叠管芯封装200的备选实施例的横截面图，图2B是图2A所示的堆叠管芯封装200的备选实施例的俯视平面图。图2A-2B是堆叠管芯封装200的备选实施例，该备选实施例具有与堆叠管芯封装100相同或相似的特征。为了本公开的简单和简洁起见，下面在本公开中将仅进一步详细讨论堆叠管芯封装200相对于图 1A-1B所示的堆叠管芯封装100的不同或附加特征。
与图1A所示的堆叠管芯封装100中的第一树脂117不同，堆叠管芯封装200的第一树脂202包括图2A左侧的第一倾斜表面204和图2A 右侧的第二倾斜表面206。第一倾斜表面204和第二倾斜表面206通过中心表面208彼此分开。第一和第二倾斜表面204、206从第一树脂202 的外周表面210延伸至中心表面208。第一和第二倾斜表面204、206可以是倾斜表面、成角度表面或具有倾斜的其它适当表面。中心表面208 和外周表面210与图1A所示的第一树脂117的中心表面120和外周表面122相同或相似。
第一倾斜表面204相对于外周表面210成第一角度θ1，第二倾斜表面206相对于外周表面210成第二角度θ2。第一角度θ1可以是100度、 110度、120度、130度、170度或其它适当角度。第二角度θ2可以是100 度、110度、120度、130度、170度或其它适当角度。第一角度θ1和第二角度θ2可以基于第一树脂202内的多个管芯212a、212b、212c、212d 的定向来选择。多个管芯212a-212d与多个管芯108a-108d相同或相似。例如，多个管芯212a-212d以前面关于图1A-1B所讨论的偏移方式相同或相似的偏移方式堆叠。
多个管芯212a-212d设置在与图1A所示的基板102相同或相似的基板215上。利用与图1A所示的多个粘合层110a-110d相同或相似的多个粘合层213a、213b、213c、213d，将多个管芯212a-212d耦接在一起并堆叠。与图1A所示的第一树脂117相似，堆叠管芯封装200的第一树脂202将多个管芯212a-212d包封在堆叠管芯封装200中。
与图1A-1B所示的多个导电过孔128a-128d不同，多个导电过孔 214a、214b、214c、214d以一定角度延伸至多个管芯212a-212d的多个焊盘216a、216b、216c、216d中的相应焊盘，使得导电过孔214a-214d 不仅基于图2A中堆叠管芯封装200的定向沿竖直方向延伸，而且基于图2A所示的封装朝向沿水平方向延伸。导电过孔214a-214d中的每个导电过孔延伸至第一树脂202中，到达多个焊盘216a-216d中的相应焊盘。多个导电过孔214a-214d包括第一导电过孔214a、第二导电过孔214b、第三导电过孔214c和第四导电过孔214d。多个焊盘216a-216d包括第一管芯212a的第一焊盘216a、第二管芯212b的第二焊盘216b、第三管芯212c的第三焊盘216c和第四管芯212d的第四焊盘216d。换句话说，第一导电过孔214a延伸至第一焊盘216a，第二导电过孔214b延伸至第二焊盘216b，第三导电过孔214c延伸至第三焊盘214c，并且第四导电过孔214d延伸至第四焊盘214d。
第五导电过孔214e在图2B的左侧延伸至外周表面210中，到达基板215的焊盘218。第五导电过孔214e与图1A-图1B所示的第五导电过孔128e相同或相似。基板215的焊盘218与图1A所示的基板102的焊盘130相同或相似。
与图1A-图1B所示的具有台阶结构的导电层132不同，导电层220 位于第一倾斜表面204和图2B左侧的外周表面210上。导电层220具有第一倾斜表面204的斜面。导电层220在多个导电过孔214a-214d中的一些过孔和第五导电过孔214e之间延伸。导电层220以与图1A-1B 所示的导电层132相同或相似的方式将多个导电过孔214a-214d和第五导电过孔214e耦接在一起。
第二树脂222覆盖并位于第一倾斜表面204、第二倾斜表面206、中心表面208和外周表面210上。第二树脂222与图1A-1B所示的第二树脂134相同或相似。在一些实施例中，第二树脂222可以不覆盖中心表面208，如图2B所示，并且相反，第二树脂222可以与中心表面208 基本上共面且齐平。
基板215具有与图1A-图1B所示的基板102的多个侧壁105相同或相似的多个第一侧壁224。第一树脂202具有与图1A-图1B所示的第一树脂117的至少一个第一侧壁124相同或相似的至少一个第二侧壁226。第二树脂222具有与图1A-1B所示的第二树脂134的多个侧壁136相同或相似的多个第三侧壁228。多个第一侧壁224中的一个、至少一个第二侧壁226以及多个第三侧壁228中的一个基本上彼此共面且齐平。例如，一个第一侧壁224、至少一个第二侧壁226和一个第三侧壁228在图2A的右侧基本上彼此齐平。侧壁224、226、228分别构成封装200 的侧壁。
图3A是沿图3B中的线C-C截取的堆叠管芯封装300的备选实施例的横截面图，图3B是图3A所示的堆叠管芯封装300的备选实施例的俯视平面图。图3A-图3B是堆叠管芯封装300的备选实施例，该备选实施例具有与堆叠管芯封装100、200相同或相似的特征。为了本公开的简单和简洁起见，下面将仅进一步详细讨论堆叠管芯封装300相对于图 1A-1B和2A-2B所示的堆叠管芯封装100、200的不同或附加特征。
与图1A-图1B和图2A-图2B所示的堆叠管芯封装100、200不同，堆叠管芯封装300包括位于第一树脂306的第一倾斜表面304和图3A 左侧的第一树脂306的外周表面305上的第一导电层302。第二导电层 308位于第一树脂306的中心表面310和图3A右侧的第一树脂306的第二倾斜表面312上。第一导电层302与图2A所示的导电层220相同或相似。第一树脂306与图2A所示的第一树脂222相同或相似。第一倾斜表面304与图2A-图2B所示的第一倾斜表面204相同或相似。外周表面305与图2A-图2B所示的外周表面210相同或相似。中心表面310与图1A-图1B所示的中心表面208相同或相似。第二倾斜表面312与图 2A-图2B所示的第二倾斜表面206相同或相似。
第一树脂306的中心表面310和第二倾斜表面312上的第二导电层 308耦接至导电过孔314，导电过孔314在图3A的右侧延伸至外周表面 305中。导电过孔314延伸穿过第一树脂306，到达基板318的焊盘316。焊盘316可以在基板318的与存在焊盘316的一侧相对的一侧上耦接至多个焊盘319中的一个焊盘。与焊盘316耦接的多个焊盘319中的一个焊盘可以接地。
第二导电层308是电磁干扰(EMI)屏蔽层，用于保护第一树脂306 内的电部件不受外部电信号的影响。例如，第二导电层308从堆叠管芯封装300外吸收外部电信号，将吸收的外部电信号传送至导电过孔314，接着使吸收的外部电信号穿过与焊盘316耦接的多个焊盘318中的一个焊盘，然后外部电信号离开堆叠管芯封装300。外部电信号不会到达封装300中的多个管芯320a、320b、320c、320d。多个管芯320a-320d分别与封装100、200中如图1A-图1B和图2A-图2B中所示的多个管芯 108a-108d、212a-212d相同或相似。例如，多个管芯320a-320d以与图 1A-图1B和图2A-图2B的封装100、200中所示的相同或相似的偏移方式堆叠。
第二树脂321覆盖第一导电层302、第一树脂306和第二导电层308。第二树脂321与图1A-图1B和图2A-图2B所示的第二树脂134、222 相同或相似。
第一导电层302通过多个导电过孔322a、322b、322c、322d耦接至多个管芯320a-320d中的一些管芯，多个导电过孔322a、322b、322c、322d与图2A-图2B的封装200中所示的多个导电过孔212a-212d相同或相似。多个导电过孔322a-322d中的每个导电过孔耦接至多个管芯 320a-20d中的对应管芯。第一导电层302耦接至导电过孔322e，从图3A 的左侧可以看到，导电过孔322e延伸至第一树脂306中，到达基板318 的接触焊盘324。导电过孔322e与图1A-图1B和图2A-图2B所示的封装100、200中的导电过孔128e、214e相同或相似。接触焊盘324与图 1A和2A所示的封装100、200中的接触焊盘130、218相同或相似。
图4A是沿图4B中的线D-D截取的堆叠管芯封装400的备选实施例，图4B是图4A所示的封装400的备选实施例的俯视平面图。图4A-4B 是堆叠管芯封装400的备选实施例，该备选实施例具有与堆叠管芯封装 100、200、300相同或相似的特征。为了本公开的简单和简洁起见，下面将仅进一步详细讨论堆叠管芯封装300相对于图1A-图1B、图2A-图 2B和图3A-图3B所示的堆叠管芯封装100、200、300的不同或附加特征。
与图1A-图1B、图2A-图2B和图3A-图3B所示的第一树脂117、 202、306不同，第一树脂402具有贮存器404，贮存器404位于第一树脂402的第一部分402a和第一树脂402的第二部分402b之间。第一部分402a可以是第一树脂402的壁部分、侧壁部分、边界部分或其它类型的部分。第一部分402a远离第一树脂402所在的基板414延伸。第一树脂402的第二部分402b包围并包封多个管芯406a、406b、406c、406d。多个管芯406a-406d分别与如图1A-图1B、图2A-图2B和图3A-图3B 所示的封装100、200、300中的多个管芯108a-108d、212a-212d、320a-320d 相同或相似。第一树脂402的第三部分402c从第一部分402a延伸至第二部分402b。第一部分402a、第二部分402b和第三部分402c与第一树脂402一体形成并且彼此一体形成。换句话说，第一部分402a、第二部分402b和第三部分由第一树脂402的单一连续材料制成。第二部分402b 具有倾斜表面407，上面设置有导电层408。换句话说，导电层408在第一树脂402的倾斜表面407上并覆盖倾斜表面407。倾斜表面407和导电层408在贮存器404内。
导电层408分别与如图2A-图2B和图3A-图3B的封装200、300 中所示的导电层220、302相同或相似。导电层408通过多个导电过孔 410a、410b、410c、410d耦接至多个管芯406a-406d中的一些管芯，每个导电过孔耦接至多个管芯406a-406d中的相应管芯。多个导电过孔 410a-410d与图2A-图2B和图3A-图3B的封装200、300中的导电过孔 212a-212d、322a-322d相同或相似。例如，多个导电过孔410a-410d延伸至第一树脂402的倾斜表面407中。导电层408耦接至导电过孔410e，导电过孔410e延伸穿过第一树脂402的第三部分402c，到达基板414 的接触焊盘412。导电过孔410e与图1A-图1B、图2A-图2B和图3A- 图3B所示的封装100、200、300中的导电过孔128e、214e、322e相同或相似。接触焊盘412与图1A、图2A和图3A所示的封装100、200、 300中的接触焊盘130、218、324相同或相似。基板414与图1A-图1B、图2A-图2B和图3A-图3B所示的封装100、200、300中的基板102、 215、318相同或相似。
贮存器404用第二树脂416填充，其通过第一树脂402的第三部分 402c与基板414隔开。第一树脂402包括第一表面418，并且第二树脂 416包括第二表面420。第一表面418和第二表面420背对基板414。第一表面418比第二表面420更远离基板414。第二表面420凹入第一树脂402内。
在一些实施例中，第一表面418和第二表面420基本上彼此共面且齐平。换句话说，第二表面420不凹入第一树脂402内。在一些实施例中，第二树脂416覆盖第一树脂402的第一表面418，并且第二表面420 比第一表面418更远离基板414。
图5是沿分别与图1B、图2B、图3B和图4B中的线A-A、B-B、 C-C和D-D类似的线截取的封装500的横截面图。封装500与图图1A- 图1B、图2A-图2B、图3A-图3B和图4A-图4B中所示的封装100、200、 300、400相同或相似。为了本公开的简单和简洁起见，下面将仅进一步详细讨论堆叠管芯封装500相对于图1A-图1B、图2A-图2B、图3A- 图3B和图4A-图4B所示的堆叠管芯封装100、200、300、400的不同或附加特征。
与封装100、200、300、400不同，封装500包括更靠近图5左侧的第一组堆叠管芯502和更靠近图5右侧的第二组堆叠管芯504。第一组堆叠管芯502和第二组堆叠管芯504是彼此的镜像。在一些实施例中，第一组堆叠管芯502和第二组堆叠管芯504可以不是彼此的镜像。第一组堆叠管芯502和第二组堆叠管芯504通过开口506彼此隔开。
第一树脂508覆盖并且包封第一组堆叠管芯502和第二组堆叠管芯 504。第一树脂508填充第一组堆叠管芯502和第二组堆叠管芯504之间的开口506。第一导电层512位于第一树脂的第一倾斜表面514上，第二导电层516位于第二倾斜表面518上。第一导电层512和第一倾斜表面514与第二导电层516和第二倾斜表面518相对。第一导电层512和第二导电层516与图2A-图2B、图3A-图3B和图4A-图4B所示的封装 200、300、400中的导电层220、302、408相同或相似。第一倾斜表面514和第二倾斜表面518分别与图2A、图3A和图4A所示的封装200、 300、400中的倾斜表面204、304、407相同或相似。
第一多个第一导电过孔520a、520b、520c、520d将第一导电层512 耦接至第一组堆叠管芯502中的一些管芯，并且第二多个第二导电过孔 522a、522b、522c、522d将第二导电层516耦接至第二组堆叠管芯504 中的一些管芯。第一多个导电过孔520a-520d和第二多个导电过孔 522a-522d与图2A-图2B、图3A-图3B和图4A-图4B所示的封装200、 300、400中的导电过孔214a-214d、322a-322d、410a-410d相同或相似。
第一导电层512和第二导电层516耦接至基板523。第一导电层512 耦接至导电过孔520e，导电过孔520e延伸至第一树脂508内，到达基板523的第一接触焊盘524，如图5左侧所示。第二导电层516耦接至导电过孔522e，导电过孔522e延伸至第一树脂508内，到达基板523 的第二接触焊盘526，如图5右侧所示。导电过孔520e、522e与如图1A- 图1B、图2A-图2B、图3A-图3B和图4A-图4B所示的封装100、200、 300、400中的导电过孔128e、214e、322e、410e相同或相似。接触焊盘524、526与如图1A、2A、3A和4A所示的封装100、200、300、400 中的接触焊盘130、218、324、412相同或相似。
第二树脂528位于第一树脂508的第一倾斜表面514和第二倾斜表面518上。第二树脂528位于第一导电层512和第二导电层516上并覆盖第一导电层512和第二导电层516。第二树脂528与图1A-图1B、图 2A-图2B、图3A-图3B和图4A-图4B所示的封装100、200、300、400中的第二树脂134、222、322、416相同或相似。第二树脂528包括位于图5左侧的第一部分528a和位于图5右侧的第二部分528b。第一部分 528a通过第一树脂508与第二部分528b分开。
第一树脂508具有背对基板523的第一表面530。第二树脂528的第一部分528a包括背对基板523的第二表面532。第二树脂528的第二部分528b包括背对基板523的第三表面534。第一表面530、第二表面 532和第三表面534基本上彼此共面且齐平，从而形成单一表面或单个表面。在一些实施例中，第二树脂528可以位于第一树脂508的第一表面530上并且覆盖第一表面530。
在一些实施例中，第一部分528a和第二部分528b是通过第一树脂 508彼此隔开的单独且不同的两个部分。在一些实施例中，当第二树脂 528包围第一树脂508时，第一部分528a和第二部分528b是连续的并且彼此一体形成。
在一些实施例中，管芯可以堆叠在第一组堆叠管芯502和第二组堆叠管芯504上。换句话说，管芯从第一组堆叠管芯502延伸至第二组堆叠管芯504。
图6A-图6C是如图1A-图1B所示的封装100的实施例的制造方法实施例的各个步骤的横截面图。为了本公开的简洁和简单起见，本文将不再重复先前关于封装100所讨论的细节。虽然以下对封装100的制造方法步骤的描述被提供为以特定顺序完成，但容易理解的是，可以重新组织或重新安排封装100的制造方法步骤，以利用封装100的制造方法的备选实施例来形成封装100。
如图6A所示，在堆叠管芯封装100的制造方法实施例中，成组堆叠管芯602堆叠在基板604上，基板可以是晶片、印刷电路板(PCB)、引线框基板或硅基板。成组堆叠管芯602可以是基板604上的成组堆叠管芯阵列中的一些成组堆叠管芯。成组堆叠管芯602包括位于图6A左侧的第一组堆叠管芯和位于图6A右侧的第二组堆叠管芯。如图6A-图 6C所示，每组堆叠管芯602具有四个管芯。至少一个成组堆叠管芯602 与如图1A-图1B所示的多个管芯108a-108d相同或相似。换句话说，每组堆叠管芯602对应于如图1A-图1B所示的封装100中的多个管芯108a-108d。粘合层606用于将成组堆叠管芯602中的管芯彼此耦接，并且将成组堆叠管芯602耦接至基板604。粘合层606与图1A-图1B所示的粘合层110a-110d相同或相似。成组堆叠管芯602可以通过拾取和放置技术或用于将成组堆叠管芯602堆叠和耦接在基板604上的其它适当技术堆叠并耦接在基板604上。
在一些实施例中，每组堆叠管芯602可以根据需要具有两个堆叠管芯、三个堆叠管芯、五个堆叠管芯或任何数目的堆叠管芯。在一些实施例中，在如图6A所示的每组堆叠管芯602的每个设置位置处，堆叠在基板604上的成组堆叠管芯602可以由单个管芯代替。
成组堆叠管芯602被堆叠和耦接在基板604上之后，第一树脂608 形成在成组堆叠管芯602上。第一树脂608形成为包括成组台阶610，每组台阶610与图1A-图1B所示的封装100中的多个台阶118相同或相似；以及侧壁611，侧壁611与图1A-图1B所示的封装100的第二侧壁 126相同或相似。成组台阶610包括更靠近图6A左侧的第一多个台阶 610，对应于更靠近图6A左侧的第一组堆叠管芯602，以及更靠近图6A 右侧的第二多个台阶610，对应于更靠近图6A右侧的第二组堆叠管芯 602。换句话说，每组台阶610对应于至少一个相应的成组堆叠管芯602。
第一树脂608可以是模塑料、密封剂、环氧树脂或其它非导电材料。树脂604通过压缩成型技术、注射成型技术或用于形成树脂604的其它技术形成。例如，如果使用注射成型技术，则使用具有形状或结构类似于成组台阶610和侧壁611的突出部分的成型工具来形成成组台阶610。成型工具在多个堆叠管芯602上方对准并与多个堆叠管芯602对准，然后将第一树脂608注入成型工具和基板604之间。注入的第一树脂608 形成在成组堆叠管芯602上并覆盖成组堆叠管芯602。然后，允许第一树脂608在成型工具和基板604之间固化。然后，在第一树脂608固化后从第一树脂608移除成型工具，形成第一树脂608的成组台阶610和侧壁611。
在一些实施例中，第一树脂608可以在没有成组台阶610的情况下形成在多个堆叠管芯602上，并且在第一树脂608固化之后，通过至少蚀刻技术、激光技术，或适合于去除部分第一树脂608，形成成组台阶 610的其它去除技术或去除技术的组合来图案化第一树脂608。
如图6B所示，在第一树脂608中形成成组台阶610之后，形成第一导电过孔612、第二导电过孔614和导电层620。第一导电过孔612 延伸至第一树脂608的成组台阶610中的台阶中，接触成组堆叠管芯602 中的管芯的接触焊盘613，并且第二导电过孔614延伸至第一树脂608 中，接触基板604的接触焊盘616。基板604的接触焊盘616耦接至基板604的多个接触焊盘618中的至少一个接触焊盘，多个接触焊盘618 位于基板604的与基板604上设置有接触焊盘616的一侧相对的一侧。第一导电过孔612与图1A-图1B所示的封装100中的导电过孔 128a-128d相同或相似，第二导电过孔614与图1A所示的封装100中的导电过孔128e相同或相似。接触焊盘616与图1A所示的焊盘130相同或相似。接触焊盘618与图1A所示的导电焊盘107相同或相似。
第一导电过孔612和第二导电过孔614通过利用激光在第一树脂 608中激光钻孔然后进行电镀工艺来形成。通过沿着并横跨成组台阶610 的表面移动激光，激活第一树脂608中的添加剂材料，然后进行电镀工艺，形成导电层620。
在第一树脂608内钻孔形成延伸至第一树脂608中的开口或凹部。每个开口或凹部对应于成组堆叠管芯602的至少一个接触焊盘613或基板604的至少一个接触焊盘616。开口或凹部分别暴露成组堆叠管芯602 和基板604的接触焊盘613、616中的一些接触焊盘。在第一树脂608 内激光钻孔以在第一树脂608中形成开口和凹部激活了第一树脂608中的添加剂材料，使得添加剂材料可以位于开口或凹部的侧壁上并且沿开口或凹部的侧壁暴露。添加剂材料可以是掺杂在第一树脂608中的材料。与第一树脂608暴露于激光之后相比，当在第一树脂608内时，添加剂材料可以是相对不导电的。当第一树脂608暴露于激光时，第一树脂608 内的添加剂材料变得导电，使得添加剂材料可以用于在电镀工艺或其它适当镀覆工艺期间吸引另一导电材料。
在一个实施例中，激光形成微粗糙表面，在金属化工艺期间，铜或另一金属或金属合金可以附接在微粗糙表面上。在一些示例中，添加剂材料可以是锑、锡或锑和锡的组合。添加剂可以被包封在聚碳酸酯树脂内。
在第一树脂608内钻出开口或凹部的同时或相继地，激光沿成组台阶610的表面移动，从而沿第一树脂608的成组台阶610的表面激活并且暴露添加剂材料。例如，激光可以钻出对应于图6B最右侧的第一导电过孔612的第一开口或凹部，然后在钻出对应于最右侧的第一导电过孔612的第一开口或凹部之后，激光可以沿最右侧的成组台阶610移动至对应于另一第一导电过孔612用激光钻出的第二开口或凹部处。激光的这些同时或相继移动沿第一树脂608的表面激活并暴露开口或凹部内的添加剂材料。例如，当钻出开口或凹部时，添加剂材料可以覆盖延伸至第一树脂608内的开口或凹部的侧壁，并且当激光沿成组台阶610的表面移动时，添加剂材料可以覆盖成组台阶610的表面。
添加剂材料是在电镀工艺期间吸引并附着至导电材料的材料，电镀工艺沿着成组台阶610的表面在添加剂材料上以及在第一树脂608中的开口或凹部内形成导电材料。在该电镀工艺期间形成导电材料，同时形成第一导电过孔612、第二导电过孔614和导电层620。
当激光沿第一树脂608的成组台阶610的表面移动时，激光可以去除第一树脂608的层。去除第一树脂608的层将使得导电层620完全或部分地从树脂608的成组台阶610的表面向外突出。换句话说，在一些实施例中，导电层620将从第一树脂608的成组台阶610的表面向外突出，使得导电层620不完全或整个凹入第一树脂608内。
然而，在一些实施例中，导电层620可以部分地或完全地凹入第一树脂608内。导电层620是部分还是完全凹入第一树脂608内取决于激光沿成组台阶610的表面移动的选定速度和时间。例如，如果激光以第一速度向前移动，则被去除的第一树脂608的层可以比激光以第二速度向前移动的情况更厚，第二速度比第一速度更快。
在第一树脂608内的添加剂材料被激活之后，通过电镀工艺形成第一导电过孔612、第二导电过孔614和导电层620。在电镀工艺过程中，导电材料被吸引并附着到添加剂材料，如前所述，添加剂材料先前已经被激光激活并暴露。在电镀工艺过程中，导电材料填充形成第一和第二导电过孔612、614的开口或凹部。在电镀工艺的同时，导电材料被吸引至沿成组台阶610的表面激活的添加剂材料。导电材料沿形成导电层620 的成组台阶610的表面附着至添加剂材料。换句话说，第一导电过孔612、第二导电过孔614和导电层620基本上都在电镀工艺(可以是电镀浴工艺)的同时形成。
在堆叠管芯封装100的制造方法的一些实施例中，可以在第一树脂 608上形成覆盖第一树脂表面的抗蚀剂材料。例如，抗蚀剂材料可以形成在成组台阶610的表面上。抗蚀剂材料可以掺杂有与第一树脂608内的添加剂材料类似的添加剂材料。抗蚀剂材料可以是光致抗蚀剂材料、阻焊材料或其它类型的适当抗蚀剂材料。
当激光沿第一树脂608上的抗蚀剂材料移动时，激光去除部分抗蚀剂材料，使得激光到达第一树脂608并沿第一树脂608的表面激活第一树脂608内的添加剂材料。激光使抗蚀剂材料形成具有凹部和开口的图案。在通过激光将抗蚀剂材料和第一树脂608图案化之后，抗蚀剂材料可以有助于在第一树脂608内形成导电过孔612、614，并在沿第一树脂 608的表面的选定位置处形成导电层620。例如，抗蚀剂材料中通过激光图案化的开口和凹部用作边界，使得导电过孔612、614和导电层620 形成在抗蚀剂材料的开口和凹部内。
抗蚀剂材料中的开口和凹部在电镀工艺过程中引导导电材料形成导电过孔612、614和导电层620，从而降低在堆叠管芯封装内形成非预期电连接的可能性。例如，如果形成导电过孔612、614和导电层620的导电材料溢出，则可能在堆叠管芯封装100中形成电连接，导致堆叠管芯封装100内的电连接之间的短路或串扰。
在堆叠管芯封装100的制造方法的一些实施例中，在形成导电过孔 612、614和导电层620之后，可以移除抗蚀剂材料。在堆叠管芯封装100 的制造方法的一些实施例中，在形成导电过孔612、614和导电层620 之后，可以保留抗蚀剂材料，然后抗蚀剂材料可以由第二树脂622覆盖。
在形成导电层620和导电过孔612、614之后，在第一树脂608和导电层620上形成第二树脂622。第二树脂622被形成为覆盖成组台阶610、导电层612和侧壁611。第二树脂622可以与前面讨论的第一树脂608 相同或相似。第二树脂622的形成方式可以与前面讨论的第一树脂608 的形成方式相同或相似。然而，在一些实施例中，第二树脂622可以通过与第一树脂608的形成方式不同的工艺形成。因此，为了简洁和简单起见，没有完全详细地讨论第二树脂622的形成，因为基于先前关于形成第一树脂608的讨论，容易理解如何形成第二树脂622。
然而，与利用具有用于形成成组台阶610和侧壁611的突出部分的成型工具形成第一树脂608不同，用于形成第二树脂622的成型工具不包括用于形成具有成组台阶610和侧壁611的第一树脂608的成型工具中那样的突出部分。
在形成第二树脂622之后，在多个接触焊盘618中的一些接触焊盘上形成多个焊球626。焊球626可以通过焊料回流技术或用于在接触焊盘618上形成焊球626的其它适当技术来形成。
在形成焊球626之后，沿虚线624切单颗(singulated)成组堆叠管芯602、基板604、第一树脂608和第二树脂622，以形成堆叠管芯封装 100。可以通过锯、激光或其它切单颗工具来完成切单颗步骤以形成堆叠管芯封装100。
在一些实施例中，可以不在切单颗之前在接触焊盘618上形成焊球 626，备选地，在切单颗之后在接触焊盘618上形成焊球626。
图7是如图3A-图3B所示的封装300的实施例的制造方法实施例的步骤横截面图。封装300的制造方法与图6A-图6C所示的封装100的制造方法相同或相似。因此，为了本公开的简单和简洁起见，下面将仅进一步详细讨论封装300的制造方法相对于图6A-图6C所示的封装100 的制造方法的不同或附加步骤。
与封装100的制造方法不同，第一树脂702形成为具有第一倾斜表面704、第二倾斜表面706，以及在相应的第一倾斜表面704与相应的第二倾斜表面706之间延伸的第三表面707。第一倾斜表面704与图3A所示的封装300的第一倾斜表面304相同或相似。第二倾斜表面706与图 3A所示的封装300的第二倾斜表面312相同或相似。第三表面707与图 3A所示的封装300的中心表面310相同或相似。第一树脂702的第一倾斜表面704、第二倾斜表面706和第三表面707的形成方式与关于图6A- 图6C示出和讨论的第一树脂608的成组台阶610的形成方式相同或相似。第一树脂702与关于图6A-图6C示出和讨论的第一树脂608相同或相似。
与封装100的制造方法不同，形成延伸至第一树脂702中，到达基板712的接触焊盘710的导电过孔708。导电过孔708与图3A-图3B所示的封装300的导电过孔314相同或相似。导电过孔708的形成方式与关于图6A-图6C示出和讨论的第一和第二导电过孔612、614形成方式相同或相似。
与封装100的制造方法不同，第一导电层714形成在相应的第一倾斜表面704上，第二导电层716形成在相应的第二倾斜表面706和相应的第三表面707上。
第一导电层714与关于图3A-3B示出和讨论的封装300的第一导电层302相同或相似。第二导电层716与关于图3A-图3B示出和讨论的封装300的第二导电层308相同或相似。第二导电层716利用与关于图6A- 图6C示出和讨论的导电层620的形成工艺相同或相似的工艺形成。第一导电层714利用与关于图6A-图6C示出和讨论的导电层620的形成工艺相同或相似的工艺形成。导电过孔718与图3A和图3B所示的封装 300中的导电过孔322a-322e相同或相似。
在一些实施例中，与前面关于图6A-图6C讨论的导电层610相同或相似，导电层714、716从第一树脂702完全或部分地向外突出。
在形成第一导电层和第二导电层714、716之后，在第一树脂702、第一导电层714和第二导电层716上形成第二树脂718。第二树脂718 覆盖第一树脂702、第一导电层714和第二导电层716。第二树脂718 与关于图3A-图3B示出和讨论的封装300的第二树脂321相同或相似。
容易理解的是，封装200的制造方法与参照图7示出和讨论的封装 300的制造方法相同或相似。然而，与封装300的制造方法不同，封装 200的制造方法不包括形成导电过孔708和第二导电层716。
图8是如图4A-图4B所示的封装400的实施例的制造方法实施例的步骤横截面图。封装400的制造方法与图6A-图6C和7所示的封装100、 300的制造方法相同或相似。因此，为了本公开的简单和简洁起见，下面将仅进一步详细讨论封装400的制造方法相对于图6A-图6C和图7 所示的封装100、300的制造方法的不同或附加步骤。
与封装100、300的制造方法不同，形成包括多个贮存器804的第一树脂802，贮存器804与图4A-图4B所示的封装400的贮存器404相同或相似。多个贮存器804的形成工艺与图6C示出和讨论的成组台阶610 的形成工艺相同或相似。第一树脂802与关于图6A-图6C示出和讨论的第一树脂608相同或相似。
多个贮存器804填充有与图4A-图4B所示的封装400的第二树脂 416相同或相似的第二树脂806。第二树脂806与图6C和图7所示和所述的第二树脂622、718相同或相似。第二树脂806可以利用其它适当技术注入、流入或形成在贮存器内。
因为封装100、200、300、400、500内的导电层是利用LDS工艺形成的，本公开的封装100、200、300、400、500减少了用于在封装100、 200、300、400、500内形成导电层的导电材料量。换句话说，LDS工艺中的激光器钻入第一树脂内并沿第一树脂的表面移动，激活第一树脂内的添加剂材料，该添加剂材料用于形成封装100、200、300、400、500 内的导电层。在激活添加剂材料之后，执行电镀工艺，将导电材料耦接至添加剂材料，形成延伸至第一树脂内的导电过孔，并且在封装100、200、300、400、500内的第一树脂上形成导电层。相对于引线键合成形工艺，LDS工艺与电镀工艺的结合使用减少了材料的量。
与利用引线键合技术将堆叠管芯电耦接在常规封装内的常规封装相比，封装100、200、300、400、500的制造更低廉。由于形成引线键合要使用维护和使用都很昂贵的昂贵高精度机器，所以引线键合技术非常昂贵。与引线键合技术不同，如本公开所示，在封装100、200、300、 400、500内形成导电层以耦接多个堆叠管芯中的一些管芯与形成引线键合连接相比相对便宜，因为可以沿掺杂有添加剂材料的第一树脂的表面拉动激光，添加剂材料由激光激活，然后执行电镀工艺以将导电材料耦接至激活的添加剂材料。因此，不需要使用形成引线键合的高精度机器电耦接封装100、200、300、400、500内的多个堆叠管芯中的一些管芯。
与利用引线键合技术将堆叠管芯电耦接在常规封装内的常规封装相比，封装100、200、300、400、500的制造时间更短。如前所述，引线键合技术是高精度工艺，需要高精度机器，因此，与具有引线键合的常规封装的制造工艺中的其它步骤相比，引线键合的形成要花费相对较长的时间。这种相对较长的时间量减少了可以利用引线键合技术制造的每小时单位(UPH)。备选地，相对于利用引线键合技术形成常规封装，利用本公开的LDS工艺形成封装100、200、300、400、500，在封装100、 200、300、400、500中形成导电过孔和导电层使得可以制造UPH更大的封装100、200、300、400、500。
封装100、200、300、400、500以比包括引线键合电连接的常规封装更高的可靠性来制造。引线键合成形一般非常敏感，并且是相对更可能形成缺陷的步骤。此外，引线键合非常脆弱，并且形成覆盖引线键合的树脂可能导致引线键合断裂或破裂。然而，与引线键合不同，直接位于树脂表面的导电层降低了制造缺陷的可能性或制造缺陷的影响。例如，如果引线键合破裂，一般引线键合会完全破裂并且两个部分彼此脱离，导致引线键合不起作用。然而，与引线键合不同，本公开的导电层可以仅部分破裂，从而使得由导电层形成的电连接仍在堆叠管芯封装100、 200、300、400、500的实施例中起作用。
相比利用引线键合在常规封装内形成电连接的常规封装，封装100、 200、300、400、500一般对因暴露于温度变化而引起的膨胀和收缩更稳健。例如，与本公开的导电层相比，当暴露于温度变化时，常规封装的引线键合更容易破裂或断裂。
减少这些常规工艺中形成半导体器件封装(诸如堆叠管芯封装)的步骤数会降低制造成本。此外，减少用于在半导体器件封装中形成电连接的材料量也会降低那些半导体器件封装的制造成本。
半导体器件封装的实施例以及本公开的或本公开范围内的半导体器件封装实施例的制造方法至少解决了减少用于在半导体器件封装实施例中形成电连接的步骤数和材料量的问题。根据本公开的实施例涉及至少堆叠管芯封装件。
本公开涉及堆叠管芯封装的至少一个实施例，该堆叠管芯封装包括第一树脂、第一树脂上的第二树脂，以及第一树脂和第二树脂之间的导电层。换句话说，导电层位于第一树脂上，并且第二树脂覆盖第一树脂和导电层。
堆叠管芯可以包括基板上的第一管芯、堆叠在第一管芯上的第二管芯，以及在基板上并且包封第一管芯和第二管芯的第一树脂。第二管芯堆叠在第一管芯上，使得第二管芯相对于第一管芯偏移。换句话说，第一管芯具有第一端部，并且第二管芯具有延伸超过第一端部的第二端部。第一树脂具有覆盖第一管芯和第二管芯的台阶结构(例如至少一个台阶或多个台阶)。
在一些实施例中，堆叠管芯与导电层耦接在一起。第一导电过孔延伸至第一树脂内，到达第一管芯，第二导电过孔延伸至第一树脂内，到达第二管芯，并且第三导电过孔延伸至第一树脂内，到达基板。导电层位于台阶结构上，耦接至第一导电过孔、第二导电过孔和第三导电过孔并且在第一导电过孔、第二导电过孔和第三导电过孔之间延伸。导电层将第一导电过孔、第二导电过孔和第三导电过孔彼此电耦接，从而将第一管芯、第二管芯和基板彼此电耦接。导电层可以用激光直接成型(LDS) 工艺形成，该工艺将LDS兼容材料用于第一树脂。
在一个备选实施例中，第一树脂具有覆盖第一管芯和第二管芯的倾斜表面。第一导电过孔延伸至倾斜表面中，到达第一管芯，第二导电过孔延伸至倾斜表面中，到达第二管芯，并且第三导电过孔延伸至第一树脂内，到达基板。导电层位于倾斜表面上，并且将第一导电过孔、第二导电过孔和第三导电过孔彼此电耦接。
本公开中的堆叠管芯封装形成方法包括利用激光直接成型(LDS) 技术或工艺在第一树脂的表面上形成导电层，并且形成延伸至第一树脂内的导电过孔。LDS技术包括沿第一树脂的表面移动激光器，激活第一树脂内的添加剂，以及用导电材料镀覆第一树脂表面处的激活添加剂，将第一树脂内的堆叠管芯彼此电耦接并且电耦接至基板。
本公开的一方面提供了一种方法，包括：将第一管芯耦接至基板；耦接相对于所述第一管芯偏移的第二管芯；形成覆盖所述第一管芯和所述第二管芯的、具有激光响应添加剂材料的第一树脂；通过用激光器激活添加剂材料，形成进入所述第一树脂到达所述第一管芯的第一开口；通过用所述激光器激活所述添加剂材料，形成在所述第一树脂中到达所述第二管芯的第二开口；以及通过使所述激光器沿所述第一开口和所述第二开口之间的所述第一树脂的第一表面移动，沿所述第一表面激活所述添加剂材料；利用电镀工艺沿所述第一表面、所述第一开口和所述第二开口形成第一导电层；以及在所述第一树脂上形成第二树脂，覆盖所述第一树脂上的所述第一导电层。
根据一个或多个实施例，其中形成所述第一导电层包括沿所述第一表面在所述第一开口和所述第二开口中将导电材料吸引至所述添加剂材料。
根据一个或多个实施例，其中形成所述第一树脂还包括形成与所述第一管芯和所述第二管芯对应的多个台阶。
根据一个或多个实施例，其中形成所述第一导电层还包括在所述第一树脂的多个台阶中的台阶上形成所述第一导电层。
根据一个或多个实施例，其中形成所述第一树脂还包括在所述第一树脂中形成贮存器。
根据一个或多个实施例，其中形成所述第一导电层还包括在所述第一树脂的所述贮存器中形成所述第一导电层。
根据一个或多个实施例，其中在所述第一树脂上形成所述第二树脂还包括通过在所述贮存器中形成所述第二树脂来填充所述第一树脂的所述贮存器。
根据一个或多个实施例，其中激活所述添加剂材料还包括将所述添加剂材料激活为导电的。
可以将本文上述各种实施例相结合，提供进一步的实施例。如果需要，可以修改实施例的各方面以采用各种专利、应用和出版物的构思，提供进一步的实施例。
根据上文中详细描述的启示，可以对实施例进行这些及其它改变。一般地，在下述权利要求中所使用的术语不应理解为将权利要求限定为说明书和权利要求中所披露的具体实施例，而是应当理解为包括所有可能的实施例及权利要求等同物的整个范围。相应地，权利要求不受本公开内容限制。

Claims (22)

1.一种半导体设备，其特征在于，包括：
基板；
第一管芯，在所述基板上；
第二管芯，在所述第一管芯上；
第一树脂，在所述基板、所述第一管芯和所述第二管芯上，所述第一树脂具有多个台阶；
第一导电层，电耦接至所述基板、所述第一管芯和所述第二管芯，所述第一导电层位于所述多个台阶上；以及
第二树脂，位于所述第一树脂和所述第一导电层上。
2.根据权利要求1所述的半导体设备，其特征在于：
所述第一树脂包括第一侧壁；并且
所述第二树脂包括第二侧壁，所述第二侧壁与所述第一树脂的所述第一侧壁共面。
3.根据权利要求1所述的半导体设备，其特征在于，所述第一导电层还包括：
第一触点，在所述基板上；
第二触点，在所述第一管芯上；
第三触点，在所述第二管芯上；
第一导电过孔，延伸至所述第一树脂中到达所述第一触点，所述第一导电过孔将所述第一导电层电耦接至所述第一触点；
第二导电过孔，延伸至多个台阶中的第一个台阶中到达所述第二触点，所述第二导电过孔将所述第一导电层电耦接至所述第二触点；以及
第三导电过孔，延伸至所述多个台阶中的第二个台阶中到达所述第三触点，所述第三导电过孔将所述第一导电层电耦接至所述第三触点。
4.根据权利要求1所述的半导体设备，其特征在于，所述第一树脂包封所述第一管芯和所述第二管芯，并且所述第二树脂包封所述第一管芯和所述第一导电层。
5.根据权利要求1所述的半导体设备，其特征在于，所述第一树脂是激光直接成型兼容树脂，所述第二树脂是与所述第一树脂不同的材料。
6.根据权利要求5所述的半导体设备，其特征在于，所述第一树脂包括彼此相对的第一侧壁和第二侧壁，并且所述第二树脂包括彼此相对的第一侧壁和第二侧壁，所述第一树脂的第一侧壁与所述第二树脂的第一侧壁共面。
7.根据权利要求6所述的半导体设备，其特征在于，所述第一树脂的第一侧壁具有在第一方向上的第一尺寸，并且所述第二树脂的第一侧壁具有在所述第一方向上的第二尺寸，所述第一尺寸大于所述第二尺寸。
8.根据权利要求7所述的半导体设备，其特征在于，还包括：第二导电层，在所述第一树脂和所述第二树脂之间，所述第二导电层与所述第一导电层分离并且不同，所述第二导电层电耦接至所述基板。
9.根据权利要求1所述的半导体设备，其特征在于，还包括：贮存器，在所述第一树脂中，所述第二树脂位于所述贮存器中并且与所述第一导电层对准。
10.根据权利要求9所述的半导体设备，其中所述第一树脂包括柱，所述柱形成所述贮存器的外侧壁和内壁。
11.一种半导体设备，其特征在于，包括：
基板；
第一管芯，在所述基板上，所述第一管芯具有第一表面和多个侧壁；
第二管芯，在所述第一表面上，所述第二管芯具有背对所述第一管芯的第二表面和多个第二侧壁；
第一树脂，在所述第一表面、所述第二表面、第一侧壁和所述第二侧壁上，所述第一树脂与激光直接成型兼容并且具有成角度表面；以及
第一导电层，在所述第一树脂的所述成角度表面上，所述第一导电层电耦接至所述第一管芯、所述第二管芯和所述基板；以及
第二树脂，在所述第一树脂上，所述第二树脂是与所述第一树脂不同的材料。
12.根据权利要求11所述的半导体设备，其特征在于，所述第一导电层位于所述第二树脂和所述第一树脂之间。
13.根据权利要求11所述的半导体设备，其特征在于，所述第一树脂完全覆盖所述第二表面、所述第一侧壁和所述第二侧壁，所述第一树脂包括多个外侧壁。
14.根据权利要求13所述的半导体设备，其特征在于，所述第二树脂包括与所述第一树脂的多个外侧壁共面的多个外侧壁。
15.根据权利要求14所述的半导体设备，其特征在于，还包括：第二导电层，在所述第一树脂上，所述第二导电层与所述第一导电层分离且不同，所述第二导电层被电耦接至所述基板。
16.根据权利要求11所述的半导体设备，其特征在于，所述第二管芯的所述多个侧壁中的一个侧壁延伸超过所述第一管芯并且形成开口。
17.根据权利要求16所述的半导体设备，其特征在于，所述第一树脂完全且全部填充所述开口。
18.一种半导体设备，其特征在于，包括：
基板；
第一组堆叠管芯，在所述基板上；
第二组堆叠管芯，在所述基板上；
开口，将所述第一组堆叠管芯与所述第二组堆叠管芯分离；
第一树脂，填充所述开口并且包封所述第一组堆叠管芯和所述第二组堆叠管芯；
第一导电层，在所述第一树脂上，所述第一导电层将所述第一组堆叠管芯中的管芯耦接至所述基板；以及
第二导电层，在所述第一树脂上，所述第二导电层与所述第一导电层分离并且不同，并且所述第二导电层将所述第二组堆叠管芯中的管芯耦接至所述基板。
19.根据权利要求18所述的半导体设备，其特征在于，所述第一树脂还包括第一倾斜表面、第二倾斜表面和横向于所述第一倾斜表面与所述第二倾斜表面的第三表面，所述第三表面从所述第一倾斜表面延伸至所述第二倾斜表面。
20.根据权利要求19所述的半导体设备，其特征在于，所述第一导电层位于所述第一倾斜表面上，并且所述第二导电层位于所述第二倾斜表面上。
21.根据权利要求20所述的半导体设备，其特征在于，还包括：第二树脂，在所述第一倾斜表面和所述第二倾斜表面上以及所述第一导电层和所述第二导电层上。
22.根据权利要求21所述的半导体设备，其特征在于，所述第二树脂还包括第四表面，所述第四表面与所述第三表面共面。
CN202123244211.4U 2020-12-23 2021-12-22 半导体设备 Active CN217691130U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063130318P 2020-12-23 2020-12-23
US63/130,318 2020-12-23
US17/556,547 US20220199582A1 (en) 2020-12-23 2021-12-20 Stacked die package including a multi-contact interconnect
US17/556,547 2021-12-20

Publications (1)

Publication Number Publication Date
CN217691130U true CN217691130U (zh) 2022-10-28

Family

ID=82022390

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202123244211.4U Active CN217691130U (zh) 2020-12-23 2021-12-22 半导体设备
CN202111582094.4A Pending CN114664755A (zh) 2020-12-23 2021-12-22 包括多触点互连件的堆叠管芯

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111582094.4A Pending CN114664755A (zh) 2020-12-23 2021-12-22 包括多触点互连件的堆叠管芯

Country Status (2)

Country Link
US (1) US20220199582A1 (zh)
CN (2) CN217691130U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114664755A (zh) * 2020-12-23 2022-06-24 意法半导体有限公司 包括多触点互连件的堆叠管芯

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022002249A (ja) * 2020-06-19 2022-01-06 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499289B1 (ko) * 2003-02-07 2005-07-04 삼성전자주식회사 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
US8030136B2 (en) * 2008-05-15 2011-10-04 Stats Chippac, Ltd. Semiconductor device and method of conforming conductive vias between insulating layers in saw streets
CN204118107U (zh) * 2014-07-31 2015-01-21 华灿光电(苏州）有限公司 一种发光二极管芯片
US10727185B2 (en) * 2016-09-30 2020-07-28 Intel Corporation Multi-chip package with high density interconnects
CN209913231U (zh) * 2019-07-01 2020-01-07 武汉锐科光纤激光技术股份有限公司 免热沉激光泵浦源封装结构
US11171109B2 (en) * 2019-09-23 2021-11-09 Micron Technology, Inc. Techniques for forming semiconductor device packages and related packages, intermediate products, and methods
KR102664356B1 (ko) * 2019-11-29 2024-05-13 양쯔 메모리 테크놀로지스 씨오., 엘티디. 칩 패키지 구조체 및 그 제조 방법
CN111564419B (zh) * 2020-07-14 2021-01-01 甬矽电子(宁波)股份有限公司 芯片叠层封装结构、其制作方法和电子设备
US20220199582A1 (en) * 2020-12-23 2022-06-23 Stmicroelectronics Pte Ltd Stacked die package including a multi-contact interconnect

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114664755A (zh) * 2020-12-23 2022-06-24 意法半导体有限公司 包括多触点互连件的堆叠管芯

Also Published As

Publication number Publication date
US20220199582A1 (en) 2022-06-23
CN114664755A (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US11152296B2 (en) Semiconductor package and manufacturing method thereof
US10410968B2 (en) Semiconductor package and method of manufacturing the same
KR100480909B1 (ko) 적층 칩 패키지의 제조 방법
CN1320644C (zh) 晶片级封装、多封装叠层、及其制造方法
US7193329B2 (en) Semiconductor device
US7795071B2 (en) Semiconductor package for fine pitch miniaturization and manufacturing method thereof
CN217691130U (zh) 半导体设备
US20080111224A1 (en) Multi stack package and method of fabricating the same
KR100297451B1 (ko) 반도체 패키지 및 그의 제조 방법
US7884486B2 (en) Chip-stacked package structure and method for manufacturing the same
KR20180028790A (ko) FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US7489044B2 (en) Semiconductor package and fabrication method thereof
US7242101B2 (en) Integrated circuit die with pedestal
JP2005045251A (ja) スタック半導体チップｂｇａパッケージ及びその製造方法
CN103383927A (zh) 半导体封装及其形成方法
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
TW202038406A (zh) 半導體封裝件
KR20200017240A (ko) 반도체 패키지 및 이의 제조 방법
CN110875278A (zh) 半导体封装件
US20180261553A1 (en) Wafer level fan-out package and method of manufacturing the same
CN112930589B (zh) 衬底结构及其制造和封装方法
KR102677777B1 (ko) 반도체 패키지
EP4227990A1 (en) Semiconductor package
US8399967B2 (en) Package structure
KR20230168460A (ko) 회로 기판 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant