KR100625477B1 - 연접 코드 데이터를 송신하고 수신하기 위한 방법 및 장치 - Google Patents

연접 코드 데이터를 송신하고 수신하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR100625477B1
KR100625477B1 KR1019997006517A KR19997006517A KR100625477B1 KR 100625477 B1 KR100625477 B1 KR 100625477B1 KR 1019997006517 A KR1019997006517 A KR 1019997006517A KR 19997006517 A KR19997006517 A KR 19997006517A KR 100625477 B1 KR100625477 B1 KR 100625477B1
Authority
KR
South Korea
Prior art keywords
decoder
decoding
signal
symbols
decoded data
Prior art date
Application number
KR1019997006517A
Other languages
English (en)
Other versions
KR20000070288A (ko
Inventor
잭 케이. 울프
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20000070288A publication Critical patent/KR20000070288A/ko
Application granted granted Critical
Publication of KR100625477B1 publication Critical patent/KR100625477B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0054Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0065Serial concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals

Abstract

연접 코드(concatenated code) 데이터에 있어서, 블록 디코더에서 정확하게 디코딩된 코드 워드들은 콘볼루션 디코더의 성능을 개선하는데 사용된다. 어떤 경우에는 코드 워드들은 상기 코드 워드의 모든 심볼들이 수신되기 전에 정확하게 디코드될 수 있다. 상기 코드 워드의 조기 디코드은 아직 심볼들이 수신되지 않더라도 전체 코드 워드의 정확한 재생을 가능하게 한다. 상기 전체 정정된 코드 워드는 콘볼루션 디코더에 의해 격자의 브랜치들을 제거하는데 사용되고, 따라서, 선행 데이터 비트들 및 격자내의 장래 데이터 비트들의 디코드을 개선한다. 상기 콘볼루션 디코더의 체인 백 거리(chain back distance)는 또한 정확하게 디코딩된 일부 수신된 코드 워드들에 대한 지식을 기반으로 더욱 짧아질 수 있다. 마지막으로, 정확하게 디코딩된 코드 워드에 대해 아직 미수신된 패리티 심볼들은 전체 송신 속도를 개선하기 위해 송신에서 제거될 수 있다.

Description

연접 코드 데이터를 송신하고 수신하기 위한 방법 및 장치{METHOD AND APPARATUS FOR TRANSMITTING AND RECEIVING CONCATENATED CODE DATA}
본 발명은 데이터 통신에 관련된 것이다. 특히, 본 발명은 연접 코딩(concatenated coding)을 적용한 개선된 통신 시스템에 관한 것이다.
손상되고 대역 제한된 채널을 통해 많은 양의 데이터를 송신할 필요성 및 디지털 통신의 발전으로, 정확한 데이터 수신을 용이하게 하기 위한 디지털 데이터 코딩의 필요성이 매우 중요해졌다. 데이터 송신은 전형적으로 송신 채널의 손상, 즉 송신 대역폭내의 부가적인 잡음 및 스퓨리어스(spurious) 신호들로 인해 방해를 받는다. 송신 전력은 여러 가지 고려 사항으로 인해 제한되고, 송신된 신호는 수신기에 도착하기 전에 경로 손실(path loss)에 의해 감쇄되고 다중 경로와 같은 다른 현상들에 의해 왜곡될 것이다. 디지털 통신 시스템의 설계는 수신기의 동작 중 예상되는 가장 최악의 경우의 신호 품질에 대한 결정을 포함한다. 상기 신호 품질은 비트당 에너지 대 잡음비(energy-per-bit-to-noise ratio;Eb/No)로서 측정되고 송신 전력, 경로 손실, 및 잡음 및 간섭에 의해 결정된다. 원하는 레벨의 성능을 발생시키는 Eb/No 의 최소값은 시스템 임계 레벨(system threshold level)로 간주된다.
상기 임계 레벨에서, 이진 쉬프트 키잉(BPSK), 4진 위상 쉬프트 키잉(QPSK), 또는 직교 진폭 변조(QAM)와 같은 어떤 디지털 송신 방식에 대한 에러 가능성(PE)도 계산될 수 있다. 전형적으로 상기 선택된 송신 기술의 PE는 적용예에서 적합하지 않다. 송신 전에 상기 디지털 데이터를 인코딩하고 수신기에서 상기 데이터를 디코딩함으로써 PE에 대한 개선이 이루어진다. 상기 코딩 방식은 적용예의 요구 사항 및 채널 특성에 의해 결정된다. 코딩은 더 낮은 효율의 데이터 속도로 송신된 데이터내의 에러들을 검출하고 정정할 수 있도록 한다.
두가지의 코딩, 블록 코딩 및 콘볼루션(convolution) 코딩이 PE를 개선하는데 사용된다. 콘볼루션 코드는 우수한 에러 정정 능력을 제공하지만 전형적으로 상관(correlated)된 에러의 버스트(burst)를 출력한다. 또한, 비터비(Viterbi) 디코더는 연판정(soft decision)의 사용을 지원하며 최소한의 하드웨어 복잡성의 증가만으로 성능을 개선한다. 블록 코드들은 적절한 레벨의 인터리빙(interleaving)과 결합시, 버스트 에러 처리 능력을 가진다. 사실, 단일 에러 정정 리드-솔로몬 블록 코드(Reed-Solomon block code)는 단일 심볼내의 어떤 에러 버스트도 처리할 수 있다. 콘볼루션 코딩만으로는 필요한 코딩 이득을 생성하지 못하는 경우에, 콘볼루션 코드 및 블록 코드를 포함하는 연접 코드가 사용될 수 있다.
리드-솔로몬 코드는 매우 막강한(powerful) 비-2진, 주기적, 및 선형 블록 코드로서, 동일한 입력(k) 및 출력(n) 블록 길이를 가지는 어떤 선형 코드에 대해서도 최대로 가능한 최소 코드 거리(dmin)를 달성한다. 본 명세서에서, 소문자 심볼들은 블록 코드에 대한 변수들을 지정하는데 사용되고, 대문자 심볼들은 콘볼루션 코드에 대한 변수들을 지정하는데 사용된다. 리드-솔로몬(Reed-Solomon) 코딩은 당업계에 공지되어 있으며, 상기 주제를 다룬 많은 참고 문헌들이 있다. 예를 들면, Prentice Hall 사의 "Error Control Coding:Fundamentals and Applications" S.Lin & D.Costello 저, 1985년, 171∼176쪽에 나타나 있다. 비-2진 코드에서, m개의 데이터 비트들은 하나의 심볼을 형성하기 위하여 조합된다. (n,k) 리드-솔로몬 코드에 있어서, k개의 데이터 심볼들의 블록들은 리드-솔로몬 코드 워드들로 불리는 n개의 코드 심볼들의 블록들로 인코딩된다. 상기 (n,k) 리드-솔로몬 코드는 n개의 심볼들의 블록내에서 (n-k)/2개의 심볼 에러들까지 정정할 수 있는 능력이 있다. k개의 데이터 심볼들에 대해 n개의 코드 심볼들이 송신되므로, 상기 코드 레이트 또는 상기 데이터 속도의 감소는 k/n이다.
조직적인 블록 코드내에서, 상기 k개의 데이터 심볼들은 상기 코드 워드의 처음 k개의 코드 심볼들을 형성한다. 상기 n-k개의 패리티 심볼들은 발생기 다항식(generator polynomial) g(x)에 따라 k개의 데이터 심볼들의 선형 조합들에 의해 형성된다. 리드-솔로몬 코드의 선형적, 조직적, 및 주기적 특성로 인하여, 상기 인코딩 프로세스는 단순한 쉬프트(shift) 레지스터들 및 조합 로직으로 쉽게 달성된다. 디코딩 처리의 제 1 단계는 수신된 n개의 코드 심볼들로부터 한 세트의 신드롬(syndrome)들을 계산하는 것을 포함한다. 상기 신드롬들은 심볼 에러들의 위치 및 값들을 지시한다. 특히, 에러 위치 다항식의 계수들 σ(x)은 상기 신드롬들을 사용하여 계산되고, 상기 신드롬들로부터 에러 위치부 Xi 및 에러 값 Yi들이 계산된다. 에러 위치부 및 에러 값들로, 에러가 발생된 심볼들의 위치가 결정되고 정정된다.
1/N 콘볼루션 인코더는 한 세트의 N개의 발생기 다항식에 따라 각 입력 비트를 코드 브랜치로 불리는 n개의 코드 비트로, 인코딩한다. 각 발생기 다항식 G(x)은 하나의 코드 비트를 계산한다. 상기 n개의 코드 비트들은 N-비트 코드 브랜치로 조합된다. 인코더의 구속 길이(constraint length) K는 인코딩 처리에서 사용되는 데이터 비트들의 개수이고 상기 코드의 에러 정정 능력을 결정한다. 긴 구속 길이 K는 하드웨어 비용 및 계산 복잡도를 증가시키지만 더욱 우수한 성능을 제공한다. 상태는 K-1개의 선행 입력 비트들에 의해 지정되고, 2K-1개의 가능한 상태가 존재한다. 2K-1개의 상태들의 각각에 대해, '0' 또는 '1'입력 비트는 2개의 가능한 코드 브랜치들중 하나로 된다. 각 입력 비트는 n개의 코드 비트들로 인코딩되므로, 상기 콘볼루션 인코더의 코드 레이트는 1/N이다. 다른 코드 레이트들은 상기 코드 비트들을 펑처링(puncturing)함으로써 1/n개의 코드로부터 얻어질 수 있다. 펑처링된 코드들은 J. Cain, G. Clark, 및 J. Geist의 1979년 1월 정보 이론에 대한 IEEE 논문 "Punctured Convolutional Codes of Rate(n-1)/n and Simplified Maximum Likelihood Decoding" IT-25, 97∼100쪽에 개시되어 있다.
비터비(Viterbi) 알고리즘은 수신기에서 송신된 코드 브랜치들을 디코딩하는데 사용된다. 상기 이론 및 비터비 디코더의 동작에 대한 논의는 A. Viterbi의 1971년 10월의 통신 기술에 관한 IEEE 논문, "Convolutional Codes and Their Performance in Communication Systems"의 Vol. COM19, no. 5, 821∼835 쪽에 개시되어 있다. 채널 잡음에 대한 가정들하에서, 비터비 알고리즘은 송신된 데이터 경로에 대한 최대 확률(maximum likelihood) 디코딩을 수행한다. 각 수신된 코드 브랜치에 대해, 각 상태로 들어가는 모든 브랜치들의 브랜치 메트릭(metric)은 계산되고 상응하는 선행 경로 메트릭들에 가산된다. 각 상태로 들어가는 최선의 경로가 선택되고 새로운 경로 메트릭들로 저장된다. 선택된 경로는 경로 메모리부에 저장된다. 1983년 9월 미국 아리조나, 피닉스에서의 6차 디지털 위성 통신에 대한 국제 회의인 "Development of Varialble Rate Viterbi Decoder and its Performance Characteristics,"에서, Y. Yasuda 등은 가장 낮은 경로 메트릭을 가진 생존 (survivor) 경로들은 모두 소정의 체인 백 깊이(chain back depth)후 동일한 경로로 집중된다는 것을 보여준다. 따라서, 비터비 디코딩된 비트는 적어도 상기 체인 백 거리로 하나의 경로를 역추적하여 얻어진다.
인터리버(interleaver)들 및 디인터리버(de-interleaver)들은 채널 특성들을 극복하여 코드 효율성을 최대화하기 위해 사용된다. 채널이 저장되는 시스템에서, 수신기에서의 비트 에러들은 버스트로 발생한다. 상기 비터비 디코더의 성능은 비터비 디코더 입력이 비-버스트 형태의 에러들을 포함할때 더욱 좋아진다. 따라서, 비터비 디코더 이전의 디인터리버는 채널 버스트 에러들을 확산하고 상기 에러들을 백색화(whiten)시킨다. 또한, 비터비 디코더는 디코딩 처리시 상관된 에러들의 버스트들을 출력하는 경향이 있다. 그러므로, 비터비 디코더 이후의 디인터리버는 다른 리드-솔로몬 코드 워드들을 통해 비터비 디코더에서의 버스트 에러들을 확산시킨다. 디인터리버의 깊이는 시스템에 의해 성공적으로 조정될 버스트 에러들의 길이를 결정한다.
전형적으로, 일단 통신 시스템이 설계되면, 데이터들은 인코딩되고 연접 코드에 따라 송신된다. 모든 데이터 비트들은 인코딩되고 모든 코드 비트들은 송신된다.
본 발명은 피드백(feedback)을 구비한 연접 코딩에 대한 개선된 송신 기술에 관한 것이다. 본 발명에 따라, 블록 코드 및 콘볼루션 코드로 구성된 연접 코드를 사용하여 데이터는 인코딩되고 디코딩된다. 인코딩된 데이터는 변조되고, 송신되고, 수신되고, 그리고 복조된다. 수신된 데이터 일부가 정확한 것으로 결정되면, 상기 일부는 전체 성능을 개선하기 위하여 수신된 데이터의 다른 일부의 디코딩시 사용된다.
본 발명의 목적은 성공적으로 디코딩된 리드-솔로몬 코드 워드들을 사용하여 비터비 디코더의 성능을 개선하는 것이다. 리드-솔로몬 코드 워드의 디코딩은 상기 코드 워드의 모든 패리티 심볼들을 수신하기 전에 소거 보충 디코딩(erasure filled decoding)을 사용하여 완료된다. 소거 보충 디코딩의 자세한 설명은 하기에서 이루어진다. 본질적으로, 아직 수신되지 않은 각 패리티 심볼은 소거부를 바람직하게는 모두 0 심볼인 소거부로 채워지고, 표준 리드-솔로몬 디코딩 알고리즘은 에러 및 소거부를 정정하는데 사용된다. 디코딩된 리드-솔로몬 코드 워드내의 심볼들은 그후 비터비 디코더에 의해 사용되는 디코딩 격자(trellis)내의 경로들을 제거하는데 사용된다.
이전에 디코딩된 리드-솔로몬 코드는, 상기 코드 워드에 대해 아직 수신되지 않은 소거된 나머지 패리티 심볼들 모두를 발생하는데 사용된다. 상기 발생된 패리티 심볼들은 비터비 디코더가 상기 격자에서 일부 향후 브랜치들을 제거하는데 사용될 수 있다. 따라서 비터비 디코더의 향후 가산/비교/선택(ACS) 동작들 중 일부는 요구되지 않는다. 상기 ACS 동작들의 제거는 다른 리드-솔로몬 코드 워드들내의 심볼들의 일부인 다른 향후 2진 디지트(digit)들을 디코딩할 때 비터비 디코더의 신뢰성을 개선한다. 더우기, 상기 리드-솔로몬 디코더는 비터비 디코더에 의해 공급된 이미 수신한 심볼들의 일부를 이미 수정하였을 수도 있다. 상기 정보는 그후 상기 격자에서 과거의 브랜치들을 제거하는데 사용되어 다른 리드-솔로몬 코드 워드들내의 심볼의 일부인 다른 과거의 2진 디지트들을 디코딩하는데 있어 비터비 디코더의 신뢰성을 개선할 수도 있다.
본 발명은 다른 목적은 리드-솔로몬 인코더로부터의 불필요한 패리티 심볼들의 송신을 제거함으로써 유효 송신 데이터 속도를 증가시키는 것이다. 수신된 리드-솔로몬 코드 워드의 조기(early) 디코딩과 동시에, 수신기는 코드 워드의 정확한 수신을 통지하고 송신에서 상기 코드 워드의 향후 패리티 심볼들의 제거를 요청하는 신호를 송신기에 송신할 수 있다. 상기 송신기는, 향후 인코딩에서 패리티 심볼들을 제거하여 상기 요청을 받아들이거나, 패리티 심볼들을 콘볼루션적으로 계속 인코딩(하지만 상기 패리티 심볼들에 따라 코드 비트들의 송신을 보류한다)할 수 있다. 선택적으로, 상기 송신기는 상기 패리티 심볼들에 따라 상기 시간 주기동안 턴-오프(turn-off)될 수 있다. 상기 동작의 선택은 시스템 요구 조건 및 실행 복잡도에 좌우된다. 다른 목적들과 함께, 본 발명의 특징 및 장점들은 하기의 설명, 청구 범위, 및 도면들과 관련해 더욱 명백해 질 것이다.
본 발명의 특징, 목적, 및 장점들은 유사한 참조 번호들이 유사한 부분을 지 시하는 도면과 관련한 상세한 설명에서 더욱 명백해 질것이다.
도 1 은 디지털 송신 시스템의 블록 다이어그램이다.
도 2 는 인코더의 블록 다이어그램이다.
도 3 은 가변 레이트 리드-솔로몬 인코더의 블록 다이어그램이다.
도 4 는 상기 가변 레이트 리드-솔로몬 인코더 다음의 제 1 인터리버의 도면이다.
도 5 는 디코더의 블록 다이어그램이다.
도 6 은 가변 레이트 리드-솔로몬 디코더 이전의 제 2 디인터리버의 도면이다.
도 7 은 상기 가변 레이트 리드-솔로몬 디코더의 블록 다이어그램이다.
도 8 은 상기 리드-솔로몬 디코더의 블록 다이어그램이다.
도 9 는 속도 (7,3), GF(23) 리드-솔로몬 인코더의 도면이다.
도 10 은 리드-솔로몬 신드롬 계산부의 도면이다.
도 11 은 속도 1/2, K=3 콘볼루션 인코더의 도면이다.
도 12 는 상기 속도 1/2, K=3 콘볼루션 인코더의 격자 도면이다.
도 13 은 비터비 디코더의 블록 다이어그램이다.
도 14 는 속도 1/2, K=3 콘볼루션 디코더의 격자 도면이다.
도 15 는 상기 비터비 디코더의 경로 메모리부의 도면이다.
본 발명에서 사용되는 리드-솔로몬 코드의 특성은 어떤 경우에 코드 워드에 상응하는 모든 심볼들이 수신되기 전에 디코딩이 완료될 수 있다는 것이다. 하기의 설명은 상기 경우가 어떻게 발생될 수 있는지를 보여준다. 특정 형태의 디코더를 사용하여 설명되지만, 다른 디코더들 또한 동일한 동작을 가질수 있고 본 발명의 범위내에 속한다. 실시예에서, 데이터에 상응하는 k개의 심볼들은 먼저 수신되고 패리티 심볼들에 상응하는 n-k개의 심볼들은 나중에 수신된다.
n-k개의 패리티 심볼들을 가진 리드-솔로몬 코드가 에러내의 t개의 심볼들을 정정하고, 동시에 (2t+f)≤(n-k)로 제공된 f개의 소거된(또는 손실된) 심볼들을 채울 수 있다는 사실은 공지되어 있다. 더우기, 부정확한 디코딩을 막기위해, "안전 요소(safety factor)"가, (2t+f)≤(n-k-c)(c는 양의 정수)를 강조하는 상기 부등식에 위치된다. c 의 값이 커질수록 부정확한 디코딩의 가능성이 작아진다. 하기에서, 상기 c는 시스템의 목적에 부합하는 부정확한 디코딩의 가능성을 만족시키기 충분할 정도로 선택되는 것으로 가정할 것이다.
여기서, k개의 정보 심볼 + c'개의 패리티 심볼들(여기서 c'는 하기에서 설명할 c에 관련된 다른 양의 정수임)이 수신된다고 가정한다. 디코더는 아직 수신되지 않은 나머지 (n-k-c') 패리티 심볼들을 소거부들로 취급할 수 있으며 소거+에러 디코딩을 하려고 시도할 수 있다. 또한 상기 디코딩 알고리즘은 상기 (n-k-c') 소거부에 부가하여 t개의 에러들이 존재한다고 지시하는 것으로 가정한다. 상기 디코딩은 (2t+n-k-c')≤(n-k-c)가 제공되면 종료될 수 있다. 상기 등식의 양쪽의 항 (n-k)를 제거하면 부등식 (2t+c)≤c'가 주어진다. 상기 조건이 (n-k) 미만의 c'값들에 대해 만족하면, 상기 디코딩은 코드 워드의 모든 패리티 심볼들이 수신되기 전에 완료될 수 있다. 특히, t 에러들이 송신시 발생한다고 가정하고 상기 디코더는 정확한 개수의 송신 에러들을 지시한다고 가정하면, 상기 디코딩은 2t+c개의 패리티 심볼들이 수신될 때 정지될 수 있다.
예를 들면, 안전 인자가 c=3으로 선택되고, t개의 에러가 코드 워드에서 발생한다고 가정한다. 디코딩은 2t+3개의 패리티 심볼들이 수신된 후 종료될 수 있다. 상기 개수는 코드내의 패리티 심볼들의 실제 개수보다 더욱 작아질 수 있다. 예를 들면, 송신동안 어떤 에러들도 발생하지 않으면, 디코딩은 n-k개의 패리티 심볼들 중 단지 3개의 심볼들이 수신된후 종료될 수 있다.
비터비 디코더의 성능은 성공적으로 디코딩된 리드-솔로몬 코드를 사용함으로써 개선된다. 전술한 바와 같이, 리드-솔로몬 코드 워드의 디코딩은 상기 코드 워드의 모든 패리티 심볼들이 수신되기 전에 자주 종료될 수 있다. 디코딩된 리드-솔로몬 코드 워드내의 심볼들은 비터비 디코더에 의해 사용된 디코딩 격자내의 경로들을 제거하는데 사용된다. 특히, 상기 격자의 모든 깊이에서, 각 2K-1상태들은 상기 상태로부터 빠져나가는 두개의 브랜치, 즉, 값 1 을 취하는 2 진 디지트에 상응하는 하나의 브랜치 및 값 0 을 취하는 2 진 디지트에 상응하는 다른 브랜치를 가진다. 상기 리드-솔로몬 디코더가 상기 2 진 디지트는 1 과 같다고 결정하면, 상기 0과 동일한 상기 2 진 디지트에 상응하는 모든 브랜치들은 상기 격자에서 제거될 수 있다. 역으로, 상기 리드-솔로몬 디코더가 상기 2 진 디지트는 0 과 같다고 결정하면, 상기 1과 동일한 상기 2 진 디지트에 상응하는 모든 브랜치들은 상기 격자에서 제거될 수 있다. 리드-솔로몬 코드 워드의 모든 패리티 심볼들이 작용하기 전에 비터비 디코더에 의해 상기 결과가 발생할 수 있으므로, 이전 계산의 수정 및 장래 계산의 단순화를 동시에 이루기 위해 상기 정보는 비터비 디코더에 의해 사용될 수 있다. 상기와 같은 사실은 리드-솔로몬 디코더가 비터비 디코더에 단순한 정정을 제공하는 것으로 판단될 수 있다. 상기 단순한 정정은 상기 비터비 디코더가 격자내의 정확한 경로로 가도록 도와 준다. 선택적으로, 격자내의 브랜치들을 제거하는 것은 "격자를 제거하는 것(pruning)"으로 간주될 수 있다.
특히, 비터비 디코더의 조정은 2 가지 방법으로 행해질 수 있다. 리드-솔로몬 코드 워드가 조기에 디코딩된다면 상기 코드 워드에 대한 손실된 나머지(향후) 패리티 심볼들은 공지될 것이다. 그러므로, 상기 디코딩된 코드 워드에 대한 정확한 향후 패리티 심볼들에 대한 지식은, 상기 격자로부터 향후 브랜치들을 제거하기 위하여 비터비 디코더에 의해 사용될 수 있다. 비터비 디코더의 향후 가산/비교/선택 동작들 중 일부는 요구되지 않는다. 향후 브랜치들을 제거하는 것은 다른 리드-솔로몬 코드 워드들내의 심볼들의 일부인 다른 향후 2진 디지트들을 디코딩시 비터비 디코더의 신뢰도를 개선시킨다. 또한, 리드-솔로몬 디코더는 비터비 디코더에 의해 공급된 이미 수신된 심볼들의 일부를 수정할 수도 있을 것이다. 따라서, 디코딩된 코드 워드에 대한 정확한 선행 심볼들에 대한 지식은 그후 격자들에서 과거의 브랜치들을 제거하는데 사용될 수 있다. 과거의 브랜치들을 제거하는 것은 다른 리드-솔로몬 코드 워드들내의 심볼의 일부인 다른 과거의 2진 디지트들을 디코딩시 비터비 디코더의 신뢰도를 개선한다.
도 1 은 본 발명의 디지털 송신 시스템의 블록 다이어그램을 도시한다. 상기와 같은 시스템은 코드 분할 다중 접속(CDMA) 통신 시스템이다. 실시예에서, 데이터 소스(2)는 이동국(16)에 송신될 많은 양의 정보, 예를 들면, 컴퓨터 프로그램들 또는 유사한 것들을 포함한다. 데이터 소스(2)는 데이터를 기지국(4)에 송신한다. 기지국(4)은 송신을 위해 데이터를 인코딩하고 상기 인코딩된 데이터를 변조한다. 실시예에서, 상기 변조는 미국 특허 4,901,307 "Spread Spectrum Multiple Access Communication System Using Satellite or Terrestrial Repeaters" 및 미국 특허 5,103,459 "System and Method for Generating Signal Waveforms in a CDMA Cellular Telephone System"에 자세히 기술되어 있는 바와 같이 CDMA 변조 포맷에 따라 수행된다. 상기 두 특허는 본 발명의 출원인에게 양도되고 여기에서 참조로서 통합된다. 상기 변조된 신호는 안테나(6)에 의해 순방향 채널(10)을 통해 송신된다. 상기 송신된 신호는 이동국(16)에 연결된 안테나(14)에 의해 수신된다. 이동국(16)은 신호를 복조하고 데이터를 디코딩한다. 실시예에서, CDMA 시스템은 전이중(duplex) 통신 시스템이다. 이동국(16)은 데이터를 송신하고 독립적인 역방향 채널(12)을 통해 기지국(4)에 요청할 수 있다.
도 2 는 인코더 시스템의 블록 다이어그램을 도시한다. 데이터 소스(2)는 k개의 데이터 심볼들의 블록들을 n개의 코드 심볼들의 블록들로 인코딩하는 가변 레이트 리드-솔로몬 인코더(24)에 데이터를 송신한다. 상기 리드-솔로몬 코드는 조직적(systematic)이므로, 첫번째 k개의 코드 심볼들은 k개의 데이터 심볼들이며, 나머지 n-k개의 코드 심볼들은 패리티 심볼들이다. 상기 실시예에서, k개의 데이터 심볼들은 미리결정된 가변 길이일 수 있지만, 출력 코드 워드들은 길이 n으로 고정된다. 가변 레이트 리드-솔로몬 인코더(24)에서의 출력 코드 워드들은 제 1 인터리버(26)에 제공된다. 실시예에서, 제 1 인터리버(26)는, 코드 워드들의 심볼들이 행으로 저장되고 열로 판독되는 블록 인터리버이다. 제 1 인터리버(26)는 코드 워드들을 재배열하고, 심볼들을 하나의 비트 스트림으로 직렬화(serialize)하고, 그리고 상기 비트 스트림을 콘볼루션 인코더(28)로 송신한다.
콘볼루션 인코더의 설계 및 구현은 당업계에 공지되어 있다. 콘볼루션 인코더(28)는 각 입력 비트를 n개의 코드 비트들로 인코딩한다. 상기 코드 레이트(1/N) 및 구속 길이 K 는 시스템 설계에 의해 선택되고 본 발명의 동작에 영향을 미치지 않는다. 콘볼루션 인코더(28)에서의 출력 코드 비트들은 제 2 인터리버(30)에 제공된다. 제 2 인터리버(30)는 코드 비트들을 재배열하고 상기 비트들을 송신기(32)에 송신한다. 송신기(32)는 필터링, 변조, 증폭, 및 상향 변환(upconversion)을 수행한다. 송신기(32)에서의 신호는 듀플렉서(duplexer;38)을 통해 제공되고 안테나(8)를 통해 송신된다.
가변 레이트 리드-솔로몬 인코더(24)는 도 3 에 도시되어 있다. 리드-솔로몬 인코더들의 뱅크(1a,1b,1c∼1L)는 서로 다른 리드-솔로몬 코드 레이트들을 사용하여 입력 데이터를 인코딩한다. 소망의 리드-솔로몬 인코더 출력은 MUX(40)를 제어하여 선택된다. 도 2로 돌아가서, 제어 처리부(36)는 데이터가 어떻게 블록 코딩될 것인지를 결정하고, 데이터 소스(2)가 가변 레이트 리드-솔로몬 인코더(24)에 필요한 양의 데이터를 제공하도록 명령하고, 그리고 MUX(40)를 제어하여 적절한 리드-솔로몬 인코더(1)에서 출력을 선택한다. 예를 들면, 제어 처리부(36)는 제 1 인터리버(26)가 채워질때까지, 리드-솔로몬 인코더(1a)가 k1 데이터 심볼들의 제 1 블록을 처리하고, 리드-솔로몬 인코더(1b)가 k2 데이터 심볼들의 다음 블록을 처리하도록 명령할 수 있다.
도 4 는 상기 제 1 인터리버(26)가 채워진 후 제 1 인터리버(26)의 내용들을 도시한다. 가변 레이트 리드-솔로몬 인코더(24)에서의 코드 워드들은 제 1 인터리버(26)에 행으로, 즉, 먼저 데이터 심볼들이 기록되고 그리고 나중에 패리티 심볼들이 기록된다. 상기 실시예에서, 연속적인 코드 워드들이 연속적인 행으로 기록된다. 제 1 인터리버(26)가 채워진후, 데이터는 제일 먼저 데이터 심볼들이 열로 판독된다. 도 4에 도시된 예시적인 제 1 인터리버에서, 제 1 인터리버에서 판독된 심볼들의 순서는 al, bl, c1 등이고, 가장 나중에 판독되는 심볼들은 pd9, pe4, 및 pf6 이다.
이동국(16)내의 디코더 시스템의 블록 다이어그램은 도 5 에 도시되어 있다. 송신된 신호는 안테나(14)에 의해 수신되고 듀플렉서(102)를 통해 수신기(104)에 라우팅(routing)된다. 수신기(104)는 수신된 신호를 하향 변환(downconvert), 증폭, 복조, 및 필터링한다. 수신기(104)에서의 디지털 데이터 출력은 제 1 디인터리버(106)에 송신된다. 제 1 디인터리버(106)는 제 2 인터리버(30)의 역동작을 수행한다. 수신기(104)에서의 연판정들을 수용하기 위하여 제 1 디인터리버(106)의 크기는 제 2 인터리버(30)의 크기보다 더 크게 만들어질 수 있다. 제 1 디인터리버(106)는 비터비 디코더(108)에 데이터를 제공한다.
콘볼루션 디코딩은 당업계에 공지되어 있으며, 어떤 격자형 디코더도 콘볼루션인코딩된 데이터의 디코딩을 수행할 수 있다. 바람직한 실시예에서, 비터비 디코더는 콘볼루션 디코딩을 위해 사용된다. 비터비 디코더(108)에서의 출력은 제 2 디인터리버(110)에 송신된다. 제 2 디인터리버(110)는 제 1 인터리버(26)의 역동작을 수행한다. 즉, 비터비 디코더(108)에서의 데이터 비트들을 코드 심볼들과 조합하고, 상기 심볼들을 제 2 디인터리버(110)에 열로 기록하고, 그리고 상기 심볼들을 행으로 판독한다. 제 2 디인터리버(110)는 코드 심볼들을 가변 레이트 리드-솔로몬 디코더(112)에 송신한다. 가변 레이트 리드-솔로몬 디코더(112)는 코드 심볼들이 수신되자마자 수신된 코드 워드들의 디코딩을 시작한다.
부분적으로 채워진 제 2 디인터리버(110)의 예시적인 표현이 도 6 에 도시되어 있다. 비터비 디코더(108)에서의 데이터 비트들은 심볼들로 조합되고 제 2 디인터리버(110)에 열로 기록된다. 그러므로, 1 행 1 열은 첫번째 수신된 심볼 a1을 수신하고, 2 행 1 열은 두번째 수신된 심볼 b1을 수신하는 식이다. 제 2 디인터리버(110)에서의 데이터는 행으로 판독된다. 상기 실시예에서, 한 행이 채워지자마자 데이터는 제 2 디인터리버(110)에서 판독된다. 가변 레이트 리드-솔로몬 디코더(112)는 제 1 코드 심볼들이 송신되자마자 디코딩을 시작한다.
도 7 에서, 가변 레이트 리드-솔로몬 디코더(112)는 리드-솔로몬 디코더(101a, 101b, 101c∼101L)의 뱅크를 포함한다. 가변 레이트 리드-솔로몬 디코더(112)는 각 송신된 코드 워드의 코드 레이트(n,k)의 선험적인(apriori) 지식을 가진다. MUX(122)를 제어함으로써 적절한 리드-솔로몬 디코더(101) 출력이 선택된다.
도 8 에서, 각 리드-솔로몬 디코더(112)는 버퍼(124), 신드롬 계산부(126), 에러 위치부-에러 값 계산부(128), 심볼 정정 회로(130), 및 에러 검출 회로(132)로 구성된다. 수신된 심볼들은 버퍼(124)에 저장되고 신드롬 계산부(126)로 입력된다. 모든 k개의 정보 심볼들 및 m(m=c,c+1,c+2,...,n-k)개의 패리티 심볼들이 수신될때, 상기 신드롬 계산부의 내용들은 에러 위치부-에러 값 계산부(128)에 의해 처리된다. (m-c)/2개의 에러들이 에러 위치부-에러 값 계산부(128)에 의해 지시되자 마자, 아직 미수신된 n-k-m개의 패리티 심볼들의 값들 뿐만 아니라 상기 에러들의 위치 및 값들은 심볼 정정 회로(130)로 통과된다. 심볼 정정 회로(130)는 어떤 에러들이 발생되었던지 간에 상기 에러들을 정정하고, 소거된 패리티 심볼들을 채우고, 그리고 정정된 코드 워드를 출력한다. 만일 모든 n-k개의 패리티 심볼들이 수신되고 에러들의 개수가 (n-k-c)/2 보다 큰 것으로 간주되면, 에러 검출 회로(132)는 정정할 수 없는 에러를 지시하는 신호를 출력한다.
제 1 실시예에서, 코드 워드가 정확하게 디코딩되었다고 결정되자 마자, 리드-솔로몬 디코더(112)는 상기 코드 워드에 대한 나머지 패리티 심볼들을 발생한다. 아직 미수신된 패리티 심볼들은, 기지국(4)에서 수행된 것과 같이 리드-솔로몬 인코더로 상기 코드 워드의 정정된 데이터 심볼들을 인코딩함으로써 발생될수 있다. 발생된 패리티 심볼들은 비터비 디코더(108)에 제공된다. 비터비 디코더(108)는 상기 발생된 패리티 심볼들에 상응하여 격자내의 브랜치들을 제거한다. 선택적으로, 브랜치 메트릭들은 상기 발생된 패리티 심볼들에 우선하여 높은 가중치가 부여되어(weighted) 경로 메트릭내에 반영된다. 이것은 체인 백 경로가 상기 공지된 우수한 심볼들을 통과하도록 한다. 따라서, 정확하게 디코딩된 코드 워드의 지식은 다른 코드 워드들의 디코딩을 도와준다.
제 2 실시예에서, 정확하게 디코딩된 코드 워드들은 또한 비터비 디코더(108)에 의해 선행 데이터를 재디코딩(re-decoding)하는데 사용된다. 재디코딩은 비터비 디코더(108)의 경로 메모리부(228)에 공지된 디코딩된 심볼들을 위치시키고 격자내에서 일부 브랜치들을 제거함으로써 수행된다. 선택적으로, 비터비 디코더(108)는, 디코딩된 비트들에 상응하는 브랜치들에 높은 가중치를 부여함으로써 상기 심볼들에 상응하는 비트들에 대한 경로 메트릭들을 대체할 수 있다. 이것은 상기 체인 백 경로가 상기의 공지된 우수한 심볼들을 통과하도록 한다.
제 3 실시예에서, 가변 레이트 리드-솔로몬 디코더(112)는 메세지 발생부(114)(도 5)에 정확하게 디코딩된 코드 워드들을 통지한다. 메세지 발생부(114)는 기지국(4)에 확인 응답을 보내고 정확하게 디코딩된 코드 워드들에 대한 패리티 심볼들의 송신의 종료를 요청한다. 메세지 발생부(114)는 송신기(116)에 명령을 보낸다. 송신기(116)은 명령을 복조하고, 이에 따른 신호를 증폭하고, 그리고 듀플렉서(102)를 통해 안테나(14)로 상기 신호를 라우팅한다. 안테나(14)는 상기 신호를 송신한다.
도 2 에 도시된 기지국쪽에서, 이동국(16)에 의해 송신된 신호는 안테나(8)에 의해 수신되고 듀플렉서(38)를 통해 수신기 부시스템(34)에 라우팅된다. 메세지 발생부(114)에서의 요청을 검색하기 위해 수신기 부시스템(34)은 상기 신호를 필터링하고, 증폭하고, 그리고 복조한다. 수신기 부시스템(34)은 메세지 발생부(114)에서의 요청을 여러 가지 방법중 하나로 수용한다. 수신기 부시스템(34)은, 제 1 인터리버(26)에서 코드 워드를 정확하게 디코딩하기 위한 미송신된 리드-솔로몬 패리티 심볼들을 제거하거나, 콘볼루션 인코더(28)에서 불필요한 패리티 심볼들에 상응하는 콘볼루션 인코딩된 코드 비트들을 제거하거나, 불필요한 패리티 심볼들의 송신에 상응하는 시간 기간 동안 송신기(32)를 오프시킨다. 전술한 단계들의 어떤 조합들도 가능함은 예측 가능한 일이다. 이동국(16)내의 디코더가 코드 워드들을 정확하게 디코딩하기 위한 패리티 심볼들을 발생시킬 수 있으므로, 상기 패리티 심볼들의 송신은 불필요하다.
리드-솔로몬 코딩의 이론 및 동작은 당업계에 공지되어 있고 인용되는 참조 문헌에 기술되어 있다. 상기 리드-솔로몬 인코더 및 디코더의 동작은 본 발명의 이해 및 인식을 도우기 위하여 하기에서 간략하게 설명된다.
도 9 에 도시되어 있는 예시적인 리드-솔로몬 인코더(1)는 GF(23)으로 정의되는 레이트 (7,3) 코드이다. 상기 GF(23)에 있어서, 데이터 및 코드 심볼들은 집합 {0,1,α,α23456} 및 발생기 다항식 g(x) = x4+g3x3+g2x2+g1x+g0 = x43x3+x2+αx+α3 에 의해 정의 된다. 먼저, n-k 레지스터(152, 156, 160, 및 164)는 0으로 리셋되고, 스위치 SW1(148)는 닫혀지고, 그리고 MUX1(168)은 데이터 심볼들이 출력으로 라우팅되도록 선택된다. k개의 데이터 심볼들이 쉬프트(shift)되어 들어오면, SW1(148)은 개방되고 MUX1(168)은 n-k개의 패리티 심볼들이 레지스터(152, 156, 160, 및 164)에서 판독되도록 토글(toggle)된다. 발생기 다항식 g(x)의 계수들은 GF 곱셈부(140, 142, 144, 및 146)로 도시된다. GF 가산부(150, 154, 158, 162, 및 166)은 갈로스 필드 가산기(Galois field adder)들이다.
바람직한 실시예에서, 일정 시간에서의 T 심볼들의 블록들은 제 1 인터리버(26)에서 콘볼루션 인코더(28)로 송신된다. 시간의 길이는 데이터를 인코딩, 송신, 및 디코딩하기 위한 시간, 정확한 코드 워드 검출을 인식하는 시간, 및 상기 인식을 송신, 수신, 및 처리하는 시간이다. 비트별(bit-by-bit) 및 심볼별(symbol-by-symbol)로 정확한 코드 워드 검출에 반응하는 것은 불가능할 뿐만 아니라 실제적이지 못하다. 개선이 약간 증가되는데 비해 너무 많은 대가가 필요할 것이다. 일정 시간에 T 심볼들의 블록을 처리함으로써, 단지 적은 양의 초과 잉여분이 송신되는 동안 이에 대한 오버헤드는 최소화된다.
리드-솔로몬 코드들을 조기에 디코딩하는 것에 대한 기본 개념은 아직 미수신된 심볼들을 "소거들"로 처리하는 것과 그후 에러 및 소거들을 정정하기 위하여 표준 리드-솔로몬 디코딩 알고리즘을 사용하는 것이다. 원칙적으로, 상기 갈로스 필드내의 어떤 심볼도 아직 미수신된 각 심볼로 대체될 수 있다. 실제로, 소거 보충 디코딩을 수행하는 가장 쉬운 방법은 각 소거된 심볼에 대해 모두 0 심볼로 대체하는 것이다. 상기 대체후, 신드롬(syndrome), 에러 위치부 다항식, 에러 장소(error position), 및 에러 및 소거 값들은 통상의 방법으로 계산된다. 모든 심볼들이 수신되기 전의 리드-솔로몬 코드 워드들의 디코딩은 하기와 같은 특정한 예로 설명될 것이다.
GF(8)에 대한 (7,3) 리드-솔로몬 코드를 고려해 보자. 코드 워드들을 7개의 심볼들 C6,C5,C4,C3,C2,C1,C0로 표현하기로 한다. 또는 다항식 C(x) = C6x6+C5x5+C4x4+C3x3+C2x2+C1x+C0 로 표현하기로 한다. α는 GF(8)의 제 1 요소로 놓고, 상기 코드 워드들은 4 개의 등식 C(α)=0,C(α2)=0,C(α3)=0, 및 C(α4)=0 를 만족하는 것으로 가정한다.
수신되는 심볼들은 R6,R5,R4,R3,R2,R1,R0 로 가정하고, 이에 따라 다항식 C(x) = R6x6+R5x5+R4x4+R3x3+R2x2+R1x+R0 으로 표현할 수 있다. 상기 (7,3) 리드-솔로몬 코드, 심볼들 R6, R5, 및 R4 은 3 개의 정보 심볼들이고 심볼 R3, R2, R1, R0 들은 4 개의 패리티 심볼들이다. 상기 수신된 다항식들에 대한 신드롬들은 다음과 같다.
S(αi) = R(αi) , i = 1,2,3,4
상기 신드롬들을 계산하는 한 방법은 아래와 같다.
S(αi) = R(αi) = R6i)6+R5i)5+R4i)4+R3i)3+R 2i)2+R1i)+R0
= (((((R6αi+R5i+R4i+R3i+R2i+R1i+R 0
상기 대수 등식은 도 10 에 도시된 회로 구조가 S(αi)를 계산하기 위해 사용될 수 있다는 것을 암시한다. 1 개의 신드롬 계산부(180)는 상기 예에서 4 신드롬들의 각각에 대해 필요하다. 신드롬 계산부(180)내에서, 곱셈부(182)는 입력 심볼과 필드 요소 αi를 곱하는 갈로스 필드 곱셈부이다. GF 가산부(184)는 갈로스 필드 가산부이고, 레지스터(186)는 GF(8)에서의 어떤 요소도 저장할 수 있는 저장 요소이다. 초기에, 레지스터(186)는 0 으로 리셋된다.
모든 7 개의 수신된 심볼들이 리드-솔로몬 디코더(101)에서 사용 가능할때, 상기 수신된 심볼들은 신드롬 계산부(180)로 하나씩 클럭되고(clocked) 상기 신드롬 계산들은 하기의 순서로 수행될 것이다. 먼저, R6가 신드롬 계산부(180)로 클럭된 후 레지스터(186)는 R6를 포함한다. 다음, R5가 신드롬 계산부(180)로 클럭된 후 레지스터(186)는 (R6αi+R5)를 포함한다. 다음, R4가 신드롬 계산부(180)로 클럭된 후 레지스터(186)는 ((R6αi+R5i+R4)를 포함한다. 다음, R3가 신드롬 계산부(180)로 클럭된 후 레지스터(186)는 (((R6αi+R5i+R4i+R3)를 포함한다. 다음, R2가 신드롬 계산부(180)로 이동된 후 레지스터(186)는 ((((R6αi+R5i+R4i+R3i+R2)를 포함한다. 다음, R1가 신드롬 계산부(180)로 클럭된 후 레지스터(186)는 (((((R6αi+R5i+R4i+R3i+R2i+R1)를 포함한다. 마지막으로, R0가 신드롬 계산부(180)로 클럭된 후 레지스터(186)는 ((((((R6αi+R5i+R4i+R3i+R2i+R1i+R0)를 포함한다. 이는 i 번째 신드롬, S(αi)이다.
4 개의 심볼 R6,R5,R4,R3이 수신되었고 3개의 심볼이 소거부로 간주된다고 가정하자. 가장 명백한 해법은 R6,R5,R4,R3,0,0,0이 코드 워드가 디코딩되었음을 나타내도록 소거된 심볼들을 0 으로 대체하는 것이다. 상기 코드 워드는 신드롬 계산부(180)로 송신되고 상기의 설명과 동일한 신드롬 계산 과정이 소거 보충 코드 워드에 대해 수행된다. 그러나, 상기 해법은 2 가지 단점이 있다. 첫번째, 단지 4 개의 심볼들이 처리되더라도 신드롬 계산부(180)는 신드롬 계산에 대해 7 개의 클록 사이클을 필요로 한다. 두번째, 4 개의 수신된 심볼들 R6,R5,R4,R3로 계산되는 신드롬을 취하고 이를 수정해 5개의 수신된 심볼 R6,R5,R4,R3,R2을 사용하여 얻어지는 신드롬을 획득하는 것은 번거로운 일이다. 더욱 단순한 접근은 상기 4 개의 수신된 심볼들 R6,R5,R4,R3을 처리후, 신드롬 계산부(180)가 (((R6αi+R5i+R4i+R3)의 양을 포함하고 있다는 것을 인식하고 있는 것이다. 상기 수량은, 수신된 심볼들이 0,0,0,R6,R5,R4,R3로 재배열된다면 적절한 신드롬이 될수 있을 것이다. 따라서, 상기 부분적인 신드롬은 재배열된 코드 워드 0,0,0,R6,R5,R4,R3 에 대한 실제 신드롬으로 사용될 수 있다. 상기 수신된 심볼들이 상기 코드 워드내에서 재배열되었음을 상기하면서, 상기 부분 신드롬은 그후 표준 리드-솔로몬 디코딩 알고리즘과 함께 에러 위치들 및 에러 값들을 발견하는데 사용될 수 있다. 부분적인 신드롬들을 계산하는 상기 방법을 사용하는 장점은 다음 수신될 심볼(상기 경우, R2)이 수신될 때, 재배열된 코드 워드 0,0,R6,R5,R4,R3,R2 에 대한 신드롬을 얻기 위해 동일한 신드롬 계산부(180)로 입력된다는 것이다. 따라서, 각 부가적인 수신 패리티 심볼은 코드 워드에 대한 4개의 신드롬들을 점차적으로 업데이트(update)시켜 상기 리드-솔로몬 코드 워드에 대한 모든 심볼들이 수신되기 전에 리드-솔로몬 코드 워드의 소거 보충 디코딩을 가능하게 한다.
콘볼루션 디코딩 또한 당업계에 공지되어 있으며 콘볼루션 인코딩 및 비터비 디코딩의 이론 및 동작은 어떤 참조 자료에서도 찾아볼 수 있다. 콘볼루션 인코딩 및 비터비 디코딩의 실현은 본 발명의 올바른 이해를 위해 하기에서 간략하게 설명된다.
예로써, 속도 1/2, K=3 콘볼루션 인코더(28)가 도 11에 도시되어 있다. 입력 데이터 비트들은 발생기 다항식 G(x)에 따라 인코딩된다. 상기 다항식에서, G0=7 이고 G1=5 이다. 각 입력 비트는 2개의 코드 비트들 C0 및 C1으로 된다. 상기 코드 비트쌍은 하나의 코드 브랜치를 형성한다.
도 12 는 콘볼루션 인코더(28)에 대한 격자 도면이다. 2K-1 상태들이 도 11 에 각각 도시되고 S0,S1,S2로 표시된 K 비트 레지스터(202,204, 및 206)의 K-1 가장 좌측 비트들에 의해 지정된다. 각 상태들에 대해, 입력 비트 '0' 또는 '1'이 새로운 상태 및 상응하는 출력 코드 브랜치로 된다.
비터비 디코더(108)의 블록 다이어그램이 도 13 에 도시되어 있으며 디코더 격자 도면(212)은 도 14 에 도시되어 있다. 각 비트는 N-비트 코드 브랜치로 인코딩되므로, 동기 상태 장치(220)는 코드 브랜치로 들어오는 비트들을 정확하게 그룹짓는 것이 요구되어진다. 각 코드 브랜치에 대해, 브랜치 메트릭 계산부(222)는, 수신된 코드 브랜치 및 각 상태로 들어가는 두개의 경로의 브랜치들 사이에서 브랜치 메트릭(214)을 계산한다. 각 상태에 대해, ACS 배열부(224)는 이전 경로 메트릭에 브랜치 메트릭들(214)을 가산함으로써 상기 상태로 들어가는 2 경로들의 경로 메트릭들(216)을 계산한다. ACS 어레이(224)는 그후 상기 상태로 들어가는 2 경로들의 경로 메트릭들을 비교하고 최소 경로 메트릭(216)을 가지는 경로를 선택한다. 각 상태에 대해 선택된 경로는 경로 메모리부(226)에 저장되고 새로운 경로 메트릭(216)은 경로 메트릭 저장부(228)에 저장된다.
도 15 는 비터비 디코더 경로 메모리부(226)를 나타낸다. 유효한 비터비 디코더 출력은 경로 메모리부(226)내부의 체인 백 거리의 경로를 역추적함으로써 얻어진다. 체인 백 거리후의 경로는 송신된 비트들의 시퀀스이다. 본 발명의 한 실시예에서, 리드-솔로몬 코드에 의해 에러 검출이 제공되므로 상기 체인 백 거리는 일반적으로 사용되는 것보다 더욱 짧아질 수 있다.
코드 워드의 리드-솔로몬 디코딩은 제 1 패리티 심볼이 수신되자마자 실시된다. 도 6 에 도시된 코드 워드 D와 같은 짧은 k를 가진 리드-솔로몬 코드 워드에 대해, 리드-솔로몬 디코딩 처리는 조기에 시작된다. 정확하게 디코딩된 코드 워드가 검출되자마자, 상기 코드 워드는 비터비 디코더(108)에 의해 사용되어 다른 코드 워드들을 디코딩하고 재디코딩한다. 예를 들면, 세번째 패리티 심볼 pd3의 수신후 코드 워드 D가 정확하게 디코딩된 것으로 판단되면, 리드-솔로몬 디코더(112)는 후속의 패리티 심볼들 pd4, pd5, pd6 등을 발생시킬 수 있고 상기 발생된 패리티 심볼들을 비터비 디코더(108)로 송신한다. 상기 발생된 패리티 심볼들은 도 15 내의 경로 메모리부(226)내의 x 표시로 도시되어 있다. 비터비 디코더(108)는 상기 경로 메트릭내에서 상기 심볼들에 높은 가중치를 부여하여 상기 체인 백 경로가 항상 상기 공지된 우수한 심볼들을 통과하도록 한다.
유사하게, 리드-솔로몬 디코더(112)는 정확하게 디코딩된 코드 워드 D에 대한 심볼 pd3,pd2,pd1,pd5 들을 재디코딩에 사용하기 위하여 비터비 디코더(108)로 송신할 수 있다. 공지된 우수한 심볼들은 도 15 의 경로 메모리부(226)내의 Y 표시로 도시되어 있다. 또, 비터비 디코더(108)는 상기 경로 메트릭들에서 상기 심볼들에 높은 가중치를 부여하여 상기 체인 백 경로가 항상 상기 공지된 우수한 심볼들을 통과하도록 한다. 제 2 디인터리버(110)는 상기 재디코딩된 비터비 디코더 출력들로 업데이트된다.
상기 실시예들의 전술한 설명이 제공되어 당업자가 본 발명을 제작하거나 사용할 수 있다. 상기 실시예들에 대한 다양한 변형들은 당업자들에게 있어 용이할 것이며, 여기서 정의된 원천적인 원리들은 발명적인 기능을 사용함이 없이 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 여기에 설명된 실시예들에 한정되지 않고 명세서에 개시된 원리들 및 구성요소들에 따라 가장 넓은 범위로 파악되어져야 한다.
삭제

Claims (35)

  1. 연접 코드 데이터를 수신하는 장치로서,
    신호를 수신하고, 디코딩된 데이터를 제공하기 위해 제 1 디코딩 포맷에 따라 상기 신호를 디코딩하는 제 1 디코더; 및
    상기 디코딩된 데이터를 수신하고, 상기 디코딩된 데이터내의 에러들의 부재(absence)를 검출하고, 상기 에러들의 부재를 검출하면 상기 제 1 디코더에 정정 신호를 제공하는 블록 디코더를 포함하며,
    상기 제 1 디코더는 상기 정정 신호에 따라 격자내의 브랜치들을 제거하고 상기 신호의 나머지 부분을 디코딩하는 격자형 디코더이며,
    상기 격자형 디코더는 상기 정정 신호의 함수인 체인 백 거리(chain back distance)를 가지고, 상기 체인 백 거리는 상기 정정 신호가 제공되는 경우에 상기 정정 신호가 제공되지 않는 경우보다 더 짧아지는 연접(concatenated) 코드 데이터 수신 장치.
  2. 제1항에 있어서, 상기 제 1 디코더는 비터비(Viterbi) 디코더인 것을 특징으로 하는 연접 코드 데이터 수신 장치.
  3. 제1항에 있어서, 상기 블록 디코더는 리드-솔로몬 디코더인 것을 특징으로 하는 연접 코드 데이터 수신 장치.
  4. 제1항에 있어서, 상기 디코딩된 데이터 심볼들을 재배열하기 위하여, 상기 제1 디코더와 상기 블록 디코더 사이에 위치하는 디인터리버(de-interleaver) 수단을 더 포함하는 것을 특징으로 하는 연접 코드 데이터 수신 장치.
  5. 연접 코드 데이터를 송신 및 수신하기 위한 통신 시스템으로서,
    원격국으로부터 상기 연접 코드 데이터를 수신하기 위한 이동국을 포함하며, 상기 이동국은,
    상기 원격국으로부터 송신된 신호를 수신하고, 제 1 디코딩된 데이터를 제공하기 위해 제 1 디코딩 포맷에 따라 상기 신호를 디코딩하는 제 1 디코더,
    상기 제 1 디코딩된 데이터를 수신하고, 상기 제 1 디코딩된 데이터 내의 에러들의 부재를 검출하고, 상기 제 1 디코딩된 데이터내의 에러들의 부재(absence)를 표시하는 신호를 제공하는 블록 디코더, 및
    상기 에러들의 부재를 표시하는 신호를 수신하고, 상기 에러들의 부재를 표시하는 신호에 응답하여 상기 원격국으로 제어 신호를 송신하기 위한 송신기를 가지고; 및
    상기 연접 코드 데이터를 상기 이동국에 송신하기 위한 원격국을 포함하며, 상기 원격국은,
    상기 제 1 디코더로 송신된 신호로부터 정확히 디코딩된 코드 워드와 관련된 패리티 비트 심볼들을 생략함으로써, 상기 원격국에서 상기 에러의 부재를 표시하는 신호에 따라 제거된(purged) 패리티 비트 신호를 형성하며, 상기 제거된 패리티 비트 신호를 상기 제 1 디코더에 송신하는 신호 처리 시스템을 가지는 통신 시스템.
  6. 제5항에 있어서, 상기 신호 처리 시스템은 인코더로부터 출력된 코드 심볼들을 인터리빙하는 인터리버를 포함하며, 상기 인터리버로부터 송신되지 않은 패리티 비트 심볼들을 제거하는 것을 특징으로 하는 통신 시스템.
  7. 제5항에 있어서, 상기 제 1 디코더는 컨벌루션 디코더이고, 상기 신호 처리 시스템은 상기 컨벌루션 디코더와 대응되는 컨벌루션 인코더를 포함하며, 상기 신호 처리 시스템은 상기 컨벌루션 인코더로부터 상기 생략된 패리티 비트 심볼들에 상응하는 컨벌루션 인코딩된 코드 비트를 제거하는 것을 특징으로 하는 통신 시스템.
  8. 제5항에 있어서, 상기 신호 처리 시스템은 상기 생략된 패리티 비트 심볼들에 상응하는 시간 주기 동안 상기 원격국과 관련된 상기 송신기를 턴 오프하는 것을 특징으로 하는 통신 시스템.
  9. 연접 코드 데이터를 수신하는 방법으로서,
    디코딩된 데이터를 제공하기 위해 격자형 디코더를 사용하여 제 1 디코딩 포맷에 따라 수신된 신호를 제 1 디코딩하는 단계;
    상기 디코딩된 데이터를 블록 디코딩하는 단계;
    상기 디코딩된 데이터내의 에러들의 부재를 검출하는 단계;
    상기 에러들의 부재를 검출하면 상기 제 1 디코딩 단계에 정정 신호를 제공하는 단계; 및
    상기 정정 신호에 따라 상기 격자형 디코더의 격자내의 브랜치를 제거하고, 상기 수신된 신호의 나머지 부분을 디코딩하는 단계를 포함하며,
    상기 격자형 디코더는 상기 정정 신호의 함수인 체인 백 거리를 가지고, 상기 체인 백 거리는 상기 정정 신호가 제공되는 경우에 상기 정정 신호가 제공되지 않는 경우보다 더 짧아지는 연접 코드 데이터 수신 방법.
  10. 제9항에 있어서, 상기 격자형 디코더는 비터비(Viterbi) 디코더인 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  11. 제9항에 있어서, 상기 블록 디코딩 단계는 리드-솔로몬 디코딩(Reed-Solomon decoding) 단계인 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  12. 제9항에 있어서, 상기 디코딩된 데이터의 심볼을 재배열하기 위하여, 상기 디코딩 단계 및 상기 블록 디코딩 단계 사이에 위치하는 디인터리빙(de-interleaving) 단계를 더 포함하는 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  13. 제9항에 있어서, 상기 에러들의 부재를 검출하면 정정된 데이터 심볼을 인코딩함으로써 패리티 심볼들을 발생하는 단계를 더 포함하며, 상기 격자로부터 제거된 브랜치들은 상기 발생된 패리티 심볼들에 해당하는 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  14. 원격국으로부터 연접 코드 데이터를 수신하는 방법으로서,
    제1 디코딩된 데이터를 제공하기 위해 제 1 디코더를 사용하여 제1 디코딩 포맷에 따라 상기 원격국으로부터 송신된 수신 신호를 디코딩하는 단계;
    상기 제1 디코딩된 데이터를 블록 디코딩하는 단계;
    상기 제1 디코딩된 데이터내의 에러들의 부재를 검출하는 단계;
    상기 제1 디코딩된 데이터내의 에러들의 부재를 표시하는 신호를 제공하는 단계;
    상기 에러들의 부재를 표시하는 신호에 응답하여 상기 원격국으로 제어 신호를 송신하는 단계; 및
    상기 원격국으로부터 송신된 신호로부터 정확히 디코딩된 코드 워드와 연관된 패리티 비트 심볼들을 생략함으로써 상기 원격국에서 상기 에러의 부재를 표시하는 신호에 따라 제거된 패리티 비트 신호를 형성하고, 상기 제거된 패리티 비트 신호를 상기 제 1 디코더에 송신하는 단계를 포함하는 연접 코드 데이터 수신 방법.
  15. 제14항에 있어서, 상기 제거된 패리티 비트 신호 형성 단계는 인코더로부터 출력된 코드 심볼들을 인터리빙하는 인터리버를 포함하며, 상기 인터리버로부터 송신되지 않은 패리티 심볼들을 제거하는 단계를 포함하는 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  16. 제14항에 있어서, 상기 제 1 디코더는 컨벌루션 디코더이고, 상기 손실된 패리티 비트 신호 형성 단계는 상기 컨벌루션 디코더와 대응되는 컨벌루션 인코더를 포함하며, 상기 컨벌루션 인코더로부터 상기 생략된 패리티 심볼들에 상응하는 컨벌루션 인코딩된 코드 비트를 제거하는 단계를 포함하는 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  17. 제14항에 있어서, 상기 손실된 패리티 비트 신호 형성 단계는 상기 생략된 패리티 심볼들에 상응하는 시간 주기 동안 상기 원격국과 관련된 송신기를 턴 오프하는 단계를 포함하는 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  18. 연접 코드 데이터를 수신하기 위한 장치로서,
    신호를 수신하고, 디코딩된 데이터를 제공하기 제1 디코딩 포맷에 따라 상기 신호를 디코딩하는 제1 디코더; 및
    상기 디코딩된 데이터를 수신하고, 상기 디코딩된 데이터에서 에러들의 부재를 검출하며, 상기 에러들의 부재를 검출하면 상기 제1 디코더에 정정 신호를 제공하는 가변 레이트 리드-솔로몬 디코더를 포함하며,
    상기 제1 디코더는 상기 정정 신호에 따라 상기 신호의 나머지 부분을 디코딩하는 격자형 디코더이며,
    상기 격자형 디코더는 상기 정정 신호의 함수인 체인 백 거리(chain back distance)를 가지고, 상기 체인 백 거리는 상기 정정 신호가 제공되는 경우에 상기 정정 신호가 제공되지 않는 경우보다 더 짧아지는 연접 코드 데이터 수신 장치.
  19. 삭제
  20. 제18항에 있어서, 상기 제 1 디코더는 비터비 디코더인 것을 특징으로 하는 연접 코드 데이터 수신 장치.
  21. 제18항에 있어서, 상기 디코딩된 데이터 심볼들을 재배열하기 위하여, 상기 제1 디코더 와 상기 가변 레이트 리드-솔로몬 디코더 사이에 위치하는 디인터리버(de-interleaver) 수단을 더 포함하는 것을 특징으로 하는 연접 코드 데이터 수신 장치.
  22. 연접 코드 데이터를 수신하는 장치로서,
    신호를 수신하고, 제 1 디코딩된 데이터를 제공하기 위해 제1 디코딩 포맷에 따라 상기 신호를 디코딩하는 제1 디코더;및
    상기 제 1 디코딩된 데이터를 수신하고, 상기 제 1 디코딩된 데이터내의 에러들의 부재를 검출하고, 상기 에러들의 부재를 검출하면 상기 제1 디코더로 정정 신호를 제공하는 블록 디코더를 포함하며,
    상기 제1 디코더는 상기 정정 신호에 따라 브랜치 메트릭에 가중치를 부여하고, 상기 신호의 나머지 부분을 디코딩하는 격자형 디코더이며,
    상기 격자형 디코더는 상기 정정 신호의 함수인 체인 백 거리를 가지고, 상기 체인 백 거리는 상기 정정 신호가 제공되는 경우에 상기 정정 신호가 제공되지 않는 경우보다 더 짧아지는 연접 코드 데이터 수신 장치.
  23. 제22항에 있어서, 상기 제 1 디코더는 비터비 디코더인 것을 특징으로 하는 연접 코드 데이터 수신 장치.
  24. 제22항에 있어서, 상기 디코딩된 데이터의 심볼들을 재배열하기 위하여, 상기 제1 디코더와 상기 블록 디코더 사이에 위치하는 디인터리버(de-interleaver) 수단을 더 포함하는 것을 특징으로 하는 연접 코드 데이터 수신 장치.
  25. 제22항에 있어서, 상기 블록 디코더는 상기 에러들의 부재를 검출하면 정정된 데이터 심볼을 인코딩함으로써 패리티 심볼들을 발생하며, 상기 제1 디코더는 상기 발생된 패리티 심볼들에 우선하여 상기 브랜치 메트릭에 가중치를 부여하는 것을 특징으로 하는 연접 코드 데이터 수신 장치.
  26. 연접 코드 데이터를 수신하는 방법으로서,
    디코딩된 데이터를 제공하기 위해 제1 디코딩 포맷에 따라 수신된 신호를 격자형 디코더를 사용하여 제1 디코딩하는 단계;
    가변 레이트 리드-솔로몬 디코더를 사용하여 상기 디코딩된 데이터를 블록 디코딩하는 단계;
    상기 디코딩된 데이터내의 에러들의 부재를 검출하는 단계;
    상기 에러들의 부재를 검출하면 상기 제1 디코딩 단계에 정정 신호를 제공하는 단계;
    상기 정정 신호에 따라 상기 격자형 디코더의 격자내의 브랜치들을 제거하고, 상기 수신된 신호의 나머지 부분을 디코딩하는 단계; 및
    상기 에러들의 부재를 검출하면 정정된 데이터 심볼들을 인코딩함으로써 패리티 심볼들을 발생하는 단계를 포함하며,
    상기 격자로부터 제거된 상기 브랜치들은 상기 발생된 패리티 심볼들에 상응하는 연접 코드 데이터 수신 방법.
  27. 제26항에 있어서, 상기 제1 디코딩 단계는 격자형 디코딩 단계인 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  28. 제27항에 있어서, 상기 격자형 디코딩 단계는 비터비 디코딩 단계인 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  29. 제26항에 있어서, 상기 격자형 디코딩 단계는 상기 정정 신호의 함수인 체인 백 거리를 가지는 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  30. 제26항에 있어서, 상기 디코딩된 데이터 심볼들을 재배열하기 위하여, 상기 제 1 디코딩 단계와 상기 블록 디코딩 단계 사이에 위치하는 디인터리빙 단계를 더 포함하는 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  31. 연접 코드 데이터를 수신하는 방법으로서,
    디코딩된 데이터를 제공하기 위해 격자형 디코더를 사용하여 제1 디코딩 포맷에 따라 수신된 신호를 제 1 디코딩하는 단계;
    상기 디코딩된 데이터를 블록 디코딩하는 단계를 포함하며, 상기 블록 디코딩 단계는 가변 레이트 리드-솔로몬 디코더를 사용하는 가변 레이트 리드-솔로몬 디코딩 단계이고;
    상기 디코딩된 데이터내의 에러들의 부재를 검출하는 단계;
    상기 에러들의 부재를 검출하면 상기 제 1 디코딩 단계에 정정 신호를 제공하는 단계;및
    상기 격자형 디코더의 브랜치 메트릭에 가중치를 부여하고, 상기 정정 신호에 따라 상기 수신된 신호의 나머지 부분을 디코딩하는 단계를 포함하는 연접 코드 데이터 수신 방법.
  32. 제31항에 있어서, 상기 격자형 디코더는 비터비 디코더인 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  33. 제31항에 있어서, 상기 디코딩된 데이터 심볼들을 재배열하기 위하여, 상기 격자형 디코더를 사용하여 제 1 디코딩하는 단계와 상기 블록 디코딩 단계 사이에 위치하는 디인터리빙 단계를 더 포함하는 것을 특징으로 하는 연접 코드 데이터 수신 방법.
  34. 연접 코드 데이터를 수신하는 방법으로서,
    디코딩된 데이터를 제공하기 위해 격자형 디코더를 사용하여 제1 디코딩 포맷에 따라 수신된 신호를 제 1 디코딩하는 단계;
    상기 디코딩된 데이터를 블록 디코딩하는 단계;
    상기 디코딩된 데이터내의 에러들의 부재를 검출하는 단계;
    상기 에러들의 부재를 검출하면 상기 제 1 디코딩 단계에 정정 신호를 제공하는 단계;및
    상기 격자형 디코더의 브랜치 메트릭에 가중치를 부여하고, 상기 정정 신호에 따라 상기 수신된 신호의 나머지 부분을 디코딩하는 단계를 포함하며,
    상기 격자형 디코더는 상기 정정 신호의 함수인 체인 백 거리를 가지고, 상기 체인 백 거리는 상기 정정 신호가 제공되는 경우에 상기 정정 신호가 제공되지 않는 경우보다 더 짧아지는 연접 코드 데이터 수신 방법.
  35. 연접 코드 데이터를 수신하는 방법으로서,
    디코딩된 데이터를 제공하기 위해 격자형 디코더를 사용하여 제1 디코딩 포맷에 따라 수신된 신호를 제 1 디코딩하는 단계;
    상기 디코딩된 데이터를 블록 디코딩하는 단계;
    상기 디코딩된 데이터내의 에러들의 부재를 검출하는 단계;
    상기 에러들의 부재를 검출하면 상기 제 1 디코딩 단계에 정정 신호를 제공하는 단계;및
    상기 격자형 디코더의 브랜치 메트릭에 가중치를 부여하고, 상기 정정 신호에 따라 상기 수신된 신호의 나머지 부분을 디코딩하는 단계를 포함하며,
    상기 에러들의 부재를 검출하면 정정된 데이터 심볼들을 인코딩함으로써 패리티 심볼들을 발생하는 단계를 더 포함하며,
    상기 격자형 디코더는 상기 발생된 패리티 심볼들에 우선하여 상기 브랜치 메트릭에 가중치를 부여하는 가중하는 연접 코드 데이터 수신 방법.
KR1019997006517A 1997-01-17 1997-12-19 연접 코드 데이터를 송신하고 수신하기 위한 방법 및 장치 KR100625477B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8/786,952 1997-01-17
US08/786,952 1997-01-17
US08/786,952 US5983383A (en) 1997-01-17 1997-01-17 Method and apparatus for transmitting and receiving concatenated code data
PCT/US1997/023656 WO1998032231A1 (en) 1997-01-17 1997-12-19 Method and apparatus for transmitting and receiving concatenated code data

Publications (2)

Publication Number Publication Date
KR20000070288A KR20000070288A (ko) 2000-11-25
KR100625477B1 true KR100625477B1 (ko) 2006-09-20

Family

ID=25140039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997006517A KR100625477B1 (ko) 1997-01-17 1997-12-19 연접 코드 데이터를 송신하고 수신하기 위한 방법 및 장치

Country Status (9)

Country Link
US (1) US5983383A (ko)
EP (1) EP0951755A1 (ko)
JP (1) JP3996205B2 (ko)
KR (1) KR100625477B1 (ko)
CN (1) CN1155160C (ko)
AU (1) AU5713198A (ko)
BR (1) BR9714208A (ko)
CA (1) CA2274772A1 (ko)
WO (1) WO1998032231A1 (ko)

Families Citing this family (251)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3570841B2 (ja) * 1997-03-05 2004-09-29 日本電気株式会社 データ再生装置
KR100248379B1 (ko) * 1997-06-16 2000-03-15 정선종 단일 콘케티네이티드 부호기를 이용한 통신 장치 및 이를 이용한 통신 방법
KR100260415B1 (ko) * 1997-08-13 2000-07-01 윤종용 고속시리얼에러위치다항식계산회로
US6477669B1 (en) * 1997-07-15 2002-11-05 Comsat Corporation Method and apparatus for adaptive control of forward error correction codes
US6205187B1 (en) * 1997-12-12 2001-03-20 General Dynamics Government Systems Corporation Programmable signal decoder
JP3343857B2 (ja) * 1998-06-30 2002-11-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 復号装置、演算装置およびこれらの方法
JP3272307B2 (ja) * 1998-09-22 2002-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション リード・ソロモン符号の復号回路
US7068729B2 (en) * 2001-12-21 2006-06-27 Digital Fountain, Inc. Multi-stage code generator and decoder for communication systems
US6320520B1 (en) 1998-09-23 2001-11-20 Digital Fountain Information additive group code generator and decoder for communications systems
US6307487B1 (en) * 1998-09-23 2001-10-23 Digital Fountain, Inc. Information additive code generator and decoder for communication systems
US6226772B1 (en) * 1998-11-06 2001-05-01 Lih-Jyh Weng Pipelined combined system for producing error correction code symbols and error syndromes for large ECC redundancy
DE19856085A1 (de) * 1998-12-04 2000-06-21 Siemens Ag Adaptives verkettetes Kanalcodierverfahren
KR100277764B1 (ko) * 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
DE19857677B4 (de) * 1998-12-14 2008-04-24 Siemens Ag Verfahren und Anordnung zur Kodierung von Symbolen für eine Übertragung über eine Funkschnittstelle eines Funk-Kommunikationssystems
JP3239870B2 (ja) * 1998-12-28 2001-12-17 日本電気株式会社 データ誤り訂正システム
US6282250B1 (en) 1999-05-05 2001-08-28 Qualcomm Incorporated Low delay decoding
DE19931236C2 (de) * 1999-07-07 2002-05-29 Siemens Ag Verfahren zur Zuweisung von Übertragungskapazität zu Verbindungen in einem Funk-Kommunikationssystem
US6870890B1 (en) * 1999-08-31 2005-03-22 Intel Corporation Power saving in communication terminals
JP4239314B2 (ja) * 1999-09-06 2009-03-18 ソニー株式会社 符号化装置および方法、復号装置および方法、および記録媒体
EP1089439A1 (en) * 1999-09-28 2001-04-04 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Interleaver and method for interleaving an input data bit sequence using a coded storing of symbol and additional information
US6654921B1 (en) * 1999-10-15 2003-11-25 Cisco Technology, Inc. Decoding data from multiple sources
KR20010057145A (ko) * 1999-12-18 2001-07-04 윤종용 Xor 코드, 이를 이용한 직렬 연접 부호기 및 복호기
FI109950B (fi) * 2000-01-20 2002-10-31 Nokia Corp Osoitteen saanti
US7080307B2 (en) * 2000-03-02 2006-07-18 Kawasaki Steel Corporation Error correction decoder with correction of lowest soft decisions
EP1134927B1 (en) * 2000-03-17 2009-09-30 Thales Method and system for mapping channels into a convolutional encoded time division multiplex in the downlink
US6668349B1 (en) * 2000-04-14 2003-12-23 Hitachi, Ltd. Data recording/readback method and data recording/readback device for the same
US8131867B1 (en) 2000-06-01 2012-03-06 Qualcomm Incorporated Dynamic layer congestion control for multicast transport
FR2810479B1 (fr) * 2000-06-14 2002-10-25 Commissariat Energie Atomique Procede de transmission de donnees avec code correcteur autosynchronise, codeur et decodeur autosynchronises, emetteur et recepteur correspondants
US6944803B2 (en) * 2000-07-06 2005-09-13 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre Canada Code structure, encoder, encoding method, and associated decoder and decoding method and iteratively decodable code structure, encoder, encoding method, and associated iterative decoder and iterative decoding method
US7254190B2 (en) * 2000-09-01 2007-08-07 Broadcom Corporation Satellite receiver
US6486803B1 (en) 2000-09-22 2002-11-26 Digital Fountain, Inc. On demand encoding with a window
US6694477B1 (en) * 2000-09-28 2004-02-17 Western Digital Technologies, Inc. Communication channel employing an ECC decoder enhanced by likely error events of a trellis sequence detector
US7437654B2 (en) * 2000-11-29 2008-10-14 Lucent Technologies Inc. Sub-packet adaptation in a wireless communication system
KR100464360B1 (ko) * 2001-03-30 2005-01-03 삼성전자주식회사 고속 패킷 데이터 전송 이동통신시스템에서 패킷 데이터채널에 대한 효율적인 에너지 분배 장치 및 방법
JP3532884B2 (ja) * 2001-05-18 2004-05-31 松下電器産業株式会社 ビタビ復号器
US6987778B2 (en) * 2001-05-22 2006-01-17 Qualcomm Incorporated Enhanced channel interleaving for optimized data throughput
US7385949B1 (en) 2001-06-05 2008-06-10 Broadcom Corporation System and method for de-interleaving data in a wireless receiver
US20030039226A1 (en) * 2001-08-24 2003-02-27 Kwak Joseph A. Physical layer automatic repeat request (ARQ)
US6990624B2 (en) * 2001-10-12 2006-01-24 Agere Systems Inc. High speed syndrome-based FEC encoder and decoder and system using same
US7191387B1 (en) 2002-01-15 2007-03-13 Ikanos Communication Inc. Method and apparatus for forward error correction
US9240810B2 (en) 2002-06-11 2016-01-19 Digital Fountain, Inc. Systems and processes for decoding chain reaction codes through inactivation
KR101143282B1 (ko) 2002-10-05 2012-05-08 디지털 파운튼, 인크. 연쇄 반응 코드의 체계적 인코딩 및 디코딩
US7047474B2 (en) * 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
JP4224370B2 (ja) * 2003-09-25 2009-02-12 パナソニック株式会社 入力制御装置及び入力制御方法
EP1665539B1 (en) 2003-10-06 2013-04-10 Digital Fountain, Inc. Soft-Decision Decoding of Multi-Stage Chain Reaction Codes
ATE429744T1 (de) * 2003-12-19 2009-05-15 Panasonic Corp Harq protokoll mit synchronen wiederholungen
US7991056B2 (en) * 2004-02-13 2011-08-02 Broadcom Corporation Method and system for encoding a signal for wireless communications
US20050204258A1 (en) * 2004-02-13 2005-09-15 Broadcom Corporation Encoding system and method for a transmitter in wireless communications
KR100989314B1 (ko) * 2004-04-09 2010-10-25 삼성전자주식회사 디스플레이장치
US7418651B2 (en) * 2004-05-07 2008-08-26 Digital Fountain, Inc. File download and streaming system
JP4580927B2 (ja) * 2004-05-27 2010-11-17 パナソニック株式会社 ビタビ復号装置、およびビタビ復号方法
US7721184B2 (en) * 2004-08-11 2010-05-18 Digital Fountain, Inc. Method and apparatus for fast encoding of data symbols according to half-weight codes
US7676735B2 (en) * 2005-06-10 2010-03-09 Digital Fountain Inc. Forward error-correcting (FEC) coding and streaming
US8743909B2 (en) * 2008-02-20 2014-06-03 Qualcomm Incorporated Frame termination
US8611305B2 (en) 2005-08-22 2013-12-17 Qualcomm Incorporated Interference cancellation for wireless communications
US8630602B2 (en) * 2005-08-22 2014-01-14 Qualcomm Incorporated Pilot interference cancellation
US9014152B2 (en) 2008-06-09 2015-04-21 Qualcomm Incorporated Increasing capacity in wireless communications
US8594252B2 (en) * 2005-08-22 2013-11-26 Qualcomm Incorporated Interference cancellation for wireless communications
US9071344B2 (en) * 2005-08-22 2015-06-30 Qualcomm Incorporated Reverse link interference cancellation
US20090006926A1 (en) * 2005-12-16 2009-01-01 Nxp B.V. Device Providing Selective Error Correction Data Reception
US7712008B2 (en) * 2006-01-26 2010-05-04 Agere Systems Inc. Systems and methods for error reduction associated with information transfer
WO2007095551A2 (en) * 2006-02-13 2007-08-23 Digital Fountain, Inc. Fec streaming with aggregation of concurrent streams for fec computation
WO2007095550A2 (en) 2006-02-13 2007-08-23 Digital Fountain, Inc. Streaming and buffering using variable fec overhead and protection periods
US9270414B2 (en) 2006-02-21 2016-02-23 Digital Fountain, Inc. Multiple-field based code generator and decoder for communications systems
US7849418B2 (en) * 2006-03-31 2010-12-07 Broadcom Corporation Segregation of redundant control bits in an ECC permuted, systematic modulation code
US7971129B2 (en) 2006-05-10 2011-06-28 Digital Fountain, Inc. Code generator and decoder for communications systems operating using hybrid codes to allow for multiple efficient users of the communications systems
US9432433B2 (en) 2006-06-09 2016-08-30 Qualcomm Incorporated Enhanced block-request streaming system using signaling or block creation
US9419749B2 (en) 2009-08-19 2016-08-16 Qualcomm Incorporated Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes
US9386064B2 (en) 2006-06-09 2016-07-05 Qualcomm Incorporated Enhanced block-request streaming using URL templates and construction rules
US9178535B2 (en) 2006-06-09 2015-11-03 Digital Fountain, Inc. Dynamic stream interleaving and sub-stream based delivery
US9380096B2 (en) 2006-06-09 2016-06-28 Qualcomm Incorporated Enhanced block-request streaming system for handling low-latency streaming
US9209934B2 (en) 2006-06-09 2015-12-08 Qualcomm Incorporated Enhanced block-request streaming using cooperative parallel HTTP and forward error correction
US7802163B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7801200B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7779331B2 (en) 2006-07-31 2010-08-17 Agere Systems Inc. Systems and methods for tri-column code based error reduction
US7996747B2 (en) * 2006-11-03 2011-08-09 International Business Machines Corporation Forward error correction encoding for multiple link transmission compatible with 64B/66B scrambling
JP5098329B2 (ja) * 2006-12-26 2012-12-12 富士通株式会社 移動通信装置
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US20080205229A1 (en) * 2007-02-26 2008-08-28 Yung-Chih Li Method of identifying optical disc
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US8196002B2 (en) * 2007-06-01 2012-06-05 Agere Systems Inc. Systems and methods for joint LDPC encoding and decoding
US7930621B2 (en) * 2007-06-01 2011-04-19 Agere Systems Inc. Systems and methods for LDPC decoding with post processing
CA2697764A1 (en) 2007-09-12 2009-03-19 Steve Chen Generating and communicating source identification information to enable reliable communications
WO2009041979A1 (en) * 2007-09-28 2009-04-02 Agere Systems Inc. Systems and methods for reduced complexity data processing
US8250441B2 (en) * 2007-12-11 2012-08-21 Wi-Lan Inc. Outer coding framework for application packet error rate minimization
US8161348B2 (en) * 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
JP4599625B2 (ja) * 2008-02-20 2010-12-15 株式会社シンセシス 誤り訂正復号器
US8245104B2 (en) * 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
US8787384B2 (en) * 2008-05-05 2014-07-22 Qualcomm Incorporated Pre-emptive acknowledgement for data transmission in a communication system
JP5173021B2 (ja) * 2008-05-19 2013-03-27 アギア システムズ インコーポレーテッド データ検出器フィードバックループにおいて遅延を軽減するためのシステム及び方法
US9277487B2 (en) 2008-08-01 2016-03-01 Qualcomm Incorporated Cell detection with interference cancellation
US9237515B2 (en) 2008-08-01 2016-01-12 Qualcomm Incorporated Successive detection and cancellation for cell pilot detection
US8660220B2 (en) * 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) * 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
US9281847B2 (en) 2009-02-27 2016-03-08 Qualcomm Incorporated Mobile reception of digital video broadcasting—terrestrial services
US7990642B2 (en) * 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
CN102265345B (zh) 2009-04-28 2015-11-25 安华高科技通用Ip(新加坡)公司 用于读数据处理系统中的动态定标的系统和方法
US8443267B2 (en) * 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
US9160577B2 (en) * 2009-04-30 2015-10-13 Qualcomm Incorporated Hybrid SAIC receiver
US8787509B2 (en) 2009-06-04 2014-07-22 Qualcomm Incorporated Iterative interference cancellation receiver
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
JP4660612B2 (ja) * 2009-07-09 2011-03-30 株式会社東芝 情報再生装置及び情報再生方法
US8312343B2 (en) * 2009-07-28 2012-11-13 Lsi Corporation Systems and methods for re-using decoding parity in a detector circuit
US8458553B2 (en) 2009-07-28 2013-06-04 Lsi Corporation Systems and methods for utilizing circulant parity in a data processing system
US8250431B2 (en) * 2009-07-30 2012-08-21 Lsi Corporation Systems and methods for phase dependent data detection in iterative decoding
US8321746B2 (en) 2009-07-30 2012-11-27 Lsi Corporation Systems and methods for quasi-cyclic LDPC code production and decoding
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US9288010B2 (en) 2009-08-19 2016-03-15 Qualcomm Incorporated Universal file delivery methods for providing unequal error protection and bundled file delivery services
US8831149B2 (en) 2009-09-03 2014-09-09 Qualcomm Incorporated Symbol estimation methods and apparatuses
US8176404B2 (en) * 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US9917874B2 (en) 2009-09-22 2018-03-13 Qualcomm Incorporated Enhanced block-request streaming using block partitioning or request controls for improved client-side handling
CN102668628B (zh) 2009-11-27 2015-02-11 高通股份有限公司 增加无线通信中的容量的方法和装置
KR101376676B1 (ko) * 2009-11-27 2014-03-20 퀄컴 인코포레이티드 무선 통신들에서의 용량 증가
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8683306B2 (en) * 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling
US8743936B2 (en) 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
FR2957214B1 (fr) * 2010-03-08 2012-10-26 Astrium Sas Procede de transmission optique par signaux laser
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US20110280311A1 (en) 2010-05-13 2011-11-17 Qualcomm Incorporated One-stream coding for asymmetric stereo video
TWI394378B (zh) * 2010-05-17 2013-04-21 Novatek Microelectronics Corp 維特比解碼器及寫入與讀取方法
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US9485546B2 (en) 2010-06-29 2016-11-01 Qualcomm Incorporated Signaling video samples for trick mode video representations
US9185439B2 (en) 2010-07-15 2015-11-10 Qualcomm Incorporated Signaling data for multiplexing video components
US9596447B2 (en) 2010-07-21 2017-03-14 Qualcomm Incorporated Providing frame packing type information for video coding
US9456015B2 (en) 2010-08-10 2016-09-27 Qualcomm Incorporated Representation groups for network streaming of coded multimedia data
US8379498B2 (en) 2010-09-13 2013-02-19 Lsi Corporation Systems and methods for track to track phase alignment
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
JP5371942B2 (ja) * 2010-12-14 2013-12-18 日本電信電話株式会社 無線端末装置、無線通信システム、及び無線通信方法
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US9270299B2 (en) 2011-02-11 2016-02-23 Qualcomm Incorporated Encoding and decoding using elastic codes with flexible source block mapping
US8958375B2 (en) 2011-02-11 2015-02-17 Qualcomm Incorporated Framing for an improved radio link protocol including FEC
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US9253233B2 (en) 2011-08-31 2016-02-02 Qualcomm Incorporated Switch signaling methods providing improved switching between representations for adaptive HTTP streaming
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US9843844B2 (en) 2011-10-05 2017-12-12 Qualcomm Incorporated Network streaming of media data
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
FR2985125A1 (fr) 2011-12-21 2013-06-28 France Telecom Procede de transmission d'un signal numerique pour un systeme ms-marc semi-orthogonal, produit programme et dispositif relais correspondants
FR2985150A1 (fr) * 2011-12-21 2013-06-28 France Telecom Procede de transmission d'un signal numerique pour un systeme ms-marc non-orthogonal, produit programme et dispositif relais correspondants
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
EP2611038A4 (en) * 2012-02-14 2015-04-01 Huawei Tech Co Ltd DECODING METHOD AND DECODING DEVICE
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
US9230596B2 (en) 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US9043684B2 (en) * 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US9294226B2 (en) 2012-03-26 2016-03-22 Qualcomm Incorporated Universal object delivery and template-based file delivery
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US9203432B2 (en) * 2012-08-28 2015-12-01 Marvell World Trade Ltd. Symbol flipping decoders of non-binary low-density parity check (LDPC) codes
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US9362954B1 (en) * 2013-03-15 2016-06-07 Seagate Technology Llc Digital communications channel
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9298720B2 (en) 2013-09-17 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fragmented data recovery
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9311639B2 (en) 2014-02-11 2016-04-12 Digimarc Corporation Methods, apparatus and arrangements for device to device communication
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2533091A1 (fr) * 1982-09-13 1984-03-16 Cii Honeywell Bull Systeme de detection et de correction d'erreurs de transmission d'un message binaire utilisant un code cyclique detecteur et correcteur d'erreurs de type reed-solomon entrelace
FR2578703B1 (fr) * 1985-03-05 1987-06-26 Europ Agence Spatiale Procede de transmission de donnees autoadaptatif et hybride, notamment pour la telecommunication spatiale
US5224106A (en) * 1990-05-09 1993-06-29 Digital Equipment Corporation Multi-level error correction system
US5299208A (en) * 1991-11-14 1994-03-29 International Business Machines Corporation Enhanced decoding of interleaved error correcting codes
US5375127A (en) * 1992-03-25 1994-12-20 Ncr Corporation Method and apparatus for generating Reed-Soloman error correcting code across multiple word boundaries
US5379305A (en) * 1992-07-20 1995-01-03 Digital Equipment Corporation Error correction system with selectable error correction capabilities
US5673291A (en) * 1994-09-14 1997-09-30 Ericsson Inc. Simultaneous demodulation and decoding of a digitally modulated radio signal using known symbols
FI98164C (fi) * 1994-01-24 1997-04-25 Nokia Mobile Phones Ltd Puhekooderin parametrien käsittely tietoliikennejärjestelmän vastaanottimessa
US5784387A (en) * 1994-10-31 1998-07-21 International Business Machines Corporation Method for detecting start-of-frame, end of frame and idle words in a data stream
US5600663A (en) * 1994-11-16 1997-02-04 Lucent Technologies Inc. Adaptive forward error correction system
US5710783A (en) * 1995-06-07 1998-01-20 Luthi; Daniel A. Optimization of synchronization control in concatenated decoders

Also Published As

Publication number Publication date
KR20000070288A (ko) 2000-11-25
CN1155160C (zh) 2004-06-23
BR9714208A (pt) 2000-03-28
CN1244972A (zh) 2000-02-16
US5983383A (en) 1999-11-09
AU5713198A (en) 1998-08-07
WO1998032231A1 (en) 1998-07-23
CA2274772A1 (en) 1998-07-23
JP3996205B2 (ja) 2007-10-24
JP2001511963A (ja) 2001-08-14
EP0951755A1 (en) 1999-10-27

Similar Documents

Publication Publication Date Title
KR100625477B1 (ko) 연접 코드 데이터를 송신하고 수신하기 위한 방법 및 장치
KR100574218B1 (ko) 파일 공중 전송을 위한 에러 보호를 제공하는 방법 및 장치
US7246294B2 (en) Method for iterative hard-decision forward error correction decoding
JP3894946B2 (ja) エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム
US5446747A (en) Error-correction coding method with at least two systematic convolutional codings in parallel, corresponding iterative decoding method, decoding module and decoder
US6085349A (en) Method for selecting cyclic redundancy check polynomials for linear coded systems
JP4101653B2 (ja) インターリーバ・メモリ内の復調データのスケーリング
EP0907256A2 (en) Apparatus for convolutional self-doubly orthogonal encoding and decoding
US7640462B2 (en) Interleaver and de-interleaver
US7231575B2 (en) Apparatus for iterative hard-decision forward error correction decoding
Panem et al. Polynomials in error detection and correction in data communication system
WO2001076080A9 (en) Slotted mode decoder state metric initialization
Sonawane et al. Implementation of RS-CC Encoder and Decoder using MATLAB
MXPA99006562A (en) Method and apparatus for transmitting and receiving concatenated code data
Kavehrad Implementation of a self-orthogonal convolutional code used in satellite communications
KR100645730B1 (ko) 매직 매트릭스를 이용한 인터리빙 방법
WO2004019498A1 (en) Convolutional decoder and method for decoding demodulated values
Rudolph et al. Forward error correction techniques for mobile satellite communications
Richharia et al. Coding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170711

Year of fee payment: 12

EXPY Expiration of term