KR100622812B1 - Method for fabricating the gate structure of semiconductor device - Google Patents

Method for fabricating the gate structure of semiconductor device Download PDF

Info

Publication number
KR100622812B1
KR100622812B1 KR1020040115659A KR20040115659A KR100622812B1 KR 100622812 B1 KR100622812 B1 KR 100622812B1 KR 1020040115659 A KR1020040115659 A KR 1020040115659A KR 20040115659 A KR20040115659 A KR 20040115659A KR 100622812 B1 KR100622812 B1 KR 100622812B1
Authority
KR
South Korea
Prior art keywords
silicon
gate
film
semiconductor device
forming
Prior art date
Application number
KR1020040115659A
Other languages
Korean (ko)
Other versions
KR20060077023A (en
Inventor
김학동
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115659A priority Critical patent/KR100622812B1/en
Publication of KR20060077023A publication Critical patent/KR20060077023A/en
Application granted granted Critical
Publication of KR100622812B1 publication Critical patent/KR100622812B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 게이트 제조 방법에 관한 것으로, 실리콘 기판 상에 불순물을 주입하여 웰을 형성하는 단계; 상기 웰 상에 게이트 LPCVD 방법을 사용하여 실리콘 스타터막을 형성하는 단계; 상기 실리콘 스타터막 상에 실리콘 게르마늄막을 형성하는 단계; 상기 실리콘 게르마늄막 상에 실리콘 캡막을 형성하는 단계; 플루오르 이온을 주입하는 단계; RTA 어닐링을 하는 단계 및 상기 형성된 실리콘 스타터막, 실리콘 게르마늄막 및 실리콘 캡막을 RIE로 식각하여 패터닝하는 단계로 이루어짐에 기술적 특징이 있고, 실리콘 게르마늄 게이트를 형성하고, 플루오르 이온을 주입한 후, 열처리 공정을 실시함으로써, 플루오르가 붕소의 침투를 억제하고, 단채널 효과를 향상하여 반도체 소자의 특성을 향상하는 효과가 있다.The present invention relates to a method for manufacturing a gate of a semiconductor device, comprising: forming a well by implanting impurities on a silicon substrate; Forming a silicon starter film on the well using a gate LPCVD method; Forming a silicon germanium film on the silicon starter film; Forming a silicon cap film on the silicon germanium film; Implanting fluorine ions; RTA annealing and etching and patterning the formed silicon starter film, silicon germanium film and silicon cap film by RIE, the silicon germanium gate is formed, the fluorine ions are injected, and then a heat treatment process By performing the above, fluorine has an effect of suppressing the penetration of boron, improving the short channel effect, and improving the characteristics of the semiconductor element.

게이트 산화막, 플루오르 이온Gate oxide, fluorine ion

Description

반도체 소자의 게이트 제조 방법{Method for fabricating the gate structure of semiconductor device}Method for fabricating the gate structure of semiconductor device

도 1a 및 도 1b는 종래의 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단면도이다.1A and 1B are cross-sectional views illustrating a conventional polysilicon gate manufacturing method.

도 2a 내지 도 2c는 본 발명에 따른 게이트 제조 방법을 나타내는 공정 단면도이다.2A to 2C are cross-sectional views illustrating a method for manufacturing a gate according to the present invention.

본 발명은 반도체 소자의 게이트 제조 방법에 관한 것으로, 보다 자세하게는 플루오르 이온을 주입하여 붕소의 확산을 예방하는 게이트 전극 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a gate of a semiconductor device, and more particularly, to a method for manufacturing a gate electrode to prevent the diffusion of boron by injecting fluorine ions.

일반적으로 모스형 반도체 소자는 금속-산화막-반도체의 콘덴서 구조를 사용하는 것으로, 금속 전극과 반도체 기판 사이에 인가된 바이어스에 의해서 반도체 기판 위의 산화막 바로 밑에 전류의 통로가 되어 야할 채널이 형성되고, 그것이 바 이어스의 값에 의해 제어되는 것이 기본 원리이다. 따라서, 금속 전극으로서 가장 기본적인 전극 재료인 알루미늄을 게이트 전극으로 사용해서 반도체 소자의 개발이 시도되었다.In general, the MOS type semiconductor device uses a capacitor structure of a metal-oxide film-semiconductor, and a channel to be a current path is formed directly under the oxide film on the semiconductor substrate by a bias applied between the metal electrode and the semiconductor substrate. The basic principle is that it is controlled by the value of the bias. Accordingly, development of a semiconductor device has been attempted using aluminum, which is the most basic electrode material, as a metal electrode as a gate electrode.

알루미늄 게이트의 경우에는 특히, 모스 트랜지스터의 소스/드레인 부분의 확산층을 형성한 다음 알루미늄 전극을 만들기 때문에, 알루미늄의 패턴을 접합하기 위한 글라스 마스크를 반도체 기판 상에 위치 조정할 때 오차분의 여유를 소스/드레인과 게이트 전극의 오버랩으로서 수취할 필요가 있다. In the case of an aluminum gate, in particular, since the diffusion layer of the source / drain portion of the MOS transistor is formed, and then an aluminum electrode is formed, a margin of error is provided when the glass mask for bonding the pattern of aluminum is positioned on the semiconductor substrate. It needs to be received as an overlap between the drain and the gate electrode.

상기 오버랩은 점유 패턴 면적을 증가시킴과 동시에 게이트 전극과 드레인 전극간의 궤환 용량을 증가시켜 회로의 스위칭 스피드에 중대한 영향을 미치며, 결과적으로 게이트 전극 자체의 면적이 증가되어 입력 용량을 증가시킴으로써 회로의 스위칭 스피드를 저하시킨다.The overlap increases the occupied pattern area and at the same time increases the feedback capacitance between the gate electrode and the drain electrode, which significantly affects the switching speed of the circuit. As a result, the area of the gate electrode itself is increased to increase the input capacitance, thereby switching the circuit. Decreases the speed

이에 대응하여 자기 정합 게이트 형성이 가능하도록 한 것이 실리콘 게이트 전극이다. 이것은 채널 부분의 마스킹은 게이트 전극 자체로부터 이루어지므로 마스크 정렬 오차를 고려할 필요가 전혀 없고, 게이트 전극과의 소스/드레인의 오버랩은 극히 적으며 확산층의 가로방향이 늘어난 것뿐이다. Correspondingly, the silicon gate electrode is capable of forming a self-matching gate. This masking of the channel portion is made from the gate electrode itself, so there is no need to consider the mask alignment error, the source / drain overlap with the gate electrode is extremely small and only the transverse direction of the diffusion layer is increased.

이 때문에 궤환 용량 및 게이트 용량 모두 대단히 적고, 회로의 스위칭 특성이 대폭적으로 향상된다. 그리고, 반도체 소자의 비트 라인(bit line) 등을 형성하기 위한 실리콘 게이트 기술은 게이트에 사용되고 있는 다결정 실리콘의 저항값을 저감하기 위해서 실리사이드를 형성하고 있다.For this reason, both the feedback capacitance and the gate capacitance are very small, and the switching characteristics of the circuit are greatly improved. The silicon gate technology for forming bit lines and the like of semiconductor devices forms silicides in order to reduce the resistance value of polycrystalline silicon used for the gate.

도 1a 및 도 1b는 종래의 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단 면도이다. 먼저, 도 1a에 도시한 바와 같이, 실리콘 기판(1)를 열산화하여 게이트 영역의 유전체 역할을 하는 게이트 산화막(2)을 양질의 순수한 산화실리콘(SiO2)의 얇은 막으로 열 성장시킨다. 1A and 1B are process steps illustrating a conventional polysilicon gate manufacturing method. First, as shown in FIG. 1A, the silicon substrate 1 is thermally oxidized to thermally grow the gate oxide film 2 serving as a dielectric of the gate region, into a thin film of high quality pure silicon oxide (SiO 2 ).

그리고, 열 성장된 게이트 산화막(2) 상부에 반도체 소자의 비트 라인 등과 같은 게이트를 형성하기 위하여, 폴리 실리콘막(3)을 화학 기상 증착법(chemical vapor deposition ; CVD)에 의해 증착시킨다. 이때, 폴리 실리콘막(3)을 형성하기 위한 화학 기상 증착은 가열로나 급속 열처리 공정(rapid thermal processing) 장비에서 사일엔(SiH4) 가스를 공급하여 결정(grain) 형태로 성장된 폴리 실리콘막이 되도록 한다. Then, in order to form a gate such as a bit line of a semiconductor element on the thermally grown gate oxide film 2, the polysilicon film 3 is deposited by chemical vapor deposition (CVD). In this case, the chemical vapor deposition for forming the polysilicon film 3 may be a polysilicon film grown in a grain form by supplying SiH 4 gas in a heating furnace or rapid thermal processing equipment. do.

그리고, 이온 주입 공정에 의해 인(P)이나 비소(As) 등의 불순물을 주입하여 도핑 폴리 실리콘막(3)을 형성하고, 어닐링(annealing)하여 폴리 실리콘막(3)의 내부 저항을 감소시켜 폴리 실리콘 고유의 전기적 특성을 회복시킨다. 그 다음, 폴리 실리콘막(3)의 접촉 저항을 감소시키기 위하여, 폴리 실리콘막(3) 상부에 텅스텐막(4)을 증착하고, 어닐링하여 텅스텐 실리사이드(4)를 형성한다. 그 다음, 텅스텐 실리사이드(4) 상부에 포토레지스트(5)를 도포하고, 게이트 패턴의 마스크를 이용하여 포토레지스트(5)를 노광 현상함으로써, 게이트 형성을 위한 포토레지스트 패턴(5)을 형성한다.The dopant polysilicon film 3 is formed by implanting impurities such as phosphorus (P) and arsenic (As) by an ion implantation process, and then annealing to reduce the internal resistance of the polysilicon film 3. Restore the intrinsic electrical properties of polysilicon. Then, in order to reduce the contact resistance of the polysilicon film 3, a tungsten film 4 is deposited on the polysilicon film 3 and annealed to form the tungsten silicide 4. Next, the photoresist 5 is applied on the tungsten silicide 4 and the photoresist 5 is exposed to light using a mask of the gate pattern to form the photoresist pattern 5 for forming the gate.

그 다음, 도 1b에 도시한 바와 같이, 포토레지스트 패턴(5)을 마스크로 텅스텐 실리사이드(4), 폴리 실리콘막(3), 게이트 산화막(2)을 연속하여 식각한 후, 포 토레지스트 패턴(5)을 제거하여 폴리 실리콘 게이트를 완성한다.1B, the tungsten silicide 4, the polysilicon film 3, and the gate oxide film 2 are successively etched using the photoresist pattern 5 as a mask, and then the photoresist pattern ( 5) to complete the polysilicon gate.

상기와 같은 종래 기술은 포토레지스트 마스크로 형성된 폴리 실리콘의 패턴에 따라 폴리 실리콘 게이트를 정의하는 것으로 소자가 집적화되면서 채널이 작아져 이때 포토 장비의 하드웨어의 스펙(Spec)에 의존하게 되는 문제점이 있었다.The prior art as described above defines a polysilicon gate according to a pattern of polysilicon formed by a photoresist mask, and as a device is integrated, a channel becomes smaller and there is a problem in that it depends on a specification of hardware of photo equipment.

따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 실리콘 게르마늄 게이트를 형성하고, 플루오르(F+) 이온을 주입한 후, 열처리 공정을 실시하여 붕소의 침투를 억제하고, 단채널 효과(Short Channel Effect)를 향상할 수 있는 반도체 소자의 게이트 제조 방법을 제공함에 본 발명의 목적이 있다.Accordingly, the present invention is to solve the above-mentioned disadvantages and problems of the prior art, to form a silicon germanium gate, injecting fluorine (F +) ions, and then performing a heat treatment process to suppress the penetration of boron, SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a gate of a semiconductor device capable of improving short channel effects.

본 발명의 상기 목적은 실리콘 기판 상에 불순물을 주입하여 웰을 형성하는 단계; 상기 웰 상에 게이트 LPCVD 방법을 사용하여 실리콘 스타터막을 형성하는 단계; 상기 실리콘 스타터막 상에 실리콘 게르마늄막을 형성하는 단계; 상기 실리콘 게르마늄막 상에 실리콘 캡막을 형성하는 단계; 플루오르 이온을 주입하는 단계; RTA 어닐링을 하는 단계 및 상기 형성된 실리콘 스타터막, 실리콘 게르마늄막 및 실리콘 캡막을 RIE로 식각하여 패터닝하는 단계를 포함하여 이루어진 반도체 소자의 게이트 제조 방법에 의해 달성된다.The object of the present invention is to form a well by implanting impurities on a silicon substrate; Forming a silicon starter film on the well using a gate LPCVD method; Forming a silicon germanium film on the silicon starter film; Forming a silicon cap film on the silicon germanium film; Implanting fluorine ions; RTA annealing and etching and patterning the formed silicon starter film, silicon germanium film and silicon cap film by RIE to achieve a gate manufacturing method of a semiconductor device.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 2a 내지 도 2c는 본 발명에 따른 게이트 제조 방법을 나타내는 공정 단면도이다.
도 2a에 도시된 바와 같이, 실리콘 기판 상에 활성 영역에 붕소(B)와 같은 p형 불순물 또는 인(P)과 같은 n형 불순물을 주입하여 p형 또는 n형 웰(미도시)을 형성하고, STI(Shallow Trench Isolation) 방법을 이용하여 소자 분리막(미도시)을 형성한다. 본 실시예에서는 실리콘 기판 상에 붕소와 같은 P형 불순물이 주입된다. 2A to 2C are cross-sectional views illustrating a method for manufacturing a gate according to the present invention.
As shown in FIG. 2A, p-type impurities such as boron (B) or n-type impurities such as phosphorus (P) are implanted into an active region on a silicon substrate to form a p-type or n-type well (not shown). A device isolation layer (not shown) is formed by using a shallow trench isolation (STI) method. In this embodiment, P-type impurities such as boron are implanted on the silicon substrate.

이후, 게이트 산화막을 실리콘 기판 상에 형성한다.Thereafter, a gate oxide film is formed on the silicon substrate.
게이트 산화막이 형성된 후,After the gate oxide film is formed, LPCVD(Low Pressure Chemical Vapor Deposition) 방법을 사용하여 실란(SiH4) 가스를 500℃~900℃의 온도로 기상 증착하여 게이트 산화막 상에 폴리 실리콘으로 이루어진 실리콘 스타터막(110)(Silicon Starter Layer)을 형성한다. 본 실시예에서, 상기 실리콘 스타터막(110)은 1000Å~2000Å의 두께로 형성하며, 실리콘 스타터막은 후술될 실리콘 게르마늄막에 포함된 게르마늄 이온이 게이트 산화막을 통해 실리콘 기판으로 확산되는 것을 방지하는 역할을 한다.Vapor deposition of a silane (SiH4) gas at a temperature of 500 ° C to 900 ° C using a low pressure chemical vapor deposition (LPCVD) method to form a silicon starter layer 110 made of polysilicon on the gate oxide layer do. In this embodiment, the silicon starter film 110 is formed to a thickness of 1000 ~ 2000Å, the silicon starter film serves to prevent the germanium ions contained in the silicon germanium film to be described later diffused to the silicon substrate through the gate oxide film. do.

상기 실리콘 스타터막(110) 상에 실리콘 게르마늄막(120)(Si0.2Ge0.8 Layer)을 100Å~500Å의 두께로 형성하고, 그 상부에 실리콘 캡막(130)(Silicon Cap Layer)을 500Å~1000Å의 두께로 형성하여 실리콘 게르마늄 게이트(140)를 형성한다.A silicon germanium layer 120 (Si 0.2 Ge 0.8 Layer) is formed on the silicon starter layer 110 to have a thickness of 100 μs to 500 μs, and a silicon cap layer 130 (Silicon Cap Layer) of 500 μs to 1000 μs is formed thereon. The silicon germanium gate 140 is formed by the thickness thereof.

도 2b에 도시된 바와 같이, 플루오르(F+) 이온으로 이온을 주입한다. 상기 플루오르 이온의 주입 에너지는 50keV~200keV이고, 주입량은 1E13~1E14 ions/cm2으로 한다.As shown in FIG. 2B, ions are implanted with fluorine (F +) ions. The implantation energy of the fluorine ions is 50 keV to 200 keV, and the implantation amount is 1E13 to 1E14 ions / cm 2 .

이후, RTA(Rapid Thermal Annealing)를 이용하여 어닐링을 실시한다. 상기 RTA 어닐링은 N2 분위기에서 공정온도는 1000℃이고, 시간은 30초로 한다.Thereafter, annealing is performed using RTA (Rapid Thermal Annealing). In the RTA annealing, the process temperature is 1000 ° C. and the time is 30 seconds in an N 2 atmosphere.

도 2c에 도시된 바와 같이, 상기 도 2a에 형성된 실리콘 게르마늄 게이트(140)를 RIE(Reactive Ion Etch) 식각 방법을 통해 식각하여 패터닝하면 실리콘 게르마늄 게이트(150)가 형성된다.As shown in FIG. 2C, when the silicon germanium gate 140 formed in FIG. 2A is etched and patterned through a reactive ion etching (RIE) etching method, the silicon germanium gate 150 is formed.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.

따라서, 본 발명의 반도체 소자의 게이트 산화막 제조 방법은 실리콘 게르마늄 게이트를 형성하고, 플루오르 이온을 주입한 후, 열처리 공정을 실시함으로써, 플루오르가 실리콘 기판 상에 주입된 붕소의 확산을 억제하고, 단채널 효과를 향상하여 반도체 소자의 특성을 향상하는 효과가 있다.Therefore, in the method for manufacturing a gate oxide film of the semiconductor device of the present invention, by forming a silicon germanium gate, implanting fluorine ions, and then performing a heat treatment process, diffusion of boron implanted on the silicon substrate is suppressed and a short channel By improving the effect, there is an effect of improving the characteristics of the semiconductor device.

Claims (7)

반도체 소자의 게이트 제조 방법에 있어서,In the gate manufacturing method of a semiconductor element, 실리콘 기판 상에 불순물을 주입하여 웰을 형성하는 단계;Implanting impurities on the silicon substrate to form a well; 상기 웰 상에 게이트 LPCVD 방법을 사용하여 실리콘 스타터막을 형성하는 단계;Forming a silicon starter film on the well using a gate LPCVD method; 상기 실리콘 스타터막 상에 실리콘 게르마늄막을 형성하는 단계;Forming a silicon germanium film on the silicon starter film; 상기 실리콘 게르마늄막 상에 실리콘 캡막을 형성하는 단계;Forming a silicon cap film on the silicon germanium film; 플루오르 이온을 주입하는 단계;Implanting fluorine ions; RTA 어닐링을 하는 단계; 및Performing RTA annealing; And 상기 형성된 실리콘 스타터막, 실리콘 게르마늄막 및 실리콘 캡막을 RIE로 식각하여 패터닝하는 단계Etching and patterning the formed silicon starter layer, the silicon germanium layer, and the silicon cap layer by RIE 를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 게이트 제조 방법. Gate manufacturing method of a semiconductor device, characterized in that comprises a. 제 1항에 있어서,The method of claim 1, 상기 LPCVD 방법은 500℃~900℃의 온도로 진행하는 것을 특징으로 하는 반도체 소자의 게이트 제조 방법.The LPCVD method is a method for manufacturing a gate of a semiconductor device, characterized in that proceeding at a temperature of 500 ℃ ~ 900 ℃. 제 1항에 있어서,The method of claim 1, 상기 실리콘 스타터막의 두께는 1000Å~2000Å인 것을 특징으로 하는 반도체 소자의 게이트 제조 방법. Gate method of producing a semiconductor device, characterized in that the thickness of the silicon film is the starter of 1000Å ~ 2000Å. 제 1항에 있어서,The method of claim 1, 상기 실리콘 게르마늄막의 두께는 100Å~500Å인 것을 특징으로 하는 반도체 소자의 게이트 제조 방법. Gate method of producing a semiconductor device, characterized in that the thickness of the silicon germanium film is 100Å ~ 500Å. 제 1항에 있어서,The method of claim 1, 상기 실리콘 캡막의 두께는 500Å~1000Å인 것을 특징으로 하는 반도체 소자의 게이트 제조 방법. Gate method of producing a semiconductor device, characterized in that the silicon cap film thickness of 500Å ~ 1000Å. 제 1항에 있어서,The method of claim 1, 상기 플루오르 이온은 주입 에너지 50keV~200keV, 플루오르 이온의 주입량은 1E13~1E14 ions/cm2으로 주입하는 것을 특징으로 하는 반도체 소자의 게이트 제조 방법.The fluorine ion is implanted energy of 50keV ~ 200keV, the injection amount of fluorine ion is implanted at 1E13 ~ 1E14 ions / cm 2 gate manufacturing method of a semiconductor device. 제 1항에 있어서,The method of claim 1, 상기 RTA 어닐링은 N2 분위기에서 공정온도는 1000℃, 시간은 30초인 것을 특징으로 하는 반도체 소자의 게이트 제조 방법.The RTA annealing method for manufacturing a gate of a semiconductor device, characterized in that the process temperature in the N 2 atmosphere 1000 ℃, time 30 seconds.
KR1020040115659A 2004-12-29 2004-12-29 Method for fabricating the gate structure of semiconductor device KR100622812B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115659A KR100622812B1 (en) 2004-12-29 2004-12-29 Method for fabricating the gate structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115659A KR100622812B1 (en) 2004-12-29 2004-12-29 Method for fabricating the gate structure of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060077023A KR20060077023A (en) 2006-07-05
KR100622812B1 true KR100622812B1 (en) 2006-09-18

Family

ID=37169147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115659A KR100622812B1 (en) 2004-12-29 2004-12-29 Method for fabricating the gate structure of semiconductor device

Country Status (1)

Country Link
KR (1) KR100622812B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03280471A (en) * 1990-03-28 1991-12-11 Sharp Corp Manufacture of semiconductor device
JPH11163345A (en) 1997-09-29 1999-06-18 Matsushita Electron Corp Manufacture of semiconductor device
KR20030093803A (en) * 2002-06-05 2003-12-11 주식회사 하이닉스반도체 Method for fabricating semiconductor device having dual threshold voltage
KR20040054919A (en) * 2002-12-18 2004-06-26 주식회사 하이닉스반도체 Method of manufacturing a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03280471A (en) * 1990-03-28 1991-12-11 Sharp Corp Manufacture of semiconductor device
JPH11163345A (en) 1997-09-29 1999-06-18 Matsushita Electron Corp Manufacture of semiconductor device
KR20030093803A (en) * 2002-06-05 2003-12-11 주식회사 하이닉스반도체 Method for fabricating semiconductor device having dual threshold voltage
KR20040054919A (en) * 2002-12-18 2004-06-26 주식회사 하이닉스반도체 Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
KR20060077023A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
US6855641B2 (en) CMOS transistor having different PMOS and NMOS gate electrode structures and method of fabrication thereof
KR100861835B1 (en) Method for fabricating semiconductor for a dual gate cmos
US5494843A (en) Method for forming MOSFET devices
KR100400249B1 (en) Method for forming the MOS transistor in semiconductor device
KR100396709B1 (en) method for manufacturing of semiconductor device
KR20050064011A (en) Method for fabricating semiconductor device
JPH09190983A (en) Manufacture of semiconductor device
KR100622812B1 (en) Method for fabricating the gate structure of semiconductor device
US20060014389A1 (en) Method of manufacturing semiconductor device
JP4146121B2 (en) Manufacturing method of semiconductor device
KR19980081779A (en) MOOS transistor and its manufacturing method
KR100613098B1 (en) Method for fabricating the gate oxide of semiconductor device
KR100699594B1 (en) Method for forming silicide of semiconductor device
KR100705233B1 (en) Method of manufacturing a semiconductor device
KR100604045B1 (en) Method for fabricating the poly silicon gate of semiconductor device
KR100598284B1 (en) Fabricating method of semiconductor device
KR100611786B1 (en) Method for fabrication of mos transistor
KR100588784B1 (en) Fabricating method of semiconductor device
KR100531105B1 (en) Fabricating method of semiconductor device
KR970005147B1 (en) Semiconductor memory device
KR101128699B1 (en) Method for manufacturing a semiconductor device
KR100546812B1 (en) Fabricating method of semiconductor device
KR100580050B1 (en) Method for fabricating the poly silicon gate of semiconductor device
KR20000066156A (en) Semiconductor device manufacturing method
KR20020091889A (en) A doping method of n-type metal oxide semiconductor gate at the same time with source/drain junction

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee