KR100604045B1 - Method for fabricating the poly silicon gate of semiconductor device - Google Patents

Method for fabricating the poly silicon gate of semiconductor device Download PDF

Info

Publication number
KR100604045B1
KR100604045B1 KR1020040115679A KR20040115679A KR100604045B1 KR 100604045 B1 KR100604045 B1 KR 100604045B1 KR 1020040115679 A KR1020040115679 A KR 1020040115679A KR 20040115679 A KR20040115679 A KR 20040115679A KR 100604045 B1 KR100604045 B1 KR 100604045B1
Authority
KR
South Korea
Prior art keywords
gate
polysilicon
poly
polysilicon film
film
Prior art date
Application number
KR1020040115679A
Other languages
Korean (ko)
Other versions
KR20060077038A (en
Inventor
김학동
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115679A priority Critical patent/KR100604045B1/en
Publication of KR20060077038A publication Critical patent/KR20060077038A/en
Application granted granted Critical
Publication of KR100604045B1 publication Critical patent/KR100604045B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Abstract

본 발명은 반도체 소자의 폴리 실리콘 게이트 제조 방법에 관한 것으로, 실리콘 기판 상에 게이트 산화막과 폴리 실리콘막을 순차적으로 형성하는 단계; 폴리 게이트 저항을 형성할 영역에 포토 마스크를 오픈하는 단계; 불순물 이온과 질소 이온을 순차적으로 주입하는 단계 및 열처리 공정을 진행하여 상기 이온 주입된 질소가 폴리 게이트 저항 표면에 분리되면서 질화물 부동막을 형성하는 단계로 이루어짐에 기술적 특징이 있고, 폴리 실리콘막을 형성하고 폴리 게이트 저항을 형성할 부분을 포토 마스크로 오픈한 후, 폴리 게이트 저항에 불순물을 주입하고, 이후 수소의 침투를 방지하기 위해 질소 이온을 주입하여 질화물 부동막을 형성함으로써 폴리 게이트 저항을 안정적으로 형성하는 효과가 있다.The present invention relates to a method for manufacturing a polysilicon gate of a semiconductor device, the method comprising: sequentially forming a gate oxide film and a polysilicon film on a silicon substrate; Opening a photo mask in a region where a poly gate resistor is to be formed; It is characterized by the step of sequentially implanting impurity ions and nitrogen ions and a heat treatment process to form a nitride passivation film while the ion implanted nitrogen is separated on the poly gate resistance surface, forming a polysilicon film and poly The effect of stably forming the poly gate resistance by opening a portion to form the gate resistance with a photo mask, injecting impurities into the poly gate resistance, and then implanting nitrogen ions to prevent the penetration of hydrogen to form a nitride passivation film. There is.

폴리 실리콘막, 폴리 게이트 저항, 질화물 부동막Polysilicon film, poly gate resistor, nitride passivation film

Description

반도체 소자의 폴리 실리콘 게이트 제조 방법{Method for fabricating the poly silicon gate of semiconductor device} Method for fabricating the poly silicon gate of semiconductor device             

도 1a 및 도 1b는 종래의 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단면도이다.1A and 1B are cross-sectional views illustrating a conventional polysilicon gate manufacturing method.

도 2a 내지 도 2c는 본 발명에 따른 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단면도이다.2A to 2C are cross-sectional views illustrating a method of manufacturing a polysilicon gate according to the present invention.

본 발명은 반도체 소자의 폴리 실리콘 게이트 제조 방법에 관한 것으로, 보다 자세하게는 수소의 침투를 방지하기 위해 질화물 부동막을 형성하여 폴리 게이트 저항을 안정적으로 형성하는 폴리 실리콘 게이트 제조 방법에 관한 것이다.The present invention relates to a polysilicon gate manufacturing method of a semiconductor device, and more particularly, to a polysilicon gate manufacturing method for stably forming a poly gate resistance by forming a nitride passivation film to prevent the penetration of hydrogen.

일반적으로 모스형 반도체 소자는 금속-산화막-반도체의 콘덴서 구조를 사용하는 것으로, 금속 전극과 반도체 기판 사이에 인가된 바이어스에 의해서 반도체 기판 위의 산화막 바로 밑에 전류의 통로가 되어야할 채널이 형성되고, 그것이 바 이어스의 값에 의해 제어되는 것이 기본 원리이다. 따라서, 금속 전극으로서 가장 기본적인 전극 재료인 알루미늄을 게이트 전극으로 사용해서 반도체 소자의 개발이 시도되었다.In general, the MOS-type semiconductor device uses a capacitor structure of a metal-oxide film-semiconductor, and a channel to be a passage of current is formed directly under the oxide film on the semiconductor substrate by a bias applied between the metal electrode and the semiconductor substrate. The basic principle is that it is controlled by the value of the bias. Accordingly, development of a semiconductor device has been attempted using aluminum, which is the most basic electrode material, as a metal electrode as a gate electrode.

알루미늄 게이트의 경우에는 특히, 모스 트랜지스터의 소스/드레인 부분의 확산층을 형성한 다음 알루미늄 전극을 만들기 때문에, 알루미늄의 패턴을 접합하기 위한 글라스 마스크를 반도체 기판 상에 위치 조정할 때 오차분의 여유를 소스/드레인과 게이트 전극의 오버랩으로서 수취할 필요가 있다. In the case of an aluminum gate, in particular, since the diffusion layer of the source / drain portion of the MOS transistor is formed, and then an aluminum electrode is formed, a margin of error is provided when the glass mask for bonding the pattern of aluminum is positioned on the semiconductor substrate. It needs to be received as an overlap between the drain and the gate electrode.

상기 오버랩은 점유 패턴 면적을 증가시킴과 동시에 게이트 전극과 드레인 전극간의 궤환 용량을 증가시켜 회로의 스위칭 스피드에 중대한 영향을 미치며, 결과적으로 게이트 전극 자체의 면적이 증가되어 입력 용량을 증가시킴으로써 회로의 스위칭 스피드를 저하시킨다.The overlap increases the occupied pattern area and at the same time increases the feedback capacitance between the gate electrode and the drain electrode, which significantly affects the switching speed of the circuit. As a result, the area of the gate electrode itself is increased to increase the input capacitance, thereby switching the circuit. Decreases the speed

이에 대응하여 자기 정합 게이트 형성이 가능하도록 한 것이 실리콘 게이트 전극이다. 이것은 채널 부분의 마스킹은 게이트 전극 자체로부터 이루어지므로 마스크 정렬 오차를 고려할 필요가 전혀 없고, 게이트 전극과의 소스/드레인의 오버랩은 극히 적으며 확산층의 가로방향이 늘어난 것뿐이다. Correspondingly, the silicon gate electrode is capable of forming a self-matching gate. This masking of the channel portion is made from the gate electrode itself, so there is no need to consider the mask alignment error, the source / drain overlap with the gate electrode is extremely small and only the transverse direction of the diffusion layer is increased.

이 때문에 궤환 용량 및 게이트 용량 모두 대단히 적고, 회로의 스위칭 특성이 대폭적으로 향상된다. 그리고, 반도체 소자의 비트 라인(bit line) 등을 형성하기 위한 실리콘 게이트 기술은 게이트에 사용되고 있는 다결정 실리콘의 저항값을 저감하기 위해서 실리사이드를 형성하고 있다.For this reason, both the feedback capacitance and the gate capacitance are very small, and the switching characteristics of the circuit are greatly improved. The silicon gate technology for forming bit lines and the like of semiconductor devices forms silicides in order to reduce the resistance value of polycrystalline silicon used for the gate.

도 1a 및 도 1b는 종래의 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단 면도이다. 먼저, 도 1a에 도시한 바와 같이, 실리콘 기판(1)를 열산화하여 게이트 영역의 유전체 역할을 하는 게이트 산화막(2)을 양질의 순수한 산화실리콘(SiO2)의 얇은 막으로 열 성장시킨다. 1A and 1B are process steps illustrating a conventional polysilicon gate manufacturing method. First, as shown in FIG. 1A, the silicon substrate 1 is thermally oxidized to thermally grow the gate oxide film 2 serving as a dielectric of the gate region, into a thin film of high quality pure silicon oxide (SiO 2 ).

그리고, 열 성장된 게이트 산화막(2) 상부에 반도체 소자의 비트 라인 등과 같은 게이트를 형성하기 위하여, 폴리 실리콘막(3)을 화학 기상 증착법(chemical vapor deposition ; CVD)에 의해 증착시킨다. 이때, 폴리 실리콘막(3)을 형성하기 위한 화학 기상 증착은 가열로나 급속 열처리 공정(rapid thermal processing) 장비에서 사일엔(SiH4) 가스를 공급하여 다결정(poly grain) 형태로 성장된 폴리 실리콘막이 되도록 한다. Then, in order to form a gate such as a bit line of a semiconductor element on the thermally grown gate oxide film 2, the polysilicon film 3 is deposited by chemical vapor deposition (CVD). At this time, the chemical vapor deposition for forming the polysilicon film 3 is a polysilicon film grown in a poly grain form by supplying SiH 4 gas in a heating furnace or rapid thermal processing equipment. Be sure to

그리고, 이온 주입 공정에 의해 인(P)이나 비소(As) 등의 불순물을 주입하여 도핑 폴리 실리콘막(3)을 형성하고, 어닐링(annealing)하여 폴리 실리콘막(3)의 내부 저항을 감소시켜 폴리 실리콘 고유의 전기적 특성을 회복시킨다. 그 다음, 폴리 실리콘막(3)의 접촉 저항을 감소시키기 위하여, 폴리 실리콘막(3) 상부에 텅스텐막(4)을 증착하고, 어닐링하여 텅스텐 실리사이드(4)를 형성한다. 그 다음, 텅스텐 실리사이드(4) 상부에 포토레지스트(5)를 도포하고, 게이트 패턴의 마스크를 이용하여 포토레지스트(5)를 노광 현상함으로써, 게이트 형성을 위한 포토레지스트 패턴(5)을 형성한다.The dopant polysilicon film 3 is formed by implanting impurities such as phosphorus (P) and arsenic (As) by an ion implantation process, and then annealing to reduce the internal resistance of the polysilicon film 3. Restore the intrinsic electrical properties of polysilicon. Then, in order to reduce the contact resistance of the polysilicon film 3, a tungsten film 4 is deposited on the polysilicon film 3 and annealed to form the tungsten silicide 4. Next, the photoresist 5 is applied on the tungsten silicide 4 and the photoresist 5 is exposed to light using a mask of the gate pattern to form the photoresist pattern 5 for forming the gate.

그 다음, 도 1b에 도시한 바와 같이, 포토레지스트 패턴(5)을 마스크로 텅스텐 실리사이드(4), 폴리 실리콘막(3), 게이트 산화막(2)을 연속하여 식각한 후, 포 토레지스트 패턴(5)을 제거하여 폴리 실리콘 게이트를 완성한다.1B, the tungsten silicide 4, the polysilicon film 3, and the gate oxide film 2 are successively etched using the photoresist pattern 5 as a mask, and then the photoresist pattern ( 5) to complete the polysilicon gate.

상기와 같은 종래 기술은 반도체 소자 중 논리 소자 형성시 폴리 저항을 형성하고 있으나, 수소의 침투로 인해, 폴리 저항이 전압의 변동 및 온도의 변화에 따라 불안정한 문제점이 있었다.The prior art as described above forms a poly resistor when forming a logic element among semiconductor devices, but due to the penetration of hydrogen, the poly resistor has an unstable problem due to a voltage change and a temperature change.

따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 폴리 실리콘막을 형성하고 폴리 게이트 저항을 형성할 부분을 포토 마스크로 오픈한 후, 폴리 게이트 저항에 불순물을 주입하고, 이후 수소의 침투를 방지하기 위해 질소 이온을 주입하여 질화물 부동막(Nitride Passivation Layer)을 형성하여 폴리 게이트 저항을 안정적으로 형성하는 반도체 소자의 폴리 실리콘 게이트 제조 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the above-mentioned disadvantages and problems of the prior art, after forming a polysilicon film and opening a portion to form a poly gate resistor with a photo mask, and then implant impurities into the poly gate resistor, Thereafter, an object of the present invention is to provide a method for manufacturing a polysilicon gate of a semiconductor device in which a nitrogen passivation layer is implanted to form a nitride passivation layer to stably form a poly gate resistance in order to prevent penetration of hydrogen.

본 발명의 상기 목적은 실리콘 기판 상에 게이트 산화막과 폴리 실리콘막을 순차적으로 형성하는 단계; 폴리 게이트 저항을 형성할 영역에 포토 마스크를 오픈하는 단계; 불순물 이온과 질소 이온을 순차적으로 주입하는 단계 및 열처리 공정을 진행하여 상기 이온 주입된 질소가 폴리 게이트 저항 표면에 분리되면서 질화물 부동막을 형성하는 단계를 포함하여 이루어진 반도체 소자의 폴리 실리콘 게이트 제조 방법에 의해 달성된다.The object of the present invention comprises the steps of sequentially forming a gate oxide film and a polysilicon film on a silicon substrate; Opening a photo mask in a region where a poly gate resistor is to be formed; Sequentially implanting impurity ions and nitrogen ions, and performing a heat treatment process to form a nitride passivation layer while the ion-implanted nitrogen is separated on the poly gate resistance surface. Is achieved.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 2a 내지 도 2c는 본 발명에 따른 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단면도이다. 도 2a에 도시된 바와 같이, 실리콘 기판(100) 상에 게이트 산화막(110)과 폴리 실리콘막(120)을 형성한다. 상기 게이트 산화막(110)과 폴리 실리콘막(120)은 폴리 게이트 저항(130)이다. 상기 폴리 게이트 저항(130)을 형성할 영역에 포토 마스크(140)를 오픈한다.2A to 2C are cross-sectional views illustrating a method of manufacturing a polysilicon gate according to the present invention. As shown in FIG. 2A, a gate oxide film 110 and a polysilicon film 120 are formed on the silicon substrate 100. The gate oxide film 110 and the polysilicon film 120 are poly gate resistors 130. The photo mask 140 is opened in an area where the poly gate resistor 130 is to be formed.

이후, 폴리 게이트 저항(130)에 불순물을 이온 주입한다. 상기 불순물은 이불화 붕소(BF2+) 또는 붕소(B+)로 이온 주입하는데, 상기 이불화 붕소 또는 붕소 이온의 주입 에너지는 10keV~80keV이고, 이불화 붕소 또는 붕소 이온의 주입량은 1E15ions/cm2~1E16ions/cm2로 이온 주입한다. 상기 폴리 게이트 저항(130)의 값에 따라 이온 주입 조건을 변경한다.Thereafter, impurities are implanted into the poly gate resistor 130. The impurities quilt boron (BF 2 +) or boron (B +) by ion for implantation, wherein the quilt boron or implantation energy is 10keV ~ 80keV boron ions, dose of a comforter boron or boron ions 1E15ions / cm 2 Ion implant at ~ 1E16ions / cm 2 . The ion implantation condition is changed according to the value of the poly gate resistor 130.

도 2b와 도 2c에 도시된 바와 같이, 질소(N+) 이온을 이온 주입한다. 상기 질소 이온의 주입 에너지는 20keV~70keV이고, 질소 이온의 주입량은 5E14ions/cm2~5E15ions/cm2로 이온 주입한다.As shown in FIGS. 2B and 2C, nitrogen (N +) ions are implanted. The injection energy of the nitrogen ions is 20keV ~ 70keV, the injection amount of nitrogen ions are ion implanted at 5E14ions / cm 2 ~ 5E15ions / cm 2 .

이후, 열처리 공정을 한다. 상기 열처리 공정에 의해 이온 주입된 질소가 표면에 분리되면서 질화물 부동막(Nitride Passivation layer)(140)이 형성된다. 상기 질화물 부동막(140)에 의해 외부에서 유입되는 수소의 침투를 방지한다.Thereafter, a heat treatment process is performed. Nitride passivation layer 140 is formed while nitrogen is implanted into the surface by the heat treatment process. The nitride passivation layer 140 prevents penetration of hydrogen introduced from the outside.

따라서, 폴리 게이트 저항(130)의 전압계수비(Voltage coefficient ratio) 및 온도계수비(Temperature coefficient ratio)를 안정화할 수 있다.Accordingly, the voltage coefficient ratio and the temperature coefficient ratio of the poly gate resistor 130 may be stabilized.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.

따라서, 본 발명의 반도체 소자의 폴리 실리콘 게이트 제조 방법은 폴리 실리콘막을 형성하고 폴리 게이트 저항을 형성할 부분을 포토 마스크로 오픈한 후, 폴리 게이트 저항에 불순물을 주입하고, 이후 수소의 침투를 방지하기 위해 질소 이온을 주입하여 질화물 부동막을 형성함으로써 폴리 게이트 저항을 안정적으로 형성하는 효과가 있다.Therefore, in the method of manufacturing a polysilicon gate of the semiconductor device of the present invention, after forming a polysilicon film and opening a portion where a polygate resistance is to be formed with a photo mask, an impurity is injected into the polygate resistance, and then, penetration of hydrogen is prevented. In order to form a nitride passivation film by injecting nitrogen ions, the poly gate resistance is stably formed.

Claims (3)

실리콘 기판 상에 게이트 산화막과 폴리 실리콘막을 순차적으로 형성하는 단계;Sequentially forming a gate oxide film and a polysilicon film on the silicon substrate; 상기 실리콘 기판 상에 포토 마스크를 형성한 다음에, 폴리 게이트 저항을 형성할 영역의 포토 마스크를 오픈하는 단계;Forming a photo mask on the silicon substrate, and then opening a photo mask in a region where a poly gate resistor is to be formed; 상기 폴리 실리콘막에 이불화 붕소 또는 붕소 이온을 주입하는 단계;Implanting boron difluoride or boron ions into the polysilicon film; 상기 폴리 실리콘막에 질소 이온을 주입하는 단계; 및Implanting nitrogen ions into the polysilicon film; And 열처리 공정을 진행함으로써 상기 폴리 실리콘막에 주입된 질소가 상기 폴리 실리콘막의 표면에 분리되도록 하여 질화물 부동막을 형성하는 단계;가 포함되고,And forming a nitride passivation layer by separating the nitrogen injected into the polysilicon film on the surface of the polysilicon film by performing a heat treatment process. 상기 질화물 부동막은 상기 폴리 실리콘막의 상부 및 측면에 형성되는 것을 특징으로 하는 반도체 소자의 폴리 실리콘 게이트 제조 방법.And the nitride passivation layer is formed on the top and side surfaces of the polysilicon layer. 제 1 항에 있어서,The method of claim 1, 상기 이불화 붕소 또는 붕소 이온을 주입하는 단계는 10keV~80keV 범위의 주입에너지로 1E15ions/cm2~1E16ions/cm2 범위의 양을 갖는 이불화 붕소 또는 붕소 이온을 주입시키는 것을 특징으로 하는 반도체 소자의 폴리 실리콘 게이트 제조 방법. The step of implanting the boron difluoride or boron ions is a semiconductor device, characterized in that for injecting boron difluoride or boron ions having an amount in the range of 1E15ions / cm 2 ~ 1E16ions / cm 2 in the implantation energy range of 10keV ~ 80keV Poly silicon gate manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 질소 이온을 주입하는 단계는 20keV~70keV 범위의 주입에너지로 5E14ions/cm2~5E15ions/cm2 범위의 양을 갖는 질소 이온을 주입시키는 것을 특징으로 하는 반도체 소자의 폴리 실리콘 게이트 제조 방법.The injecting the nitrogen ions is a method of manufacturing a polysilicon gate of a semiconductor device, characterized in that to inject nitrogen ions having an amount in the range of 5E14ions / cm 2 ~ 5E15ions / cm 2 with the implantation energy range of 20keV ~ 70keV.
KR1020040115679A 2004-12-29 2004-12-29 Method for fabricating the poly silicon gate of semiconductor device KR100604045B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115679A KR100604045B1 (en) 2004-12-29 2004-12-29 Method for fabricating the poly silicon gate of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115679A KR100604045B1 (en) 2004-12-29 2004-12-29 Method for fabricating the poly silicon gate of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060077038A KR20060077038A (en) 2006-07-05
KR100604045B1 true KR100604045B1 (en) 2006-07-24

Family

ID=37169160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115679A KR100604045B1 (en) 2004-12-29 2004-12-29 Method for fabricating the poly silicon gate of semiconductor device

Country Status (1)

Country Link
KR (1) KR100604045B1 (en)

Also Published As

Publication number Publication date
KR20060077038A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100402381B1 (en) Cmos transistor having germanium-contained policrystalline silicon gate and method of forming the same
KR100487525B1 (en) Semiconductor device using silicon-germanium gate and method for fabricating the same
US6087208A (en) Method for increasing gate capacitance by using both high and low dielectric gate material
US6020260A (en) Method of fabricating a semiconductor device having nitrogen-bearing gate electrode
CN101136409A (en) Dual gate CMOS semiconductor device and method for manufacturing the same
EP0459398B1 (en) Manufacturing method of a channel in MOS semiconductor devices
US6362062B1 (en) Disposable sidewall spacer process for integrated circuits
KR100400249B1 (en) Method for forming the MOS transistor in semiconductor device
US5874343A (en) CMOS integrated circuit and method for forming source/drain areas prior to forming lightly doped drains to optimize the thermal diffusivity thereof
KR100396709B1 (en) method for manufacturing of semiconductor device
US6162694A (en) Method of forming a metal gate electrode using replaced polysilicon structure
US5882962A (en) Method of fabricating MOS transistor having a P+ -polysilicon gate
US6124187A (en) Method of fabricating semiconductor device
US20020068407A1 (en) MOS transistor fabrication method
KR100604045B1 (en) Method for fabricating the poly silicon gate of semiconductor device
US6188110B1 (en) Integration of isolation with epitaxial growth regions for enhanced device formation
US6638829B1 (en) Semiconductor structure having a metal gate electrode and elevated salicided source/drain regions and a method for manufacture
KR100622812B1 (en) Method for fabricating the gate structure of semiconductor device
KR100613098B1 (en) Method for fabricating the gate oxide of semiconductor device
KR19980081779A (en) MOOS transistor and its manufacturing method
KR100607793B1 (en) Ion implantion method of poly silicon gate electrode
KR0172250B1 (en) Method of manufacturing transistor of semiconductor device
KR100294282B1 (en) Polysilicon gate manufacturing method
KR100261185B1 (en) Method for manufacturing semiconductor device
JPH11176959A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee