KR100620986B1

KR100620986B1 - 에이디 컨버터의 비트 확장 회로

Info

Publication number: KR100620986B1
Application number: KR1019990029589A
Authority: KR
Inventors: 장미경
Original assignee: 엘지전자 주식회사
Priority date: 1999-07-21
Filing date: 1999-07-21
Publication date: 2006-09-07
Anticipated expiration: 2019-07-21
Also published as: KR20010010601A

Abstract

본 발명은 에이디 컨버터의 비트 확장 회로에 관한 것으로, 종래의 기술에 있어서는 8비트 분해능을 가진 에이디 컨버터를 10비트로 확장할 경우 회로의 구조가 완전히 바뀌든지 아니면 회로의 면적이 약 4배 정도로 매우 커지게 되어 보완의 의미가 아닌 처음부터 완전히 새로운 레이아웃을 해야하기 때문에 변화에 대응하는 시간이 매우 오래 걸릴 뿐 아니라, 면적이 커진만큼 성능(특히, 속도)이 저하될 수 있는 문제점이 있었다. 따라서, 본 발명은 같은 값을 가지고 각 비교기의 입력부 사이에 직렬 연결되어 양측의 비교기에 입력되는 기준전압을 분할하는 두 개의 저항과; 상기 양측 비교기의 입력부에 연결되어 아날로그 전압을 인가받기 위한 스위치와; 상기 스위치의 일측 및 상기 두 저항의 접속점에 공통 연결되어 새로 생성된 기준전압과 아날로그 전압을 비교하여 출력하는 비교 출력부를 각 비교기들의 사이에 추가하여 저항열 에이디 컨버터와 같이 회로의 규모가 크고, 이미 검증된 회로는 거의 수정하지 않은 상태에서 상위와 하위 비교부의 분해능을 높임으로써 속도를 저하시키지 않으면서 회로의 면적도 거의 증가시키지 않는 효과가 있다.

Description

에이디 컨버터의 비트 확장 회로{BIT EXPANDING CIRCUIT FOR ANALOG TO DIGITAL CONVERTER}

도1은 종래의 일반적인 8비트 2-스텝 플레시 에이디 컨버터의 구성을 보인 블록도.

도2는 상기 도1에서 저항열 디에이 컨버터부의 개략적인 회로도.

도3은 상기 도1에서 상위 및 하위 비교부의 세부 회로도.

도4는 본 발명에 의해 2-스텝 에이디 컨버터에 적용된 비교부의 회로도.

***도면의 주요 부분에 대한 부호의 설명***

100 : 비교 출력부 R1 : 저항

본 발명은 에이디 컨버터의 비트 확장 회로에 관한 것으로, 특히 이미 설계되어 있는 에이디 컨버터에서 비트를 쉽게 확장시킬 수 있도록 하는 에이디 컨버터의 비트 확장 회로에 관한 것이다.

근래에는 멀티미디어 환경이 고속 처리, 고속 응답으로 빠르게 변화하고 있는데, 이 멀티미디어 구현에 있어서 반드시 수반되는 에이디 컨버터의 규격도 그 요구에 대하여 빠르게 대응할 필요성이 높아지고 있다.

따라서, 이전에는 8비트의 분해능 정도로 충분했었는데, 최근의 멀티미디어 분야에서 요구되어지고 있는 에이디 컨버터는 10비트 이상의 분해능에 변환속도는 비디오 신호 처리가 가능한 최소 20MSPS(Mega sampling per second) 이상의 속도를 요구하고 있다.

그런데, 에이디 컨버터는 회로의 특성상(회로의 난이도가 높고, 특히 아날로그 회로는 풀커스텀 방식(hand layout)으로 레이아웃을 해야함.)빠른 시간내에 규격이 변화된 설계를 하기가 어려워 다른 것들에 비해 대응 속도가 늦는다.

도1은 종래의 일반적인 8비트 2-스텝 플레시 에이디 컨버터의 구성을 보인 블록도로서, 이에 도시된 바와 같이 기준전압을 같은 크기를 갖는 가로, 세로로 연결된 저항열에 의해 N개의 값으로 나누는 저항열 디에이 컨버터부(1)와; 전체 비트를 상위(Coarse)비트와 하위(Fine)비트의 두 부분으로 나누어 상기 저항열 디에이 컨버 터부(1)에서 출력되는 기준전압과 비교한 값을 출력하는 상위 및 하위 비교부(2∼4)와; 상기 각 비교부(2∼4)에서 출력되는 값을 엔코딩 및 에러를 체크하여 출력하는 엔코딩부(5∼7)와; 상기 엔코딩부에서 출력되는 값을 변환 주기가 진행되는 동안 전단계의 변환의 결과를 저장하기 위한 래치부(8)로 구성된 것으로, 이와 같이 함으로써 하드웨어의 개수를 줄여 회로의 면적과 전력 소모를 줄일 수 있게 된다.

또한, 이와 같이 2-스텝으로 나누어 변환하는 경우의 변환 시간이 나누지 않을 경우에 비해 두배로 늘어나는 문제를 해결하기 위해 하위(Fine) 비교부를 2개의 블록으로 나누어 사용함으로써 단순히 상위, 하위로만 나누었을 경우에 비해 변환속도가 두배로 빨라지는 효과를 얻을 수 있다.

도2는 상기 도1에서 저항열 디에이 컨버터부(1)의 개략적인 회로도이고, 도3은 상기 도1에서 상위 및 하위 비교부(2∼4)의 세부 회로도로서, 상기 비교부(2∼4)를 구성하는 각 비교기들은 저항열 디에이 컨버터부(1)에서 발생되는 기준전압(Vref)과 아날로그 전압(Ain)을 입력받는 입력부(A)와; 상기 입력부(A)를 통해 입력된 기준전압과 아날로그 전압의 두 레벨을 비교하여 그 결과를 출력하는 비교 출력부(B)로 구성된다.

또한, 상기 비교 출력부는 일측으로 아날로그 전압 또는 기준전압을 인가받는 커패시터(C1)와; 상기 커패시터(C1)의 타측에 직렬 연결된 버퍼(BUF1)와; 상기 버퍼(BUF1)와 병렬 연결된 스위치(SW3)로 구성된다.

따라서, 이와 같은 구조의 에이디 컨버터를 10비트의 분해능으로 확장하기 위해서는 비교기의 개수 뿐만 아니라 저항열(Resistor string)의 저항도 4배(

)로 늘어나게 되어, 여러 가지 문제점을 발생하게 되는데 첫째, 비디오 시그널의 전압(주로 1Vp-p이하)이 정해져 있는 상태에서 저항이 4배로 늘어나면 그 만큼 전류는 1/4로 줄어들게 되고, 이와 같이 전류가 줄어들게 되면 노이즈에 약하게 되어 에이디 컨버터의 정밀도(Accuracy)에 많은 영향을 주게 되고 둘째, 이미 설계된 회로를 전혀 사용할 수 없게 되어 새로운 회로를 설계해야 하기 때문에 시간이 많이 걸리고, 또 그 성능을 검증해야 하기 때문에 실제 사용에 있어서는 많은 시간이 걸리게 된다.

이와 같이, 상기 종래의 기술에 있어서는 8비트 분해능을 가진 에이디 컨버터를 10비트로 확장할 경우 회로의 구조가 완전히 바뀌든지 아니면 회로의 면적이 약 4배 정도로 매우 커지게 되어 보완의 의미가 아닌 처음부터 완전히 새로운 레이아웃을 해야하기 때문에 변화에 대응하는 시간이 매우 오래 걸릴 뿐 아니라, 면적이 커진만큼 성능(특히, 속도)이 저하될 수 있는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 저항열 디에이 컨버터부는 그대로 둔 채 상위,하위 비교부를 구성하는 각 비교기 사이에 같은 값을 가지는 두 개의 저항을 직렬 연결하여 두 비교기에 입력되는 기준전압의 중간 전압을 검출하여 새로운 기준전압으로 설정하여 한 레벨을 더 비교하게 함으로써, 상위와 하위 비교부에서 1비트씩을 추가로 얻게 되는 에이디 컨버터의 비트 확장 회로를 제공함에 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은, 같은 값을 가지고 각 비교기의 입력부 사이에 직렬 연결되어 양측의 비교기에 입력되는 기준전압을 분할하는 두 개의 저항과; 상기 양측 비교기의 입력부에 연결되어 아날로그 전압을 인가받기 위한 스위치와; 상기 스위치의 일측 및 상기 두 저항의 접속점에 공통 연결되어 새로 생성된 기준전압과 아날로그 전압을 비교하여 출력하는 비교 출력부를 각 비교기들의 사이에 추가하여 구성한 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도4는 본 발명에 의해 2-스텝 에이디 컨버터에 적용된 비교부의 회로도로서, 이에 도시한 바와 같이, 같은 값을 가지고 각 비교기의 입력부(A1,A2) 사이에 직렬 연결되어 양측의 비교기에 입력되는 기준전압(Vref1,Vref2)을 분할하는 두 개의 저항(R1)과; 상기 양측 비교기의 입력부에 연결되어 아날로그 전압을 인가받기 위한 스위치(SW1)와; 상기 스위치(SW1)의 일측 및 상기 두 저항(R1)의 접속점에 공통 연결되어 새로 생성된 기준전압과 아날로그 전압을 비교하여 출력하는 비교 출력부(100)를 각 비교기들의 사이에 추가하여 구성함으로써 달성되는 것으로, 이에 따라 상위(Coarse) 비교부에서 1비트, 하위(Fine) 비교부에서 1비트를 추가로 얻을 수 있게 된다.

이때, 추가의 저항(R1)을 입력부(A)에서 스위치(SW2)뒤에 연결하는 이유는 저항(R1)들이 하위(Fine)비트 비교시 영향을 주지 않게 하기 위한 것이다.

따라서, 기준전압(Vref1,Vref2)을 입력하기 위해 스위치(SW2)를 온시키면 두 저항(R1)에 의해 상기 두 기준전압의 중간 레벨의 전압이 새로운 기준전압으로 설정되고, 다음 아날로그 전압(Ain)을 입력하기 위해 스위치(SW1)를 온시키면 두 비교기 사이에 새로 포함된 스위치(SW1)도 같이 온되어 비교 출력부(100)로 입력됨으로써 상기 새로운 레벨의 기준전압에 의한 비교전압이 출력된다.

이상에서 설명한 바와 같이 본 발명 에이디 컨버터의 비트 확장 회로는 저항열 에이디 컨버터와 같이 회로의 규모가 크고, 이미 검증된 회로는 거의 수정하지 않은 상태에서 상위와 하위 비교부의 분해능을 높임으로써 속도를 저하시키지 않으면서 회로의 면적도 거의 증가시키지 않는 효과가 있다.

Claims

같은 값을 가지고 각 비교기의 입력부 사이에 직렬 연결되어 양측의 비교기에 입력되는 기준전압을 분할하는 두 개의 저항과; 상기 양측 비교기의 입력부에 연결되어 아날로그 전압을 인가받기 위한 스위치와; 상기 스위치의 일측 및 상기 두 저항의 접속점에 공통 연결되어 새로 생성된 기준전압과 아날로그 전압을 비교하여 출력하는 비교 출력부를 각 비교기들의 사이에 추가하여 구성한 것을 특징으로 하는 에이디 컨버터의 비트 확장 회로.