JPH04360419A - Ａ／ｄコンバータ回路 - Google Patents
Ａ／ｄコンバータ回路Info
- Publication number
- JPH04360419A JPH04360419A JP13637791A JP13637791A JPH04360419A JP H04360419 A JPH04360419 A JP H04360419A JP 13637791 A JP13637791 A JP 13637791A JP 13637791 A JP13637791 A JP 13637791A JP H04360419 A JPH04360419 A JP H04360419A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- bit
- string type
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＡ／Ｄコンバータ回路に
関し、特にＲストリング型のＤ／Ａ変換器を用いた逐次
比較型のＡ／Ｄコンバータ回路に関する。
関し、特にＲストリング型のＤ／Ａ変換器を用いた逐次
比較型のＡ／Ｄコンバータ回路に関する。
【０００２】
【従来の技術】従来のアナログ入力電圧をディジタル信
号に変換するＡ／Ｄコンバータ回路は、並列比較あるい
は逐次比較型の変換回路があり、特に逐次比較型のＡ／
Ｄ変換回路は、Ｒストリング式Ｄ／Ａ変換器や逐次比較
レジスタを用いて構成されている。
号に変換するＡ／Ｄコンバータ回路は、並列比較あるい
は逐次比較型の変換回路があり、特に逐次比較型のＡ／
Ｄ変換回路は、Ｒストリング式Ｄ／Ａ変換器や逐次比較
レジスタを用いて構成されている。
【０００３】図３はかかる従来の一例を示すＡ／Ｄコン
バータの回路図である。図３に示すように、従来のＡ／
Ｄコンバータ回路は、Ｒストリング式Ｄ／Ａ変換器１Ａ
と、比較器２と、逐次比較レジスタ１１Ａとを有し、入
力アナログ電圧ＶＩＮが比較器２に供給されるとともに
逐次比較レジスタ１１Ａからディジタル信号１５が出力
される。特に、Ｒストリング式Ｄ／Ａ変換器１Ａから出
力されるアナログ電圧ＶＲＥＦ１と入力アナログ電圧Ｖ
ＩＮを比較器２で比較し、その比較結果を逐次比較レジ
スタ１１Ａにより最上位ビット（ＭＳＢ）から順に最下
位ビット（ＬＳＢ）まで１ビットずつディジタル信号１
５に変換をしている。
バータの回路図である。図３に示すように、従来のＡ／
Ｄコンバータ回路は、Ｒストリング式Ｄ／Ａ変換器１Ａ
と、比較器２と、逐次比較レジスタ１１Ａとを有し、入
力アナログ電圧ＶＩＮが比較器２に供給されるとともに
逐次比較レジスタ１１Ａからディジタル信号１５が出力
される。特に、Ｒストリング式Ｄ／Ａ変換器１Ａから出
力されるアナログ電圧ＶＲＥＦ１と入力アナログ電圧Ｖ
ＩＮを比較器２で比較し、その比較結果を逐次比較レジ
スタ１１Ａにより最上位ビット（ＭＳＢ）から順に最下
位ビット（ＬＳＢ）まで１ビットずつディジタル信号１
５に変換をしている。
【０００４】
【発明が解決しようとする課題】上述した従来のＡ／Ｄ
コンバータ回路は、１ビットずつディジタル信号に変換
するので、例えば８ビットのＡ／Ｄコンバータ回路の場
合には、１ビットの変換時間の８倍の変換時間を必要と
し、変換時間が長くなるという欠点がある。
コンバータ回路は、１ビットずつディジタル信号に変換
するので、例えば８ビットのＡ／Ｄコンバータ回路の場
合には、１ビットの変換時間の８倍の変換時間を必要と
し、変換時間が長くなるという欠点がある。
【０００５】本発明の目的は、かかる変換時間を短縮す
ることのできるＡ／Ｄコンバータ回路を提供することに
ある。
ることのできるＡ／Ｄコンバータ回路を提供することに
ある。
【０００６】
【課題を解決するための手段】本発明のＡ／Ｄコンバー
タ回路は、デコード信号に基ずき３種類の比較基電圧を
発生するＲストリング式Ｄ／Ａ変換器と、前記Ｒストリ
ング式Ｄ／Ａ変換器からそれぞれ得るアナログ電圧を入
力アナログ電圧と比較する３つの比較器と、前記３つの
比較器の出力に基づき上位ビットおよび下位ビット信号
を作成するトランジスタおよびインバータと、前記上位
ビットおよび前記下位ビット信号に基ずき前記Ｒストリ
ング式Ｄ／Ａ変換器への前記デコード信号を作成すると
ともに出力ディジタル信号を逐次出力する逐次比較レジ
スタとを有し、複数ビットずつアナログ信号をディジタ
ル信号に変換するように構成される。
タ回路は、デコード信号に基ずき３種類の比較基電圧を
発生するＲストリング式Ｄ／Ａ変換器と、前記Ｒストリ
ング式Ｄ／Ａ変換器からそれぞれ得るアナログ電圧を入
力アナログ電圧と比較する３つの比較器と、前記３つの
比較器の出力に基づき上位ビットおよび下位ビット信号
を作成するトランジスタおよびインバータと、前記上位
ビットおよび前記下位ビット信号に基ずき前記Ｒストリ
ング式Ｄ／Ａ変換器への前記デコード信号を作成すると
ともに出力ディジタル信号を逐次出力する逐次比較レジ
スタとを有し、複数ビットずつアナログ信号をディジタ
ル信号に変換するように構成される。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は、本発明の一実施例を示す８ビット
Ａ／Ｄコンバータの回路図である。図１に示すように、
本実施例は１度に２ビットずつ変換可能なＡ／Ｄコンバ
ータ回路であり、抵抗やスイッチからなるＲストリング
式Ｄ／Ａ変換器１と、これに接続された３つの比較器２
〜４と、比較器２〜４の出力５，６Ａ，７をトランジス
タ８，９やインバータ１０を介して入力しデコード信号
１２〜１４をＤ／Ａ変換器１に出力する逐次比較レジス
タ１１とを有する。まず、最上位ビットと最上位から２
番目のビットのディジタル値の決定を行うにあたり、Ｒ
ストリング式Ｄ／Ａ変換器１から比較基準電圧ＶＲＥＦ
の１／４，２／４，３／４の比較電圧を得る。このため
に、Ｄ／Ａ変換器１は逐次比較したレジスタ１１からデ
コード信号１２〜１４を入力する。すなわち、比較基準
電圧ＶＲＥＦの１／４の電圧を出力するために逐次比較
レジスタ１１は３ＦＨをデコードするデコード信号１２
を出力し、比較基準電圧ＶＲＥＦの２／４の電圧をＲス
トリング式Ｄ／Ａ変換器１から出力するために逐次比較
レジスタ１１は７ＦＨをデコードするデコード信号１３
を出力し、さらに比較基準電圧ＶＲＥＦの３／４の電圧
をＲストリング式Ｄ／Ａ変換器１から出力するためにＢ
ＦＨをデコードするデコード信号１４を出力する。
Ａ／Ｄコンバータの回路図である。図１に示すように、
本実施例は１度に２ビットずつ変換可能なＡ／Ｄコンバ
ータ回路であり、抵抗やスイッチからなるＲストリング
式Ｄ／Ａ変換器１と、これに接続された３つの比較器２
〜４と、比較器２〜４の出力５，６Ａ，７をトランジス
タ８，９やインバータ１０を介して入力しデコード信号
１２〜１４をＤ／Ａ変換器１に出力する逐次比較レジス
タ１１とを有する。まず、最上位ビットと最上位から２
番目のビットのディジタル値の決定を行うにあたり、Ｒ
ストリング式Ｄ／Ａ変換器１から比較基準電圧ＶＲＥＦ
の１／４，２／４，３／４の比較電圧を得る。このため
に、Ｄ／Ａ変換器１は逐次比較したレジスタ１１からデ
コード信号１２〜１４を入力する。すなわち、比較基準
電圧ＶＲＥＦの１／４の電圧を出力するために逐次比較
レジスタ１１は３ＦＨをデコードするデコード信号１２
を出力し、比較基準電圧ＶＲＥＦの２／４の電圧をＲス
トリング式Ｄ／Ａ変換器１から出力するために逐次比較
レジスタ１１は７ＦＨをデコードするデコード信号１３
を出力し、さらに比較基準電圧ＶＲＥＦの３／４の電圧
をＲストリング式Ｄ／Ａ変換器１から出力するためにＢ
ＦＨをデコードするデコード信号１４を出力する。
【０００９】図２は図１に示すＲストリング式Ｄ／Ａ変
換器の構成図である。図２に示すように、このＤ／Ａ変
換器１はスイッチＳ１〜Ｓ２５６，Ｔ１〜Ｔ２５６，Ｕ
１〜Ｕ２５６と、抵抗Ｒ，Ｒ／２とから構成される。ま
ず、デコード信号１２〜１４によりスイッチＳ６４，Ｔ
１２８，Ｕ１９２がそれぞれＯＮし、比較基準電圧ＶＲ
ＥＦの１／４，２／４，３／４の電圧であるＶＲＥＦ，
ＶＲＥＦ２，ＶＲＥＦ３をそれぞれ出力する。次に、こ
れら比較アナログ電圧ＶＲＥＦ，ＶＲＥＦ２，ＶＲＥＦ
３を前述した図１の比較器２，３，４にそれぞれ入力す
る。
換器の構成図である。図２に示すように、このＤ／Ａ変
換器１はスイッチＳ１〜Ｓ２５６，Ｔ１〜Ｔ２５６，Ｕ
１〜Ｕ２５６と、抵抗Ｒ，Ｒ／２とから構成される。ま
ず、デコード信号１２〜１４によりスイッチＳ６４，Ｔ
１２８，Ｕ１９２がそれぞれＯＮし、比較基準電圧ＶＲ
ＥＦの１／４，２／４，３／４の電圧であるＶＲＥＦ，
ＶＲＥＦ２，ＶＲＥＦ３をそれぞれ出力する。次に、こ
れら比較アナログ電圧ＶＲＥＦ，ＶＲＥＦ２，ＶＲＥＦ
３を前述した図１の比較器２，３，４にそれぞれ入力す
る。
【００１０】ここで、再び図１に戻るが、かかる比較器
２，３，４のもう一方の入力は入力アナログ電圧ＶＩＮ
を供給されている。そこで、比較器２〜４はそれぞれ入
力アナログ電圧ＶＩＮが比較アナログ電圧ＶＲＥＦ１，
２，３より大きい時に“Ｈ”を出力し、反対の場合に“
Ｌ”を出力する。この比較基準電圧ＶＲＥＦの１／２の
電圧であるＶＲＥＦ２との比較結果である比較器３の出
力すなわち上位ビット出力信号６Ａで最上位ビットを決
定し、逐次比較レジスタ１１に入力する。また、比較器
３の出力６Ａが“Ｈ”の場合には、入力アナログ電圧Ｖ
ＩＮが比較電圧ＶＲＥＦ２より大きいので、最上位ビッ
トから２番目の値として比較器４の出力７を下位ビット
出力信号６Ｂとする。反対に、比較器３の出力６Ａが“
Ｌ”の場合には、入力アナログ電圧ＶＩＮが比較電圧Ｖ
ＲＥＦ２より小さいので、最上位ビットから２番目の値
として比較器２の出力５を下位ビット出力信号６Ｂとし
、逐次比較レジスタ１１に入力する。このように、最上
位から２ビットを決定した後、次に最上位から３，４ビ
ット目を決定する。例えば、最上位から２ビットが“１
０”に決定された場合には、次に比較基準電圧ＶＲＥＦ
の１／２から３／４までをさらに４等分した電圧、つま
り比較基準電圧ＶＲＥＦの９／１６，１０／１６，１１
／１６の電圧をＲストリング式Ｄ／Ａ変換器１から出力
するために、逐次比較レジスタ１１は８ＦＨ，９ＦＨ，
１０ＦＨをデコードしたデコード信号１２〜１４を出力
する。以下、最上位から２ｂｉｔを決定したのと同様に
、３，４ビットを決定する。同様に、５，６ビット目お
よび７，８ビット目を決定する。従って、通常の１ビッ
トずつディジタル値に変換する方式に比べ、変換時間が
半分に短縮される。
２，３，４のもう一方の入力は入力アナログ電圧ＶＩＮ
を供給されている。そこで、比較器２〜４はそれぞれ入
力アナログ電圧ＶＩＮが比較アナログ電圧ＶＲＥＦ１，
２，３より大きい時に“Ｈ”を出力し、反対の場合に“
Ｌ”を出力する。この比較基準電圧ＶＲＥＦの１／２の
電圧であるＶＲＥＦ２との比較結果である比較器３の出
力すなわち上位ビット出力信号６Ａで最上位ビットを決
定し、逐次比較レジスタ１１に入力する。また、比較器
３の出力６Ａが“Ｈ”の場合には、入力アナログ電圧Ｖ
ＩＮが比較電圧ＶＲＥＦ２より大きいので、最上位ビッ
トから２番目の値として比較器４の出力７を下位ビット
出力信号６Ｂとする。反対に、比較器３の出力６Ａが“
Ｌ”の場合には、入力アナログ電圧ＶＩＮが比較電圧Ｖ
ＲＥＦ２より小さいので、最上位ビットから２番目の値
として比較器２の出力５を下位ビット出力信号６Ｂとし
、逐次比較レジスタ１１に入力する。このように、最上
位から２ビットを決定した後、次に最上位から３，４ビ
ット目を決定する。例えば、最上位から２ビットが“１
０”に決定された場合には、次に比較基準電圧ＶＲＥＦ
の１／２から３／４までをさらに４等分した電圧、つま
り比較基準電圧ＶＲＥＦの９／１６，１０／１６，１１
／１６の電圧をＲストリング式Ｄ／Ａ変換器１から出力
するために、逐次比較レジスタ１１は８ＦＨ，９ＦＨ，
１０ＦＨをデコードしたデコード信号１２〜１４を出力
する。以下、最上位から２ｂｉｔを決定したのと同様に
、３，４ビットを決定する。同様に、５，６ビット目お
よび７，８ビット目を決定する。従って、通常の１ビッ
トずつディジタル値に変換する方式に比べ、変換時間が
半分に短縮される。
【００１１】
【発明の効果】以上説明したように、本発明は、上位か
ら複数ビットずつディジタル値に変換することにより、
通常１ビットずつディジタル値に変換する方式に比べ少
ない時間で変換できるという効果がある。
ら複数ビットずつディジタル値に変換することにより、
通常１ビットずつディジタル値に変換する方式に比べ少
ない時間で変換できるという効果がある。
【図１】本発明の一実施例を示すＡ／Ｄコンバータの回
路図である。
路図である。
【図２】図１に示すＲストリング式Ｄ／Ａ変換器の構成
図である。
図である。
【図３】従来の一例を示すＡ／Ｄコンバータの回路図で
ある。
ある。
１ Ｒストリング式Ｄ／Ａ変換器２〜４
比較器 ６Ａ 上位ビット出力信号 ６Ｂ 下位ビット出力信号 ８，９ トランジスタ １０ インバータ １１ 逐次比較レジスタ １２〜１４ デコード信号 １５ 出力ディジタル信号 ＶＩＮ 入力ディジタル信号
比較器 ６Ａ 上位ビット出力信号 ６Ｂ 下位ビット出力信号 ８，９ トランジスタ １０ インバータ １１ 逐次比較レジスタ １２〜１４ デコード信号 １５ 出力ディジタル信号 ＶＩＮ 入力ディジタル信号
Claims (2)
- 【請求項１】 デコード信号に基ずき３種類の比較基
電圧を発生するＲストリング式Ｄ／Ａ変換器と、前記Ｒ
ストリング式Ｄ／Ａ変換器からそれぞれ得るアナログ電
圧を入力アナログ電圧と比較する３つの比較器と、前記
３つの比較器の出力に基づき上位ビットおよび下位ビッ
ト信号を作成するトランジスタおよびインバータと、前
記上位ビットおよび前記下位ビット信号に基ずき前記Ｒ
ストリング式Ｄ／Ａ変換器への前記デコード信号を作成
するとともに出力ディジタル信号を逐次出力する逐次比
較レジスタとを有し、複数ビットずつアナログ信号をデ
ィジタル信号に変換することを特徴とするＤ／Ａコンバ
ータ回路。 - 【請求項２】 前記Ｒストリング式Ｄ／Ａ変換器は、
ＲおよびＲ／２からなる抵抗列と、前記デコード信号に
基ずいて駆動される複数種類のスイッチとから構成され
ることを特徴とする請求項１記載のＡ／Ｄコンバータ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136377A JP2877983B2 (ja) | 1991-06-07 | 1991-06-07 | Ａ／ｄコンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136377A JP2877983B2 (ja) | 1991-06-07 | 1991-06-07 | Ａ／ｄコンバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04360419A true JPH04360419A (ja) | 1992-12-14 |
| JP2877983B2 JP2877983B2 (ja) | 1999-04-05 |
Family
ID=15173740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3136377A Expired - Lifetime JP2877983B2 (ja) | 1991-06-07 | 1991-06-07 | Ａ／ｄコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877983B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07123003A (ja) * | 1993-10-27 | 1995-05-12 | Nec Corp | Ａ／ｄ変換器 |
| JP2012169923A (ja) * | 2011-02-15 | 2012-09-06 | Toshiba Corp | アナログデジタル変換器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217731A (ja) * | 1984-02-15 | 1985-10-31 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | Ａ／ｄ変換器 |
| JPS60241329A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | Ａ／ｄ変換回路 |
-
1991
- 1991-06-07 JP JP3136377A patent/JP2877983B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217731A (ja) * | 1984-02-15 | 1985-10-31 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | Ａ／ｄ変換器 |
| JPS60241329A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | Ａ／ｄ変換回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07123003A (ja) * | 1993-10-27 | 1995-05-12 | Nec Corp | Ａ／ｄ変換器 |
| JP2012169923A (ja) * | 2011-02-15 | 2012-09-06 | Toshiba Corp | アナログデジタル変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2877983B2 (ja) | 1999-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7187317B2 (en) | A/D conversion apparatus | |
| US5194867A (en) | Flash analog-to-digital converter employing least significant bit-representative comparative reference voltage | |
| US6239734B1 (en) | Apparatus and a method for analog to digital conversion using plural reference signals and comparators | |
| KR100286326B1 (ko) | 인터리빙샘플링아나로그/디지탈변환기 | |
| JPH07106969A (ja) | アナログ／デジタル変換器 | |
| JPH04360419A (ja) | Ａ／ｄコンバータ回路 | |
| WO2001041311A1 (fr) | Convertisseur numerique-analogique | |
| JP3723362B2 (ja) | フラッシュ方式アナログ／デジタル変換装置 | |
| JP3461672B2 (ja) | 逐次比較型ａ／ｄ変換器 | |
| JPH04235418A (ja) | Ａｄ変換器 | |
| JPH06311037A (ja) | エンコーダ及びそれを使用した並列動作型ａ／ｄ変換器 | |
| JPH0590965A (ja) | Ａ／ｄコンバータ | |
| JP2002246907A (ja) | Ａｄコンバータ | |
| JPH0243813A (ja) | Ａ／ｄ変換器 | |
| JP2904239B2 (ja) | Ａ／ｄ変換回路 | |
| JP3114795B2 (ja) | 高速ａｄ変換装置 | |
| JPS59181822A (ja) | 並列展開型ｄ／ａ変換器用デコ−ダ | |
| JPH11163726A (ja) | Ａ／ｄ変換器及びａ／ｄ変換方法 | |
| JPH02278918A (ja) | Ａ／ｄコンバータ及びそれを備えたマイクロコンピュータ | |
| JPH01174014A (ja) | アナログ・デジタル変換回路 | |
| KR20000004486A (ko) | 아날로그/디지탈 변환기 | |
| JPH02202120A (ja) | 逐次比較型ａ／ｄ変換器 | |
| JPH0548459A (ja) | アナログ・デイジタル変換装置 | |
| JPS5927619A (ja) | Ａ／ｄ変換器 | |
| JPS63217828A (ja) | 直並列型ａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |