JPS5927619A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPS5927619A JPS5927619A JP13756982A JP13756982A JPS5927619A JP S5927619 A JPS5927619 A JP S5927619A JP 13756982 A JP13756982 A JP 13756982A JP 13756982 A JP13756982 A JP 13756982A JP S5927619 A JPS5927619 A JP S5927619A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- analog
- output
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
- H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（°゛３３リダ１“６” ヶ１、
本発明は並列形アナログ・デ〃タル変換器における回路
病原の改良に関する。
病原の改良に関する。
（ｂ） 技術の背景
情報処理システムは半導体技術特Ｉこ集積化技術の光通
に伴い広い分ＦＪｒｆｌこｉ？いて利用されるよう（こ
なった。アナログ情報を論理処理に適したディジタル情
報に変゛換するためアナログ情報をディジタル情報へあ
るいはその逆のディジタル情報をアナログ情報へ変転す
る回路が数多く捉供され、且集積回路（ＩＣ）化される
ようになって米た。
に伴い広い分ＦＪｒｆｌこｉ？いて利用されるよう（こ
なった。アナログ情報を論理処理に適したディジタル情
報に変゛換するためアナログ情報をディジタル情報へあ
るいはその逆のディジタル情報をアナログ情報へ変転す
る回路が数多く捉供され、且集積回路（ＩＣ）化される
ようになって米た。
（Ｃ） 従来技術と問題点
第１図における４ビツトの並列形Ａ／Ｄ変換器ダ、２１
〜１６は比較器およびＲは基孕電圧分割抵抗である。エ
ンコーダ１は１６人力を２進符号４ピットに変換する機
能を有す。各比較器２１〜１６は各非反転入力端子にア
ナログ入力信号が与えられ、反転入力端子に与えられる
後述の基準電圧Ｖｒｅｆ を分割して得た対象基１％
電圧と比較してアナログ入力信号が上廻る値となるとき
は各比較器２．〜１６における出力電圧は低レベル０か
ら高レベルｌに転移する。一方対象基ｆｆＰ電圧は外部
より与えられる一定の直流電圧を分割抵抗によっ゛ζ比
較器ＺｌｌｌにはＶ ｒ ｅ ｆ ／ １６ ＋比較器
２□２λ には２ Ｖｒ ｅ ｆ／ １６−・・・・・比較２ａｌ
ｌｌには１５Ｖｒｅｆ／１６．比較器２１にはＶｒｅｆ
と等差級数的に与えられるのでアナログ入力信号の
レベルｌこ従って比較器２＋ａ（ＩＱから順に比較器２
，１こ向って比較器２１〜１６の各出力が１を出力する
のでアナログ入力信号の電圧値に対応し第２図に示すよ
うにこ＼では基準電圧Ｖｒ ｅ ｆ／ １６を最小単位
ビット（以下ＬＳＢ ）とする４ビツトによるディジタ
ル信号がエンコーメホ出方端子に得られる。このように
ＡＤＣにおいては４ビツト分解能を得るためには２’＝
ｘｇ個の比較器２．〜，６が必要でありより精度の良い
ディジタル情報を得るために５ビツト、６ビツト分解能
全必要とすると、比較器の数は２’＝３２個、２’ ＝
６４個と倍増するので例えば８ビツト、１２ピツトの分
解能を必要であれば比較器の数は２’＝２５６個＋ ２
” ”４０９６個の比較器が必要となり、高Ｎ度Ａ
ＩＩ） Ｃの年積回路素子を実功、するためには構成上
擾だ歩留上の隘路となっていた。
〜１６は比較器およびＲは基孕電圧分割抵抗である。エ
ンコーダ１は１６人力を２進符号４ピットに変換する機
能を有す。各比較器２１〜１６は各非反転入力端子にア
ナログ入力信号が与えられ、反転入力端子に与えられる
後述の基準電圧Ｖｒｅｆ を分割して得た対象基１％
電圧と比較してアナログ入力信号が上廻る値となるとき
は各比較器２．〜１６における出力電圧は低レベル０か
ら高レベルｌに転移する。一方対象基ｆｆＰ電圧は外部
より与えられる一定の直流電圧を分割抵抗によっ゛ζ比
較器ＺｌｌｌにはＶ ｒ ｅ ｆ ／ １６ ＋比較器
２□２λ には２ Ｖｒ ｅ ｆ／ １６−・・・・・比較２ａｌ
ｌｌには１５Ｖｒｅｆ／１６．比較器２１にはＶｒｅｆ
と等差級数的に与えられるのでアナログ入力信号の
レベルｌこ従って比較器２＋ａ（ＩＱから順に比較器２
，１こ向って比較器２１〜１６の各出力が１を出力する
のでアナログ入力信号の電圧値に対応し第２図に示すよ
うにこ＼では基準電圧Ｖｒ ｅ ｆ／ １６を最小単位
ビット（以下ＬＳＢ ）とする４ビツトによるディジタ
ル信号がエンコーメホ出方端子に得られる。このように
ＡＤＣにおいては４ビツト分解能を得るためには２’＝
ｘｇ個の比較器２．〜，６が必要でありより精度の良い
ディジタル情報を得るために５ビツト、６ビツト分解能
全必要とすると、比較器の数は２’＝３２個、２’ ＝
６４個と倍増するので例えば８ビツト、１２ピツトの分
解能を必要であれば比較器の数は２’＝２５６個＋ ２
” ”４０９６個の比較器が必要となり、高Ｎ度Ａ
ＩＩ） Ｃの年積回路素子を実功、するためには構成上
擾だ歩留上の隘路となっていた。
（ｄ） 発明の目的
本発明の目的は高祠度ＡＤＣ即ち多ビットのＡＤＣ金集
債回路素子（ＩＣ）ｉこまって実現させるため、比較器
の数’（＋？１ビット分増す毎に倍増させることなく構
成する手段全提供しようとするものである。
債回路素子（ＩＣ）ｉこまって実現させるため、比較器
の数’（＋？１ビット分増す毎に倍増させることなく構
成する手段全提供しようとするものである。
（ｅ） 発明の構成
この目的はアナログ入力信号を並列に受信し並列Ｎビッ
トのディジタル出力信号に変換送＋４１する上位および
下位のＡ／Ｄ変換器、該上位Ａ／Ｄ変換器の出力信号を
再生アナログ信号変換するａＸＤ／Ａｆ換器、核ディジ
タル出カ信号に１ビツト加算して加算ディジタル信号を
得る加算器、該加算ディジタル信号を加算アナログ信号
に変換する第２Ｄ／Ａ変換器および上位Ａ／Ｄ、嶋Ｉ
Ｄ／Ａ 。
トのディジタル出力信号に変換送＋４１する上位および
下位のＡ／Ｄ変換器、該上位Ａ／Ｄ変換器の出力信号を
再生アナログ信号変換するａＸＤ／Ａｆ換器、核ディジ
タル出カ信号に１ビツト加算して加算ディジタル信号を
得る加算器、該加算ディジタル信号を加算アナログ信号
に変換する第２Ｄ／Ａ変換器および上位Ａ／Ｄ、嶋Ｉ
Ｄ／Ａ 。
第２Ｄ／Ａ各変換缶に基準電圧を与える電源を備えてな
り、核下位Ａ／１〕変換器に基準電圧高電位として前記
加算アナログ信号を与え、基準電圧お４女 よび入力信号の低ｍｌｌとして前記再生アナログイ８号
音入力して作動せしめ、下位Ａ／Ｄ変換器をして上位Ａ
／Ｄ変換器によるＮビットディジタル出力信号に続く下
位Ｎビットのディジタル信号を得ることによりＮＸ２ビ
ット用並列形Ａ／Ｄｉ換槻能を構成することを％徴とす
るＡ／Ｄ炎換器を提供することｌこよって達成される。
り、核下位Ａ／１〕変換器に基準電圧高電位として前記
加算アナログ信号を与え、基準電圧お４女 よび入力信号の低ｍｌｌとして前記再生アナログイ８号
音入力して作動せしめ、下位Ａ／Ｄ変換器をして上位Ａ
／Ｄ変換器によるＮビットディジタル出力信号に続く下
位Ｎビットのディジタル信号を得ることによりＮＸ２ビ
ット用並列形Ａ／Ｄｉ換槻能を構成することを％徴とす
るＡ／Ｄ炎換器を提供することｌこよって達成される。
（ｆ） 発明の実施例
以下本発明の一実施例について図面を参■ぐしつ＼説明
する。
する。
第３図は本発明の一実施例におけるＡＤＣＩこよるブロ
ック図、第４図はその下位４ビツトの変換特性を示す。
ック図、第４図はその下位４ビツトの変換特性を示す。
図をこおいて１１ａ＋ｂは４ビットＡＤＣ，１２の
ａ、ｔ）は第１．第陵τビットＤＡＣ１１３は加算器お
よび１４は電源である。４ピツ）ＡＤＣＩＩａ、ｂは従
来の第１図に示す構成と機能ｌこ等しくアナログ入力信
号の電圧値に対応し、電源１４より基準電圧Ｖ ｒ ｅ
ｆとして例えば２５６ｍＶが与えらると上位のＡＤＣ
ｌｌａはＬＳＢ’ｔその１／２４の１６ｍＶとしてアナ
ログ・ディジタル変換して４ビツト表示によるティジタ
ル出力信号紮送出する。例えばアナログ入力信号が８０
〜９５ｍＶの範囲にあるとするとＡＤＣｌｌａのディジ
タル出力１Ｂ号は０１０１となる。従って第１４ピツ）
ＤＡＣ１２ａの外生アナログ入力信号は８０ｍＶとなる
。次に０１０１に一人力さｎた加算器１３は１ピツトを
加舞、して０１１０會第２の４ピツ）ＤＡＣ１２ｂｌＣ
出力し、第２ＤＡＣ１２ｂｌ；ｌｔｏ １１０をアナロ
グ信号に変換再生して９６ｍＶｋ出力するので、この書
生アナログ信号９６ｍＶｋ基準電圧の高電位側＋Ｖ ’
ｒ ｅ ｆ 、第１ＤＡＣ１２ａの再生アナログ出力
信号８０ｍＶ’ｒ基準眠圧の低電位側−Ｖ ’ ｒ ｅ
ｆとする下位の４ビツトＡＤＣ１１ｂはアナログ・デ
ィジタル変換の基準電圧を両信号ィ゛９６ｍＶ−８０ｍ
Ｖ＝１６ｍＶとして作動し、下位のＡＤＣｌｌｂにおけ
るＬＳＢはその１４番の１ｍＶとなる。一方下位のＡＤ
Ｃｌｌｂのアナログ入力信号はＡＤＣｌｌａと同じ原ア
ナログ入力信号が与えられているが基準電圧と共通の低
電位側に第１ＤＡＣ１２ａの再生アナログ信号８０ｍｖ
を入力されているので比較動作を行ってアナログ・ディ
ジタル変換の対象となるのはＯｍＶ≧アナログ入力信号
−８０−ｍＶ）１６ｍＶとなる。
よび１４は電源である。４ピツ）ＡＤＣＩＩａ、ｂは従
来の第１図に示す構成と機能ｌこ等しくアナログ入力信
号の電圧値に対応し、電源１４より基準電圧Ｖ ｒ ｅ
ｆとして例えば２５６ｍＶが与えらると上位のＡＤＣ
ｌｌａはＬＳＢ’ｔその１／２４の１６ｍＶとしてアナ
ログ・ディジタル変換して４ビツト表示によるティジタ
ル出力信号紮送出する。例えばアナログ入力信号が８０
〜９５ｍＶの範囲にあるとするとＡＤＣｌｌａのディジ
タル出力１Ｂ号は０１０１となる。従って第１４ピツ）
ＤＡＣ１２ａの外生アナログ入力信号は８０ｍＶとなる
。次に０１０１に一人力さｎた加算器１３は１ピツトを
加舞、して０１１０會第２の４ピツ）ＤＡＣ１２ｂｌＣ
出力し、第２ＤＡＣ１２ｂｌ；ｌｔｏ １１０をアナロ
グ信号に変換再生して９６ｍＶｋ出力するので、この書
生アナログ信号９６ｍＶｋ基準電圧の高電位側＋Ｖ ’
ｒ ｅ ｆ 、第１ＤＡＣ１２ａの再生アナログ出力
信号８０ｍＶ’ｒ基準眠圧の低電位側−Ｖ ’ ｒ ｅ
ｆとする下位の４ビツトＡＤＣ１１ｂはアナログ・デ
ィジタル変換の基準電圧を両信号ィ゛９６ｍＶ−８０ｍ
Ｖ＝１６ｍＶとして作動し、下位のＡＤＣｌｌｂにおけ
るＬＳＢはその１４番の１ｍＶとなる。一方下位のＡＤ
Ｃｌｌｂのアナログ入力信号はＡＤＣｌｌａと同じ原ア
ナログ入力信号が与えられているが基準電圧と共通の低
電位側に第１ＤＡＣ１２ａの再生アナログ信号８０ｍｖ
を入力されているので比較動作を行ってアナログ・ディ
ジタル変換の対象となるのはＯｍＶ≧アナログ入力信号
−８０−ｍＶ）１６ｍＶとなる。
従ってＡＤＣｌｌｂはＬＢＣｔ１ｍＶｔ単位とする４ビ
ツト表示によるディジタル出力信号を第４図に示す変換
特性のように送出する。こ＼で本例の場合例えば（ｘｘ
ｘｘ）は８０ｍＶに相当する０１０１となる。このよう
に下位のＡＤＣｌｌｂ番こは上位のＡＤＣｌｌａのディ
ジタル出力信号（××××）とこれに１ビツト加算した
値（ｘｘｘｘ＋１）との差即ち上位ＡＤＣ１１ａＪこお
ける１ビツトに相当する電圧が常に基準電圧として与え
られ、変換対象のアナログ入力信号は自動的にアナログ
入力信号−（ｘｘｘｘのアナログ信号）として上位ＡＤ
Ｃ１１ａにおけるＬＳＢ未満が入力さ〜２番、下位（７
）ＡＤＣ１ｌ ｂＧ；！上位ノ１／２’ ｋＬ８Ｂ例え
ば１ｍＶを底とする２ｓ〜２°の範囲をそれぞれ分担出
力し、全体として２丁〜２°を連続カバーする８ピツト
のアナログ・ディジタル変換機能を持つＡ／Ｄ変換器が
従来の比較器の個数２５６個に比較して１６個Ｘ２＝３
２個により構成することが出来る。尚従来に比較して増
加して１．−．６ＤＡＣはり！示省略したがＡＤＣのよ
うニ比較器を必要とせず通常基準電源の電圧／電流を分
配する例えば荷重抵抗回路網または／およびはしご形回
路網とスイッチング素子により構成されＩＣ化に際して
は比較器より容易である。
ツト表示によるディジタル出力信号を第４図に示す変換
特性のように送出する。こ＼で本例の場合例えば（ｘｘ
ｘｘ）は８０ｍＶに相当する０１０１となる。このよう
に下位のＡＤＣｌｌｂ番こは上位のＡＤＣｌｌａのディ
ジタル出力信号（××××）とこれに１ビツト加算した
値（ｘｘｘｘ＋１）との差即ち上位ＡＤＣ１１ａＪこお
ける１ビツトに相当する電圧が常に基準電圧として与え
られ、変換対象のアナログ入力信号は自動的にアナログ
入力信号−（ｘｘｘｘのアナログ信号）として上位ＡＤ
Ｃ１１ａにおけるＬＳＢ未満が入力さ〜２番、下位（７
）ＡＤＣ１ｌ ｂＧ；！上位ノ１／２’ ｋＬ８Ｂ例え
ば１ｍＶを底とする２ｓ〜２°の範囲をそれぞれ分担出
力し、全体として２丁〜２°を連続カバーする８ピツト
のアナログ・ディジタル変換機能を持つＡ／Ｄ変換器が
従来の比較器の個数２５６個に比較して１６個Ｘ２＝３
２個により構成することが出来る。尚従来に比較して増
加して１．−．６ＤＡＣはり！示省略したがＡＤＣのよ
うニ比較器を必要とせず通常基準電源の電圧／電流を分
配する例えば荷重抵抗回路網または／およびはしご形回
路網とスイッチング素子により構成されＩＣ化に際して
は比較器より容易である。
また加算器１３により１ピツトの加算動作を行うためＡ
ＤＣｌｌａのディジタル出方信号が最大＋７）１１１１
ニナルトＤＡｃ １２ ｂハ、ｔ−バフローして成立し
なくなり、第３図にょるＡ／Ｄ変換器の有効作動範囲は
２°から上限は２’ ＋２’ ＋２’＋２’ ＋２”
＋２’ ＋２°迄に限られるが実用上差支えない。尚以
上はＮビットを４ビツトとして説明したが他のビット数
でも同様に実現出来ることはいう迄もない。
ＤＣｌｌａのディジタル出方信号が最大＋７）１１１１
ニナルトＤＡｃ １２ ｂハ、ｔ−バフローして成立し
なくなり、第３図にょるＡ／Ｄ変換器の有効作動範囲は
２°から上限は２’ ＋２’ ＋２’＋２’ ＋２”
＋２’ ＋２°迄に限られるが実用上差支えない。尚以
上はＮビットを４ビツトとして説明したが他のビット数
でも同様に実現出来ることはいう迄もない。
（ｇ） 発明の詳細
な説明し７たように本発明によれば従来に比較して比較
器の数音１ビット分増す毎ｌこ倍増させることなく多ビ
ットのＡＤＣにおけるＩＣ化の実現が容易な手段が提供
出来るので有用である。
器の数音１ビット分増す毎ｌこ倍増させることなく多ビ
ットのＡＤＣにおけるＩＣ化の実現が容易な手段が提供
出来るので有用である。
第１図は従来における４ビツトの並列形Ａ／Ｄ変換器の
ブロック図、第２図（Ｊその変換特性図、第３図は本発
明の一実施例におけるＡ／Ｄ変換器によるブロック図お
よび第４図はその下位４ビツトの変換特性図會示す。 図１こおいて２Ｉ〜１．は比較器、１１ａ＋ｂはＡ／Ｄ
ｆ換器、１２ａ＋ ｂはＤ／Ａｆ換器、１３は加算器お
よび１４は電源である。 第２図 才ゴ図
ブロック図、第２図（Ｊその変換特性図、第３図は本発
明の一実施例におけるＡ／Ｄ変換器によるブロック図お
よび第４図はその下位４ビツトの変換特性図會示す。 図１こおいて２Ｉ〜１．は比較器、１１ａ＋ｂはＡ／Ｄ
ｆ換器、１２ａ＋ ｂはＤ／Ａｆ換器、１３は加算器お
よび１４は電源である。 第２図 才ゴ図
Claims (1)
- 【特許請求の範囲】 アナログ入力信号を並列に受信し並列Ｎビットのディジ
タル出力信号に変換送出する上位および下位のＡ／Ｄ変
換器、該上位Ａ／Ｄ変換器の出力信号を再生アナログ信
号変換する第１Ｄ／Ａ変換器、該ディジタル出力信号に
１ピツト加算して加算ディジタル信号を得る加算器、該
加算ディジタル信号を加算アナログ信号に変換する第２
Ｄ／Ａ変換器および上位Ａ／Ｄ、第１ Ｄ ／ Ａ Ｉ
第２Ｉ）４各変換器に基準電圧を与える電源全備えてな
り、該下位Ａ／Ｄ変換器に基準電圧高電位として前記加
算アナログ信号を与え、基準電圧および入力信イガ 号の低？！ホとして前記再生アナログ信号を入力して作
動せしめ、下位Ａ／Ｄ変換器をして上位Ａ／Ｄ変換器に
よるＮビットディジタル出力信号に続く下位Ｎビットの
ディジタル信号を得ることｔこよりＮ×２ビット用並タ
ロ形Ａ／Ｄ変換機能を構成することｔ”特徴とするＡ／
Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13756982A JPS5927619A (ja) | 1982-08-07 | 1982-08-07 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13756982A JPS5927619A (ja) | 1982-08-07 | 1982-08-07 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5927619A true JPS5927619A (ja) | 1984-02-14 |
Family
ID=15201777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13756982A Pending JPS5927619A (ja) | 1982-08-07 | 1982-08-07 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927619A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359327A (en) * | 1993-05-28 | 1994-10-25 | Brown Eric W | A/D converter system with interface and passive voltage reference source |
| US5488368A (en) * | 1993-05-28 | 1996-01-30 | Technoview Inc. | A/D converter system and method with temperature compensation |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164628A (en) * | 1980-05-21 | 1981-12-17 | Toshiba Corp | Parallel feedback type analog-to-digital converter |
| JPS5725722A (en) * | 1980-07-22 | 1982-02-10 | Nippon Telegr & Teleph Corp <Ntt> | Analog-to-digital converter |
-
1982
- 1982-08-07 JP JP13756982A patent/JPS5927619A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164628A (en) * | 1980-05-21 | 1981-12-17 | Toshiba Corp | Parallel feedback type analog-to-digital converter |
| JPS5725722A (en) * | 1980-07-22 | 1982-02-10 | Nippon Telegr & Teleph Corp <Ntt> | Analog-to-digital converter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359327A (en) * | 1993-05-28 | 1994-10-25 | Brown Eric W | A/D converter system with interface and passive voltage reference source |
| US5488368A (en) * | 1993-05-28 | 1996-01-30 | Technoview Inc. | A/D converter system and method with temperature compensation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635036A (en) | Analog-to-digital converter | |
| US5210537A (en) | Multi-stage A/D converter | |
| JP4073676B2 (ja) | Ｄａ変換器及びｄａ変換方法 | |
| JP3068871B2 (ja) | アナログ‐ディジタル変換器 | |
| JPH01228223A (ja) | 並列比較型アナログ・ディジタル変換器 | |
| KR100235465B1 (ko) | 플래시형 아날로그-디지탈 변환기 | |
| JPS5927619A (ja) | Ａ／ｄ変換器 | |
| JP2016213531A (ja) | Ａｄ変換器およびａｄ変換方法 | |
| JP3407851B2 (ja) | Ｐｗｍ回路／加重回路併用式デルタシグマ型ｄ／ａ変換装置 | |
| JPS60102024A (ja) | アナログ・デイジタル変換方式 | |
| JPS59178018A (ja) | アナログ・デジタル変換器 | |
| US4647904A (en) | Folding-type analog-to-digital converter | |
| JPH11163726A (ja) | Ａ／ｄ変換器及びａ／ｄ変換方法 | |
| JP2877983B2 (ja) | Ａ／ｄコンバータ回路 | |
| JPH0685675A (ja) | Ａ／ｄ変換器 | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 | |
| JP3112349B2 (ja) | アナログ−デジタルコンバータ | |
| JPS6256690B2 (ja) | ||
| JPS63217828A (ja) | 直並列型ａ／ｄ変換器 | |
| JP2626583B2 (ja) | アナログ／デジタル変換回路 | |
| RU93017876A (ru) | Аналого-цифровой преобразователь поразрядного уравновешивания | |
| JPS6152031A (ja) | 乗算型ｄ／ａコンバ−タ | |
| JPH0683071B2 (ja) | Ａ／ｄ変換器 | |
| JPH0514200A (ja) | 高精度化ａｄコンバータ | |
| JPS5959035U (ja) | Ａ−ｄ変換装置 |