KR100616671B1 - 절연층을 갖는 반도성 칩 소자의 제조방법 및 이로부터제조된 반도성 칩 소자 - Google Patents
절연층을 갖는 반도성 칩 소자의 제조방법 및 이로부터제조된 반도성 칩 소자 Download PDFInfo
- Publication number
- KR100616671B1 KR100616671B1 KR1020050011230A KR20050011230A KR100616671B1 KR 100616671 B1 KR100616671 B1 KR 100616671B1 KR 1020050011230 A KR1020050011230 A KR 1020050011230A KR 20050011230 A KR20050011230 A KR 20050011230A KR 100616671 B1 KR100616671 B1 KR 100616671B1
- Authority
- KR
- South Korea
- Prior art keywords
- silane coupling
- coupling agent
- teos
- semiconductor chip
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000007864 aqueous solution Substances 0.000 claims abstract description 29
- 239000006087 Silane Coupling Agent Substances 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 13
- 238000002156 mixing Methods 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims description 20
- 239000000919 ceramic Substances 0.000 claims description 19
- 238000007747 plating Methods 0.000 claims description 15
- 239000000243 solution Substances 0.000 claims description 14
- 238000001035 drying Methods 0.000 claims description 5
- BPSIOYPQMFLKFR-UHFFFAOYSA-N trimethoxy-[3-(oxiran-2-ylmethoxy)propyl]silane Chemical compound CO[Si](OC)(OC)CCCOCC1CO1 BPSIOYPQMFLKFR-UHFFFAOYSA-N 0.000 claims description 5
- OTARVPUIYXHRRB-UHFFFAOYSA-N diethoxy-methyl-[3-(oxiran-2-ylmethoxy)propyl]silane Chemical compound CCO[Si](C)(OCC)CCCOCC1CO1 OTARVPUIYXHRRB-UHFFFAOYSA-N 0.000 claims description 3
- JXUKBNICSRJFAP-UHFFFAOYSA-N triethoxy-[3-(oxiran-2-ylmethoxy)propyl]silane Chemical compound CCO[Si](OCC)(OCC)CCCOCC1CO1 JXUKBNICSRJFAP-UHFFFAOYSA-N 0.000 claims description 3
- DQZNLOXENNXVAD-UHFFFAOYSA-N trimethoxy-[2-(7-oxabicyclo[4.1.0]heptan-4-yl)ethyl]silane Chemical compound C1C(CC[Si](OC)(OC)OC)CCC2OC21 DQZNLOXENNXVAD-UHFFFAOYSA-N 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 32
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 22
- 239000011787 zinc oxide Substances 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000003756 stirring Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 3
- 229910020175 SiOH Inorganic materials 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000740 bleeding effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000007062 hydrolysis Effects 0.000 description 2
- 238000006460 hydrolysis reaction Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- -1 BiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000004110 Zinc silicate Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010345 tape casting Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- XSMMCTCMFDWXIX-UHFFFAOYSA-N zinc silicate Chemical compound [Zn+2].[O-][Si]([O-])=O XSMMCTCMFDWXIX-UHFFFAOYSA-N 0.000 description 1
- 235000019352 zinc silicate Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Thermistors And Varistors (AREA)
Abstract
절연층을 갖는 반도성 칩 소자의 제조방법 및 이로부터 제조된 반도성 칩 소자가 제공된다.
본 발명은, 그 pH가 6~12범위로 유지된 수용액에, TEOS와 실란카플링제중 선택된 1종이상을 혼합하는 제1공정; 상기와 같이 마련된 수용액에 그 표면이 절연특성이 요구되는 다결정체 반도성 칩을 침지한후, 그 칩표면에 부착된 수분을 제거하는 제2공정; 상기 수분이 제거된 반도성 칩을 1차열처리하는 제3공정; 및 상기 1차열처리된 반도성 칩에 외부전극을 형성한후 2차열처리함으로써 그 칩 표면에 절연층을 형성하는 제4공정;을 포함하는 절연층을 갖는 반도성 칩 소자의 제조방법과,
이러한 제조방법을 이용하여 제조된 반도성 칩 소자에 관한 것이다.
절연층, 바리스터, TEOS, 실란카플링제
Description
도 1은 칩타입 바리스터 반도성 소자의 단면도로서,
도 1a는 절연층을 갖지 않는 종래예를, 그리고
도 1b는 절연층을 갖는 본 발명의 소자 단면도를 나타낸다.
도 2는 본 발명에 따른 제조공정을 나타내는 공정도이다.
*도면의 주요부분에 대한 부호의 설명*
11........유전체층 13.......내부전극
15........외부전극 17.......절연층
본 발명은 그 표면에 절연층을 갖는 반도성 칩 소자의 제조방법에 관한 것으로, 보다 상세하게는, 후속하는 리플로우 솔더링시 플럭스에 의한 침투를 효과적으로 방지하여 초기 절연저항을 유지할 수 있게 하는 절연층을 갖는 반도성 칩 소자의 제조방법 및 그로부터 제조되는 반도성 칩 소자에 관한 것이다.
근래에 들어, 이동통신 단말기와 같은 각종 전자기기등은 그 크기의 소형화가 진행되면서 이에 사용되는 회로부품들도 소형화 및 고직접화가 이루어지고 있으며, 그 결과 이에 사용되는 부품의 정격전압과 정격전류도 낮게 설계되고 있다.
예컨데, 이러한 부품으로 사용되는 바리스터(baristor)는 인가전압에 따라 저항이 변하여 현저한 비직선적 전압/전류특성을 나타내는 소자로서 정상상태에서는 절연체로서 작동하고, 전압이 적정치를 초과하여 소자에 인가될 경우 저항값이급격히 감소하는 회로소자이다. 그리고 이러한 특성때문에 바리스터는 서지(surge)전압으로 부터 반도성 소자를 보호하는데 늘리 이용되고 있다.
이러한 바리스터 소자로는 전압/전류 비직성특성이 우수하고 서지 흡수능력이 탁월한 산화아연 바리스터가 주로 이용되는데, 이는 주성분인 산화아연을 복수의 첨가물과 혼합하여 바리스터용 세라믹원료분말을 마련하고, 이 분말로 형성된 성형체를 소성하여 바리스터 소자를 제조한다. 이러한 바리스터 소자의 내부에는 산화아연 입자들 사이의 경계에 형성되는 불순물 에너지 준위에 의하여 경계장벽층(boundry barrier layer)에 에너지 장벽이 형성되고, 이에 따라 우수한 전압/전류 비직선특성을 나타내는 것이다.
도 1a는 절연코팅층을 갖지 않는 종래의 칩타입 바리스터 반도성 소자의 단면도이다. 도 1a에 나타난 바와 같이, 일반적으로 칩타입 바리스터 소자의 경우, 산화아연계 세라믹재료로 이루어진 복수의 세라믹층(1)과 이들 세라믹층 사이에 교대로 형성된 내부전극(3)으로 이루어진 세라믹적층체와, 이들 세라믹적층체의 양단 에 형성되어 상기 내부전극중 적어도 하나와 전기적으로 연결되어 있는 외부전극(5)을 포함하여 구성된다.
그런데 상기와 같이 제조된 칩타입 바리스터 소자를 리플로우 솔더링을 이용하여 PCB 기판상에 장착할때, 상기 바리스터 소자의 저면이 플럭스에 침식된다. 상술하면, 일반적으로 PCB 실장용 칩부품을 리플로우 솔더링할때 사용되는 솔더 페이스트는 납땜성을 향상시키기 위해 Cl-이온을 함유한 플럭스를 이용하는데, 이러한 액상의 플럭스는 PCB와 바리스터 소자사이로 이동하여 칩 바리스터의 표면, 특히, 그레인 바운더리를 침식시킨다. 이에 따라, 플럭스 성분은 솔더링과 동시에 바리스터 소자의 표면도 공격하여, 주요 구성성분중 내산성이 떨어지는 ZnO와 Sb2O3를 녹여냄으로써 플럭스중 Zn와 Sb이온이 과도하게 되고, 따라서 솔더링후 칩바리스터의 초기 저항값이 급격히 저하하는 문제가 발생하는 것이다.
또한 일반적으로 칩바리스터 제조공정에서는 내부전극과 전기적으로 연결되는 외부전극을 형성한후, 그 외부전극 표면을 Cu, Ni, Sn등으로 도금처리한다. 그런데 일반적으로 칩 바리스터는 ZnO 세라믹의 반도전성 때문에 평상시에는 부도체의 역할을 하다가 임계전압이상에서 도체로 변경되는 특성을 가지고 있다. 따라서 칩 바리스터의 전해도금시 세라믹몸체의 표면도 도금됨으로써 상기 세라믹몸체가 도체로 변하여 양단의 외부전극이 상호 연결되는 브리징현상이 발생하는 문제도 있다.
따라서 이러한 종래기술의 문제점을 해소하기 위한 기술들이 제시되고 있으며, 그 일예로 대한민국 공개특허공보 2002-45782호에 기재된 발명을 들 수 있다. 상기 공개특허에서는, 에칭된 바리스터 칩을 글래스 분말로 이루어진 글래스 슬러리에 딥핑한후, 칩을 회전건조시켜 칩표면에 글래스 슬러리를 코팅하고, 이어, 글래스 슬러리가 코팅된 칩을 열처리하여 칩표면의 기공내에 글래스가 녹으면서 모세관현상에 의해 표면에 균일한 글래스코팅층을 형성하는 습식법에 의한 글래스 피막형성기술을 제시하고 있다. 그러나 본 기술은 칩모서리 부분의 코팅이 부족하고 소망하는 수준의 코팅두께를 확보하기 어렵다는 문제가 있다.
또다른 기술로서 대한민국 공개특허공보 2003-68863호에 기재된 발명을 들 수 있다. 상기 공개특허에서는 상기 바리스터 본체 표면에 네거티브 타입의 PR을 코팅하고, 상기 바리스터의 외부전극 표면을 포지티브 타입의 PR을 코팅하며, 이어, 상기 네가티브 타입의 PR을 경화한후 코팅된 PR층을 제거하는 기술을 제시하고 있다. 그러나 이 기술은 공정자체가 복잡하고 비경제적이어서 현실화에 한계가 있다.
따라서 본 발명은 상술한 종래기술의 한계를 극복하기 위하여 안출된 것으로서, TEOS 함유 수용액을 이용하여 반도성 칩 표면을 코팅함으로써 제조공정이 단순할 뿐만 아니라, 칩모서리 부분의 코팅불균일을 해소할 수 있으며 종래의 sol-gel이나 글래스코팅으로 제조된 절연층에서 칩과 코팅층간의 mismatch에 따라 발생하던 절연층의 균열발생을 효과적으로 방지할 수 있는 절연층을 갖는 반도성 칩 소자 의 제조방법을 제공함을 그 목적으로 한다.
또한 본 발명은 상기 제조방법으로 제조되는 절연층을 갖는 반도성 칩 소자를 제공함을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은,
그 pH가 6~12범위로 유지된 수용액에, TEOS와 실란카플링제중 선택된 1종이상을 혼합하는 제1공정; 상기와 같이 마련된 수용액에 그 표면이 절연특성이 요구되는 다결정체 반도성 칩을 침지한후, 그 칩표면에 부착된 수분을 제거하는 제2공정; 상기 수분이 제거된 반도성 칩을 1차열처리하는 제3공정; 및 상기 1차열처리된 반도성 칩에 외부전극을 형성한후 2차열처리함으로써 그 칩 표면에 절연층을 형성하는 제4공정;을 포함하는 절연층을 갖는 반도성 칩 소자의 제조방법에 관한 것이다.
또한 본 발명은, 그 pH가 6~12범위로 유지된 수용액에, TEOS와 실란카플링제중 선택된 1종이상을 혼합하는 공정; 상기와 같이 마련된 수용액에, 유전체층과, 그 유전체층 사이에 교대로 배열된 다수의 내부전극을 포함하는 반도성 세라믹적층체를 침지한후 건조하는 공정; 상기 건조된 세라믹적층체를 1차열처리한후 외부전극을 형성하는 공정; 및 상기 외부전극이 형성된 세라믹적층체를 2차열처리한후 상기 외부전극을 도금하는 공정;을 포함하는 절연층을 갖는 반도성 칩 소자의 제조방법에 관한 것이다.
나아가, 본 발명은 상기 제조방법으로 제조되는 절연층을 갖는 반도성 칩 소자에 관한 것이다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 따른 제조공정을 나타내는 공정도이다. 도 2에 나타난 바와 같이, 본 발명에서는 먼저, 수용액에 TEOS와 실란카플링제중 선택된 1종이상을 혼합하여 TEOS함유 수용액이나 실란카플링용액, 또는 그 혼합용액을 마련한다.
이때, 본 발명에서는 상기 수용액의 pH를 6~12로 제한함이 바람직하다. 왜냐하면 이러한 pH 범위에서 혼합되는 TEOS나 실란카플링제의 가수분해가 가능하기 때문이다. 이러한 pH범위를 갖는 수용액은 예컨데, 물과 알코올을 혼합한 용매에 암모니아수를 1~30wt% 첨가한후, 20~80℃에서 stirring함으로써 마련될 수 있다.
본 발명에서는 이와 같이 그 pH가 제어된 수용액에 TEOS와 실란카플링제중 선택된 1종이상을 혼합하여 TEOS 및/또는 실란카플링제 함유 용액을 마련하는데, 이때 상기 TEOS와 실란카플링제중 선택된 1종이상은 1~20mol%범위로 상기 용액에 혼합함이 바람직하다. 이는 가수분해가 급격하게 이루어지면, 가수분해 입자들이 칩 표면에 화학적 물리적 흡착되지 않고 용액중 서로 반응하여 응집할 수 있으므로 이를 고려한 것이다.
또한 상기와 같이 pH를 갖는 수용액에 TEOS와 실란카플링제를 동시에 혼합할 경우에는, 실란카플링제를 TEOS 대비 몰비로 1~20mol% 범위가 되도록 상기 용액에 혼합함이 보다 바람직하다.
한편, 본 발명에서는 상기 수용액에 혼합되는 실란커플링제의 구체적인 종류 및 그 조성성분에 제한되는 것은 아니다. 예컨데, 2-(3,4epoxycyclohexyl)-ethyltrime thoxysilane, 3-Glycidoxypropyl trimethoxysilane, 3-Glycidoxypropyl methyldiethoxy silane, 3-Glycidoxypropyl triethoxysilane중 선택된 1종을 이용할 수 있다.
상기와 같은 pH를 갖는 수용액에 TEOS 및/또는 실란카플링제를 혼합함으로써 하기 반응 (1-3)과 같이, 그 혼합된 TEOS나 실란카플링제는 효과적으로 용액중에서 가수분해될 수 있다.
[반응 1]: TEOS
[반응 2]: 실란카플링제
[반응 3]: TEOS+실란카플링제
다음으로, 발명에서는 상기와 같이 마련된 수용액에 그 표면이 절연특성이 요구되는 다결정체 반도성 칩을 침지한후 건조한다.
본 발명에서는 그 표면이 절연특성이 요구되는 다결정체 반도성 칩을 상기와 같이 마련된 용액에 침지하는데, 이는 상기 반도성 칩의 표면에 가수분해된 SiOH를 흡착하기 위함이다.
한편 상기 그 표면에 절연특성이 요구되는 다결정체 반도성 칩이 요망되는 경우로는 칩 바리스터, PTCR, MTCR등을 들 수 있으며, 본 발명은 이러한 구체적인 칩종류에 제한되는 것은 아니다. 그리고 이러한 다결정체 반도성 칩은 크게 적층체타입과 디스크타입으로 나눌수 있으며 본 발명은 어느 경우라도 적용가능하다. 그리고 적층체타입의 경우, 도 1b와 같이, 본 발명에서는 유전체층(11)과 그 유전체층(11) 사이에 교대로 형성된 내부전극(13)을 갖는 반도성 세라믹적층체로 구성될 수 있으며, 이때 그 유전체층은 tape casting법이나 spin coating법등으로 형성될 수 있다.
칩 바리스터의 경우, 상기 유전체층은 ZnO, BiO2, MnO2, Sb2O5, Co2O3중 선택된 1종이상으로 이루어지고, 상기 내부전극으로는 Ag-Pd를 스크린인쇄법으로 형성 할 수 있다. 그리고 이와 같이 형성된 적층체는 절단된후, 통상 900~1200℃의 온도에서 소성하고 12~75시간동안 연마하는 공정을 통하여 반도성 세라믹적층체인 반도성 칩을 제조할 수 있다. 그러나 이러한 공정조건들은 예시로서 본 발명은 이에 제한되는 것은 아니다.
이때, 본 발명에서는 상기 침지시간을 30초~12시간으로 제한함이 보다 바람직하다.
이어, 본 발명에서는 상기 침지처리된 반도성 칩을 건조함으로써 그 칩 표면에 부착된 용액중 수분을 제거한다. 이때, 본 발명에서는 구체적인 건조조건에 제한되는 것이 아니며, 상기 칩 표면에 부착된 용액중 수분을 충분히 제거할 수 있는 방법이라면 어느 것이라도 적용가능하다.
바람직하게는 상기 건조온도를 150℃이하의 상온으로 제한하는 것이다.
그리고 본 발명에서는 상기 건조된 반도성 칩을 1차열처리한다. 이러한 1차열처리는 하기 반응 (4-6)과 같이 상기 반도성 칩 표면에 부착된 SiOH를 축합반응을 통하여 SiO2형태로 전환시킨다.
본 발명에서는 이때, 상기 1차열처리온도를 400~600℃로 제한함이 바람직하다. 이러한 온도범위에서 상기 SiOH입자들이 칩 표면에서 효과적으로 SiO2형태로 전환부착될 수 있기 때문이다.
한편, 본 발명에서는 필요에 따라 상술한 공정들을 2회이상 반복함이 상기 반도성 칩 표면에 소망하는 절연층을 형성함에 보다 바람직하다.
다음으로, 본 발명에서는 도 1b와 같이, 상기 1차 열처리된 반도성 칩의 양 단부에 외부전극(15)을 형성한후 2차 열처리한다. 상기 외부전극(15)은 반도성 칩 내부를 이루는 내부전극(13)과의 전기적 연결을 위하여 통상 Ag paste를 상기 칩의 양 단부에 도포함으로써 형성된다.
그리고 상기와 같은 외부전극 형성을 위한 paste도포후, 전극소성을 위한 2차 열처리를 실시한다. 이러한 2차 열처리는 도포된 외부전극(15)를 소성하여 그 내부전극(13)중 적어도 하나와 전기적으로 연결되도록 하여준다. 또한 이러한 2차열처리를 통하여 하기 반응 (4-6)과 같이, 상기 반도성 칩 표면에 부착형성된 SiO2가 칩 내부의 ZnO와의 반응을 통하여 소망하는 Zincsilicate 절연층(17)을 형성할 수 있다.
[반응 4]: TEOS
[반응 5]: 실란카플링제
[반응 6]: TEOS+실란카플링제
이점들을 고려하여, 본 발명에서는 상기 2차열처리온도를 600~800℃로 제한함이 보다 바람직하다.
이후, 본 발명에서는 PCB등 기판실장시의 솔더링을 위해 상기 외부전극(17)을 도금하는데, Ni이나 Sn등을 도금함이 바람직하다.
상술한 제조공정으로 제조된 본 발명의 반도성 칩 소자는 그 표면에 균일한SiO2절연층을 형성할 수 있어, 후속하는 도금공정에서의 도금번짐현상등을 효과적으로 방지할 수 있다.
이하, 본 발명을 바람직한 일실시예를 통하여 상세히 설명한다.
(실시예 1)
물과 알코올을 1:4의 비율로 혼합한 수용액을 마련한후, 여기에 암모니아를 3cc 첨가하여 pH 11의 수용액을 마련하였다. 그리고 이러한 수용액에 TEOS를 10mol%로 혼합한후 5분정도 stirring함으로써 TEOS를 가수분해시켰다. 이어, 상기 TEOS가 혼합된 수용액에 그 표면이 절연특성이 요구되는 칩 바리스터용 반도성 칩들을 띄운채 30분동안 침지시켰다. 여기에서 이용된 반도성 칩은, ZnO, Bi2O3등으로 이루어진 유전체층과, 그 유전체층 사이에 교대로 배열된 다수의 내부전극을 포함하는 반도성 세라믹적층체로 구성되어 있으며, 이는 통상의 제조공정을 통하여 제조된 것이다.
그리고 이와 같이 침지된 반도성 칩들을 150℃에서 10분동안 건조한후 400℃에서 1차열처리하였으며, 이어, 상술한 공정을 3회반복하여 실시하였다. 다음으로, 상기 1차 열처리된 칩의 양 단부에 Ag paste를 도포하여 외부전극을 형성한후, 730℃이상에서 2차열처리하였다. 이어, 상기 열처리된 반도성 칩들의 외부전극을 도금하기 위하여 Ni도금을 행하였으며, 이때, 도금번짐을 육안으로 관찰한 결과 본 실험에 이용된 모든 반도성 칩들은 모두 그 표면에서 도금번짐이 발생하지 않았으며, 리플로우 불량도 발견되지 않았다.
(실시예 2)
물과 알코올을 1:4의 비율로 혼합한 수용액을 마련한후, 여기에 암모니아를 3cc 첨가하여 pH 11의 수용액을 마련하였다. 그리고 이러한 수용액에 3- Glycidoxypropyl trimethoxysilane 을 10mol%로 혼합한 후 60분정도 stirring함으로써 가수분해시켰다. 이어, 상기 혼합된 수용액에 그 표면이 절연특성이 요구되는 칩 바리스터용 반도성 칩들을 띄운채 30분동안 침지시켰다. 여기에서 이용된 반도성 칩은, ZnO, Bi2O3등으로 이루어진 유전체층과, 그 유전체층 사이에 교대로 배열된 다수의 내부전극을 포함하는 반도성 세라믹적층체로 구성되어 있으며, 이는 통상의 제조공정을 통하여 제조된 것이다.
그리고 이와 같이 침지된 반도성 칩들을 150℃에서 10분동안 건조한후 400℃에서 1차열처리하였으며, 이어, 상술한 공정을 3회반복하여 실시하였다. 다음으로, 상기 1차 열처리된 칩의 양 단부에 Ag paste를 도포하여 외부전극을 형성한후, 700℃이상에서 2차열처리하였다. 이어, 상기 열처리된 반도성 칩들의 외부전극을 도금하기 위하여 Ni도금을 행하였으며, 이때, 도금번짐을 육안으로 관찰한 결과 본 실험에 이용된 모든 반도성 칩들은 모두 그 표면에서 도금번짐이 발생하지 않았으며 리플로우 불량도 발견되지 않았다.
(실시예 3)
물과 알코올을 1:4의 비율로 혼합한 수용액을 마련한후, 여기에 암모니아를 3cc 첨가하여 pH 11의 수용액을 마련하였다. 그리고 이러한 수용액에 TEOS와 3-Glycidoxypropyl trimethoxysilane을 8:2로 하여 10mol%로 혼합한 후 60분정도 stirring함으로써 가수분해시켰다. 이어, 상기 혼합된 수용액에 그 표면이 절연특 성이 요구되는 칩 바리스터용 반도성 칩들을 띄운채 30분동안 침지시켰다. 여기에서 이용된 반도성 칩은, ZnO, Bi2O3등으로 이루어진 유전체층과, 그 유전체층 사이에 교대로 배열된 다수의 내부전극을 포함하는 반도성 세라믹적층체로 구성되어 있으며, 이는 통상의 제조공정을 통하여 제조된 것이다.
그리고 이와 같이 침지된 반도성 칩들을 150℃에서 10분동안 건조한후 400℃에서 1차열처리하였으며, 이어, 상술한 공정을 3회반복하여 실시하였다. 다음으로, 상기 1차 열처리된 칩의 양 단부에 Ag paste를 도포하여 외부전극을 형성한후, 700℃이상에서 2차열처리하였다. 이어, 상기 열처리된 반도성 칩들의 외부전극을 도금하기 위하여 Ni도금을 행하였으며, 이때, 도금번짐을 육안으로 관찰한 결과 본 실험에 이용된 모든 반도성 칩들은 모두 그 표면에서 도금번짐이 발생하지 않았으며 리플로우 불량도 발견되지 않았다.
상술한 바와 같이, 본 발명은 실시예를 통하여 상세히 설명되었지만, 본 발명은 이러한 실시예의 내용에 제한되는 것은 아니다. 본원이 속하는 기술분야에서 통상의 지식을 가진 자라면, 첨부된 청구항의 기재범위내에서 다양한 다양한 본원발명에 대한 모조나 개량이 가능하며, 이들 모두 본원발명의 기술적 범위에 속함은 너무나 자명하다 할 것이다.
상술한 바와 같이, 본 발명은 반도성 칩의 도금시 도금번짐을 효과적으로 방 지할 수 있을 뿐만 아니라 내산성, 내알카리성, 내습성등이 우수한 절연층을 갖는 반도성 칩 소자를 제공함에 유용한 효과가 있다.
Claims (16)
- 그 pH가 6~12범위로 유지된 수용액에, TEOS와 실란카플링제중 선택된 1종이상을 혼합하는 제1공정;상기와 같이 마련된 수용액에 그 표면이 절연특성이 요구되는 다결정체 반도성 칩을 침지한후, 그 칩표면에 부착된 수분을 제거하는 제2공정;상기 수분이 제거된 반도성 칩을 1차열처리하는 제3공정; 및상기 1차열처리된 반도성 칩에 외부전극을 형성한후 2차열처리함으로써 그 칩 표면에 절연층을 형성하는 제4공정;을 포함하는 절연층을 갖는 반도성 칩 소자의 제조방법
- 제 1항에 있어서, 상기 TEOS와 실란카플링제중 선택된 1종이상은 1~20mol%범위로 상기 수용액에 혼합됨을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 1항에 있어서, TEOS와 실란카플링제가 함께 상기 용액중에 혼합할 경우, 상기 실란카플링제를 TEOS 대비 몰비로 1~20mol% 범위가 되도록 혼합함을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 1항에 있어서, 상기 실란카플링제는 2-(3,4epoxycyclohexyl)-ethyltrime thoxysilane, 3-Glycidoxypropyl trimethoxysilane, 3-Glycidoxypropyl methyldiethoxysilane, 3-Glycidoxypropyl triethoxysilane중 선택된 1종임을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 1항에 있어서, 상기 1차 열처리온도를 400~600℃로 제한함을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 1항에 있어서, 상기 2차열처리온도를 600~800℃로 제한함을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 1항에 있어서, 상기 제1~3공정을 2회이상 반복함을 특징으로 하는 반도성 칩소자의 제조방법
- 그 pH가 6~12범위로 유지된 수용액에, TEOS와 실란카플링제중 선택된 1종이상을 혼합하는 공정;상기와 같이 마련된 수용액에, 유전체층과, 그 유전체층 사이에 교대로 배열된 다수의 내부전극을 포함하는 반도성 세라믹적층체를 침지한후 건조하는 공정;상기 건조된 세라믹적층체를 1차열처리한후 외부전극을 형성하는 공정; 및상기 외부전극이 형성된 세라믹적층체를 2차열처리한후 상기 외부전극을 도금하는 공정;을 포함하는 절연층을 갖는 반도성 칩 소자의 제조방법
- 제 8항에 있어서, 상기 TEOS와 실란카플링제중 선택된 1종이상은 1~20mol%범위로 상기 수용액에 혼합됨을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 8항에 있어서, TEOS와 실란카플링제가 함께 상기 용액중에 혼합할 경우, 상기 실란카플링제를 TEOS 대비 몰비로 1~20mol% 범위가 되도록 혼합함을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 8항에 있어서, 상기 실란카플링제는 2-(3,4epoxycyclohexyl)-ethyltrime thoxysilane, 3-Glycidoxypropyl trimethoxysilane, 3-Glycidoxypropyl methyldiethoxysilane, 3-Glycidoxypropyl triethoxysilane중 선택된 1종임을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 8항에 있어서, 상기 1차 열처리온도를 400~600℃로 제한함을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 8항에 있어서, 상기 2차열처리온도를 600~800℃로 제한함을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 8항에 있어서, 상기 유전체층은 ZnO, BiO2, MnO2, Sb2O5 및 Co2O3중 선택 된 1종이상으로 조성됨을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 8항에 있어서, 상기 건조온도는 150℃이하의 상온임을 특징으로 하는 반도성 칩 소자의 제조방법
- 제 1항 또는 제8항의 제조공정을 이용하여 제조된 반도성 칩 소자
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050011230A KR100616671B1 (ko) | 2005-02-07 | 2005-02-07 | 절연층을 갖는 반도성 칩 소자의 제조방법 및 이로부터제조된 반도성 칩 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050011230A KR100616671B1 (ko) | 2005-02-07 | 2005-02-07 | 절연층을 갖는 반도성 칩 소자의 제조방법 및 이로부터제조된 반도성 칩 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060090396A KR20060090396A (ko) | 2006-08-10 |
| KR100616671B1 true KR100616671B1 (ko) | 2006-08-28 |
Family
ID=37571602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050011230A KR100616671B1 (ko) | 2005-02-07 | 2005-02-07 | 절연층을 갖는 반도성 칩 소자의 제조방법 및 이로부터제조된 반도성 칩 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100616671B1 (ko) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03173402A (ja) * | 1989-12-02 | 1991-07-26 | Murata Mfg Co Ltd | チップバリスタ |
| JPH056805A (ja) * | 1991-06-27 | 1993-01-14 | Murata Mfg Co Ltd | チツプ型バリスタ |
| JPH08321612A (ja) * | 1995-05-26 | 1996-12-03 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| KR20010065767A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 배리어 질화막의 크랙을 방지하는 반도체 소자의 제조 방법 |
| KR20020045782A (ko) * | 2000-12-11 | 2002-06-20 | 전창오 | 글래스 코팅막을 갖는 세라믹 칩 소자 및 그의 제조방법 |
| KR20030002722A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20030058573A (ko) * | 2001-12-31 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR20030068863A (ko) * | 2002-02-18 | 2003-08-25 | 주식회사 쎄라텍 | 칩타입 바리스터 및 그 제조방법 |
-
2005
- 2005-02-07 KR KR1020050011230A patent/KR100616671B1/ko not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03173402A (ja) * | 1989-12-02 | 1991-07-26 | Murata Mfg Co Ltd | チップバリスタ |
| JPH056805A (ja) * | 1991-06-27 | 1993-01-14 | Murata Mfg Co Ltd | チツプ型バリスタ |
| JPH08321612A (ja) * | 1995-05-26 | 1996-12-03 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| KR20010065767A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 배리어 질화막의 크랙을 방지하는 반도체 소자의 제조 방법 |
| KR20020045782A (ko) * | 2000-12-11 | 2002-06-20 | 전창오 | 글래스 코팅막을 갖는 세라믹 칩 소자 및 그의 제조방법 |
| KR20030002722A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20030058573A (ko) * | 2001-12-31 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR20030068863A (ko) * | 2002-02-18 | 2003-08-25 | 주식회사 쎄라텍 | 칩타입 바리스터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060090396A (ko) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8584348B2 (en) | Method of making a surface coated electronic ceramic component | |
| US9959975B2 (en) | Ceramic electronic component | |
| JP3497840B2 (ja) | ガラスコーティング膜を有するチップバリスタの製造方法 | |
| KR100616673B1 (ko) | 절연코팅층을 갖는 반도성 칩 소자 및 그 제조방법 | |
| US20080314444A1 (en) | Electrically conductive paste and solar cell | |
| KR101741132B1 (ko) | 세라믹 전자 부품 및 그 제조 방법 | |
| TWI537992B (zh) | Ceramic electronic parts and manufacturing method thereof | |
| KR100498682B1 (ko) | 칩형 전자 부품 | |
| JP5768272B2 (ja) | チップ部品およびその製造方法 | |
| JPWO2009096333A1 (ja) | チップ型半導体セラミック電子部品 | |
| JP4506066B2 (ja) | チップ型電子部品及びチップ型電子部品の製造方法 | |
| JPH1070012A (ja) | バリスタの製造方法 | |
| KR100616671B1 (ko) | 절연층을 갖는 반도성 칩 소자의 제조방법 및 이로부터제조된 반도성 칩 소자 | |
| US7449405B2 (en) | Method for producing bumps on an electrical component | |
| CN101789294B (zh) | 电子元件及其制作方法 | |
| JP3735756B2 (ja) | チップ状電子部品およびその製造方法 | |
| US6749891B2 (en) | Zinc oxide varistor and method of manufacturing same | |
| JPH11251120A (ja) | 積層チップバリスタの製造方法 | |
| JP2011124403A (ja) | 電子部品の製造方法 | |
| JPH0231446B2 (ja) | Atsumakudotaisoseibutsu | |
| KR100649634B1 (ko) | 칩수동소자의 표면보호막용 글라스 프릿트와 이로부터 얻어지는 칩수동소자 | |
| JP2003151805A (ja) | チップ型電子部品およびその製造方法 | |
| JP4466567B2 (ja) | 半導体セラミック電子部品およびその製造方法 | |
| JP4359267B2 (ja) | 導電体ペースト、積層型チップバリスタおよびその製造方法 | |
| JP3785961B2 (ja) | セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110711 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |