KR100615082B1 - 고전압 발생장치 - Google Patents

고전압 발생장치 Download PDF

Info

Publication number
KR100615082B1
KR100615082B1 KR1019990050172A KR19990050172A KR100615082B1 KR 100615082 B1 KR100615082 B1 KR 100615082B1 KR 1019990050172 A KR1019990050172 A KR 1019990050172A KR 19990050172 A KR19990050172 A KR 19990050172A KR 100615082 B1 KR100615082 B1 KR 100615082B1
Authority
KR
South Korea
Prior art keywords
voltage
node
high voltage
transistors
transistor
Prior art date
Application number
KR1019990050172A
Other languages
English (en)
Other versions
KR20010046404A (ko
Inventor
이병훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990050172A priority Critical patent/KR100615082B1/ko
Publication of KR20010046404A publication Critical patent/KR20010046404A/ko
Application granted granted Critical
Publication of KR100615082B1 publication Critical patent/KR100615082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 고전압 발생 장치에 관한 것으로서, 전원단의 전압을 가지고 고전압을 발생시켜 출력단으로 출력하기 위해 다단으로 연결된 다수개의 MOS 트랜지스터를 포함하여 구성되며 그 트랜지스터가 온(On) 상태일 때 일측의 전압을 타측으로 전달하는 통과 수단과, 외부에서 입력되는 통과 제어 신호에 의해 상기 통과 수단을 구성하는 각 트랜지스터들의 온/오프를 제어하는 제어 수단과, 상기 통과 수단을 구성하는 각 트랜지스터의 타측에 연결되어 상기 각 트랜지스터를 통해 전달된 전압을 충전하고 외부에서 입력되는 고전압 발생 제어 신호의 액티브 구간에서 고전압을 출력하는 고전압 발생 수단과, 상기 통과 수단을 구성하는 각 트랜지스터의 게이트와 드레인 사이의 전압을 조절하여 상기 각 트랜지스터들을 통해 전달되는 전압의 역류를 방지하는 역류 방지 수단을 포함하여 구성되어, 고전압 발생을 위한 제어 신호의 설계가 용이하며, 구간별 역류가 발생하지 않아 고전압 발생 효율이 높다는 특징이 있다.

Description

고전압 발생장치{A high voltage generator}
도 1은 종래의 4위상 고전압 발생장치에 대한 회로도,
도 2는 종래의 4위상 고전압 발생장치를 동작시키기 위한 신호의 타이밍도,
도 3은 본 발명의 고전압 발생장치에 대한 대략적인 블록도,
도 4는 본 발명의 일 실시예에 따른 4위상 고전압 발생장치에 대한 회로도,
도 5는 본 발명의 일 실시예에 따른 4위상 고전압 발생장치를 동작시키기 위한 신호의 타이밍도,
도 6은 본 발명의 다른 실시예에 따른 4위상 고전압 발생장치에 대한 회로도.
<도면의 주요부분에 대한 부호의 설명>
100 : 제어 수단 200 : 통과 수단
300 : 고전압 발생 수단 400 : 역류 방지 수단
본 발명은 고전압 발생장치에 관한 것으로서, 특히, NOR형 플래쉬 메모리 장치를 동작시키기 위해 각 단자로 인가되는 고전압을 발생시킬 때 내부적으로 발생 하는 역류 현상을 방지함으로써 그 효율을 증가시키도록 하는 고전압 발생장치에 관한 것이다.
일반적으로 NOR형 플래쉬 메모리 장치는 전기적으로 프로그램 및 소거 동작이 가능한 여타의 불휘발성 반도체 메모리 장치들과 비교하여 보면, 그 동작 속도가 월등히 빠르기 때문에 빠른 속도를 요구하는 사용자들로부터 많은 호응을 받고 있다.
그런데, 상기 NOR형 플래쉬 메모리 장치의 경우 프로그램 작성, 소거 등 각 동작을 수행하기 위해 그 동작별로 필요한 전압을 각 단자들로 인가해주어야 하며, 이 때, 인가되는 전압은 Vcc 보다 높은 고전압으로써 이를 위해 NOR형 플래쉬 메모리 장치의 경우 고전압 발생장치를 필요로 한다.
이를 위해, 종래에는 다수개의 p-MOS 패스 트랜지스터(Pass Transistor)를 직렬로 연결하고, 각 트랜지스터의 게이트를 캐패시터에 의해 음의 방향으로 승압(boosting)하여 그 트랜지스터의 온/오프를 제어함으로써, 고전압 발생장치의 전단에서 발생된 고전압을 다음단으로 손실없이 전달하도록 하는 4위상 고전압 발생장치를 사용하였다.
도 1은 이러한 종래의 4위상 고전압 발생장치에 대한 회로도로서, 도 1을 참조하여 종래의 4위상 고전압 발생장치를 설명하면, 전원단(Vcc)의 전압을 가지고 고전압을 발생시켜 출력단(Vout)으로 출력하기 위해 다단으로 연결되어 일측의 전압을 타측으로 전달하는 다수개의 p-MOS 패스 트랜지스터(Pass Transistor)(31, 32, …)로 구성된 패스 트랜지스터부(30)와, 외부에서 입력되는 제어 신호(Ob1, Ob2)에 의해 상기 패스 트랜지스터부(30)의 각 트랜지스터들(31, 32, …)의 온/오프(On/Off)를 제어하는 제어 캐패시터부(10)와, 상기 패스 트랜지스터부(30)를 구성하는 각 트랜지스터들(31, 32, …)의 소오스로 입력되는 신호에 의해 온/오프가 제어되어 상기 각 트랜지스터들(31, 32, …)의 게이트와 드레인을 연결하는 다수개의 트랜지스터(21, 22, …)로 구성된 연결 트랜지스터부(20)와, 상기 패스 트랜지스터부(30)를 구성하는 각 트랜지스터(31, 32, …)의 출력측에 연결되어 그 트랜지스터들(31, 32, …)을 통과한 전압을 충전하고 있다가, 외부에서 입력되는 고전압 발생 제어 신호(Oa1, Oa2)가 액티브('하이')일 때, 그 충전된 전압과 '하이'상태인 고전압 발생 제어 신호에 의해 고전압을 발생하여 출력하는 다수개의 캐패시터로 구성된 고전압 발생부(40)를 포함하여 구성된다.
한편, 도 2는 종래의 4위상 고전압 발생장치를 동작시키기 위한 신호의 타이밍도로서, 각 신호들은 오실레이터(Oscillator)에 의해 발생되며, 이들 중 고전압 발생용 제어 신호(Oa1, Oa2)는 상기 고전압 발생부(40)를 구동하기 위한 신호이고, 통과 제어 신호(Ob1, Ob2)는 상기 고전압 발생용 제어 신호(Oa1, Oa2)에 의해 발생된 고전압이 다음단으로 원활히 전달되도록 상기 패스 트랜지스터부(30)의 게이트 전압을 낮추어주기 위한 제어 캐패시터부(10)를 구동하기 위한 신호이다.
도 1 및 도 2를 참조하여 종래의 고전압 발생장치의 동작을 설명하면 다음과 같다.
먼저, 도 2에 나타난 바와 같이 상기 각 신호들은 시간 T0 에서 Oa1 신호가 '하이(H)', Oa2 신호가 '로우(L)', Ob1 신호가 '하이(H)', Ob2 신호가 '하이(H)'이므로, 상기 Oa1('H') 신호에 영향을 받는 노드 n1의 전압은 Oa2('L') 신호에 영향을 받는 노드 n2의 전압 보다 높다.
한편, 시간 T1에서 '하이(H)'인 Ob1 신호가 '로우(L)'로 변경되면 상기 노드 n1 다음단의 패스 트랜지스터(32)가 턴-온(turn on)되어 노드 n1의 높은 전압이 노드 n2로 전달된다. 이 때, 노드 n1 이전단의 패스 트랜지스터(31)는 '하이(H)'신호인 Ob2에 의해 턴-오프(turn off)되어 노드 n1의 높은 전압이 노드 n0로 손실되는 것을 방지한다.
상기 시간 T1 이후의 구간(B1) 동안 상기 노드 n1의 전압이 노드 n2로 충분히 전달되어 두 노드의 전압이 같아지면, 노드 n1에서 노드 n2로의 전압 전달 과정을 종료하기 위해 T2에서는 Ob1 신호를 '하이(H)'로 변경시켜 상기 패스 트랜지스터(22)를 턴-오프시킨다.
한편, 시간 T3에서는 '하이(H)'인 Oa1 신호를 '로우(L)'로 변환시켜 노드 n1의 전압을 낮춘다. 그러면, 상기 노드 n1과 연결된 상기 연결 트랜지스터부(20)의 두 번째 트랜지스터(22)는 턴-온되어 상기 노드 n1 다음단 패스 트랜지스터(32)의 소오스와 게이트를 단락시킨다. 즉, 그 패스 트랜지스터(32)가 연결된 부분을 노드 n1이 양극 노드이고, 노드 n2가 음극 노드인 다이오드 연결 상태로 만든다.
그러면, 상기 다이오드 연결 상태인 패스 트랜지스터(32)는 이후 진행될 노드 n2에서 노드 n3로의 전압 전달시 역방향 전압 즉, 노드 n2에서 노드 n1으로 전 압이 흐르는 것을 방지한다.
T4에서는 '로우(L)' 신호인 Oa2가 '하이(H)'로 변환하여 노드 n2의 전압을 높인다. 그러면, '로우(L)' 신호인 Oa1의 영향을 받는 노드 n3의 전압은 상기 노드 n2의 전압보다 낮다.
이 때, 시간 T5에서 '하이(H)'인 Ob2 신호를 '로우(L)'로 변경하면, 도 2의 B2 구간동안 패스 트랜지스터부(30)의 세 번째 트랜지스터(33)가 턴-온되어 상기 노드 n2의 전압을 노드 n3으로 전달한다. 상기 T3에서 생성된 역 다이오드는 상기 노드 n2의 전압이 노드 n1으로 손실되는 것을 방지한다.
그리고, 상기 노드 n2의 전압이 노드 n3으로 충분히 전달되었으면, 그 노드들간(노드 2와 노드 3)의 연결을 끊기 위해, 시간 T6에서 Ob2 신호를 '하이(H)'로변경하여 상기 트랜지스터(33)를 턴-오프시킨다.
시간 T7에서는 상기 시간 T3에서와 같이 전압의 손실을 막기 위한 역 다이오드를 형성하기 위해, '하이(H)'인 Oa2 신호를 '로우(L)'로 변환한다. 그러면, 노드 n2 의 전압이 낮아지고, 그 전압에 의해 온/오프가 제어되는 연결 트랜지스터부(20)의 세 번째 트랜지스터(23)가 '턴-온'되어 노드 n2 다음단 패스 트랜지스터(33)의 소오스와 게이트를 단락시킨다. 즉, 그 패스 트랜지스터(33)가 연결된 부분을 노드 n2가 양극 노드이고, 노드 n3이 음극 노드인 다이오드 연결 상태로 만든다.
이러한 과정이 다단의 패스 트랜지스터부(30) 및 관련 장치들을 통해 반복되면서, 고전압이 발생되어 마지막 출력단에서 그 고전압이 출력되는 것이다.
즉, 도 2의 'A1'구간에서는 상기 고전압 발생부(40)의 첫 번째 캐패시터(41)에 충전된 전압(Vcc)이 고전압 발생 제어 신호(Oa1)에 의해 충전시 전압 크기보다 증가(Vcc+α)되어 노드 n1으로 주입(pumping)되고, 'B1'구간에서는 상기 노드 n1의 전압(Vcc+α)이 노드 n2로 전달되어 상기 고전압 발생부(40)의 두 번째 캐패시터(42)에 충전되고, 'A2' 구간에서는 그 캐패시터(42)에 충전된 전압이 고전압 발생 제어 신호(Oa2)에 의해 다시 증가(Vcc+2α)되어 노드 n2로 주입(pumping)되고, 'B2' 구간에서는 상기 노드 n2의 전압(Vcc+2α)이 노드 n3으로 전달되어, 상기 고전압 발생부(40)의 세 번째 캐패시터(43)에 충전된다.
또한, 'A3' 구간에서 그 캐패시터(43)에 충전된 전압이 고전압 발생 제어 신호(Oa1)에 의해 다시 증가(Vcc+3α)되어 노드 n3로 주입(pumping)되고, 'B3' 구간에서는 상기 노드 n3의 전압(Vcc+3α)이 노드 n4으로 전달되어, 상기 고전압 발생부(40)의 다음단의 캐패시터에 충전된다.
이와 같은 과정에 의해 그 패스 트랜지스터부(20)의 단수가 n이라고 할 때, Vcc+nα의 고전압이 발생되어 출력된다.
이러한, 종래의 방법은 도 2의 'Tgap' 구간이 충분히 확보되지 않고, 제1 고전압 발생 제어 신호(Oa1)가 '로우(L)'로 변환되기 전에 제2 고전압 발생 제어신호(Oa2)가 '하이(H)'가 되면, 즉, 상기 고전압 발생 제어 신호(Oa1, Oa2)가 '하이(H)'인 구간이 겹쳐지면, 효율이 크게 감소하는 단점이 있다.
예로써, 도 2의 시간 T4에서 Oa1 신호가 '로우(L)'로 변경하지 않고, 아직 '하이(H)' 상태를 유지할 경우, 상기 Ob1 신호가 '로우(L)'인 'B1'구간 동안 노드 n1의 전압이 노드 n2로 충분히 전달된 상태이므로, 이 때, 상기 노드 n1의 전압은 노드 n2의 전압과 같다.
이 상태에서, Oa2 신호가 '하이(H)'로 변환되면, 노드 n2의 전압이 상기 노드 n1과 노드 n2 사이 트랜지스터(32)의 게이트 전압보다 크므로, 그 트랜지스터(32)가 턴-온되어 노드 n2의 전압이 다음단 노드인 노드 n3으로 전달되지 못하고, 이전단 노드인 노드 n1으로 역류하게 된다.
그러므로, 이러한 종래 기술의 경우 상기와 같은 역류 현상을 방지하기 위해 고전압 발생 제어 신호(Oa1, Oa2) 설계시 정밀한 컨트롤이 필요하며, 그 두 신호(Oa1, Oa2) 사이에 큰 마진이 요구된다. 특히, 저전원 전압인 경우 고전압 발생을 위한 제어 신호(Oa1, Oa2)를 발생시키는 구동(drive)단에서의 신호 왜곡이 고전원 전압일 때 보다 커지므로 큰 시간 차이가 확보되어야 하는 단점이 있다.
따라서, 본 발명에서는 이러한 단점을 해결하기 위해, 역류 방지 수단을 부가하여 고전압 발생을 위한 복수개의 제어 신호의 액티브 구간 사이에 일정 시간 간격을 설정하지 않아도 역류 현상이 발생하지 않아 그 제어 신호의 설계가 용이하고, 효율이 높은 고전압 발생 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명에서 제공하는 고전압 발생장치는 전원단 의 전압을 가지고 고전압을 발생시켜 출력단으로 출력하기 위해 다단으로 연결된 다수개의 MOS 트랜지스터를 포함하여 구성되며 그 트랜지스터가 온(On) 상태일 때 일측의 전압을 타측으로 전달하는 통과 수단과, 외부에서 입력되는 통과 제어 신호에 의해 상기 통과 수단을 구성하는 각 트랜지스터들의 온/오프를 제어하는 제어 수단과, 상기 통과 수단을 구성하는 각 트랜지스터의 타측에 연결되어 상기 각 트랜지스터를 통해 전달된 전압을 충전하고 외부에서 입력되는 고전압 발생 제어 신호의 액티브 구간에서 고전압을 출력하는 고전압 발생 수단과, 상기 통과 수단을 구성하는 각 트랜지스터의 게이트와 드레인 사이의 전압을 조절하여 상기 각 트랜지스터들을 통해 전달되는 전압의 역류를 방지하는 역류 방지 수단을 포함하여 구성된다.
이하, 첨부한 도면을 참조하여, 본 발명의 고전압 발생장치를 좀 더 상세히 설명하면 다음과 같다.
도 3은 본 발명의 고전압 발생장치에 대한 대략적인 블록도이고, 도 4는 본 발명의 일 실시예에 따른 4위상 고전압 발생장치에 대한 회로도이고, 도 5는 본 발명의 일 실시예에 따른 4위상 고전압 발생장치를 동작시키기 위한 신호의 타이밍도이고, 도 6은 본 발명의 다른 실시예에 따른 4위상 고전압 발생장치에 대한 회로도이다.
먼저, 도 3을 참조하면 본 발명의 고전압 발생 장치는 전원단(Vcc)의 전압을 가지고 고전압을 발생시켜 출력단(Vout)으로 출력하기 위해 다단으로 연결된 다수 개의 p-MOS 트랜지스터를 포함하여 구성되며 그 트랜지스터가 온(On) 상태일 때 일측의 전압을 타측으로 전달하는 통과 수단(200)과, 외부에서 입력되는 통과 제어 신호에 의해 상기 통과 수단(200)을 구성하는 각 트랜지스터들의 온/오프(On/Off)를 제어하는 제어 수단(100)과, 상기 통과 수단(200)을 구성하는 각 트랜지스터의 타측에 연결되어 상기 각 트랜지스터를 통해 전달된 전압을 충전하고 외부에서 입력되는 고전압 발생 제어 신호의 액티브 구간에서 고전압을 출력하는 고전압 발생 수단(300)과, 상기 통과 수단(200)을 구성하는 각 트랜지스터의 게이트와 드레인 사이의 전압을 조절하여 상기 각 트랜지스터들을 통해 전달되는 전압의 역류를 방지하는 역류 방지 수단(400)으로 구성된다.
이러한 본 발명의 고전압 발생 장치의 일 실시예로서, 본 발명에 의한 4위상 고전압 발생장치가 도 4에 나타나있다.
도 4를 참조하면, 상기 통과 수단(200)은 다수개의 p-MOS 패스 트랜지스터(Pass Transistor)(201, 202, 203, …)로 구성되어, 전원단(Vcc)의 전압이 하나의 패스 트랜지스터를 통과할 때마다 일정양씩 증가하여 최종 출력단(Vout)에서는 원하는 고전압이 출력되도록 한다.
한편, 상기 통과 수단(200)의 각 트랜지스터들(201, 202, 203, …)의 게이트 전압을 조절하여 그 트랜지스터들(201, 202, 203, …)의 온/오프(On/Off)를 제어하기 위한 제어 수단(100)은 상기 각 트랜지스터(201, 202, 203, …)와 대응되는 수의 캐패시터들(101, 102, 103, …)로 구성되며, 그 캐패시터들(101, 102, 103, …)은 일단이 상기 각 트랜지스터(201, 202, 203, …)의 게이트에 연결되고, 타단이 외부에서 입력되는 통과 제어 신호와 연결되어, 서로 반대의 위상을 가지고 입력되는 복수개의 통과 제어 신호(Ob1, Ob2)에 의해 그 트랜지스터들(201, 202, 203, …)의 짝수단과 홀수단이 번갈아 동작되도록 제어한다.
즉, 상기 제어 수단(100)을 구성하는 캐패시터들(101, 102, 103, …) 중 홀수번째 캐패시터들(101, 103, …)은 제2 통과 제어 신호(Ob2)에 연결되어, 상기 통과 수단(200)의 트랜지스터들 중 홀수번째 트랜지스터들(201, 203, …)의 동작을 제어하며, 상기 제어 수단(100)을 구성하는 캐패시터들(101, 102, 103, …) 중 짝수번째 캐패시터들(102, 104, …)은 제1 통과 제어 신호(Ob1)에 연결되어, 상기 통과 수단(200)의 트랜지스터들 중 짝수번째 트랜지스터들(202, 204, …)의 동작을 제어한다.
또한, 상기 고전압 발생 수단(300)은 다수개의 캐패시터들(301, 302, 303, …)로 구성되며, 그 캐패시터들(301, 302, 303, …)은 일단이 상기 각 트랜지스터들(201, 202, 203, …)의 타측에 연결되고, 타단이 외부에서 입력되는 고전압 발생 제어 신호와 연결되어, 서로 정반대의 위상을 가지고 입력되는 복수개의 고전압 발생 제어 신호(Oa1, Oa2)에 의해 짝수단과 홀수단이 번갈아 동작되어 그 캐패시터의 일단에 연결된 트랜지스터의 타측으로 고전압을 주입(pumping)시키도록 한다.
한편, 상기 역류 방지 수단(400)은 상기 통과 수단(200)을 구성하는 다수개의 트랜지스터들(201, 202, 203, …)의 게이트와 드레인 사이에 역방향으로 연결된 다수개의 다이오드(401, 402, 403, …)로 구성되어, 역방향으로 흐르는 전압을 해당 트랜지스터의 문턱 전압 이하로 강하시키도록 한다.
도 5는 본 발명의 일 실시예에 따른 4위상 고전압 발생장치를 동작시키기 위한 신호의 타이밍도로서, 각 신호들은 오실레이터(Oscillator)에 의해 발생되며, 이들 중 고전압 발생용 제어 신호(Oa1, Oa2)는 상기 고전압 발생수단(300)를 구동하기 위한 신호이고, 통과 제어 신호(Ob1, Ob2)는 상기 제어 수단(100)을 구성하는 다수개의 캐패시터(101, 102, 103, …)를 구동하기 위한 신호이다.
상기 도 4 및 도 5를 참조하여, 본 발명의 고전압 발생 장치의 동작을 살펴보면, 먼저, 상기 제1 통과 제어 신호(Ob1)에 의해 동작이 제어되는 짝수번째 패스 트랜지스터들(202, 204, …)은 상기 제1 통과 제어 신호(Ob1)가 '로우(L)'일 때 구동되어 각 트랜지스터 일측 노드의 전압을 타측 노드로 전달하며, 상기 제2 통과 제어 신호(Ob2)에 의해 동작이 제어되는 홀수번째 패스 트랜지스터들(201, 203, …)은 상기 제2 통과 제어 신호(Ob2)가 '로우(L)'일 때 구동되어 그 트랜지스터 일측 노드의 전압을 타측 노드로 전달한다.
즉, 상기 제1 통과 제어 신호(Ob1)가 '로우(L)'인 'D1' 및 'D3' 구간에서는 짝수번째 트랜지스터들(202, 204, …)이 구동되어, 상기 두 번째 트랜지스터(202)의 경우 노드 n1의 전압을 노드 n2로 전달하고, 네 번째 트랜지스터(204, 도면에 생략됨)의 경우 노드 n3의 전압을 노드 n4(도면에 생략됨)로 전달하며, 상기 제2 통과 제어 신호(Ob2)가 '로우(L)'인 'D2' 구간에서는 홀수번째 트랜지스터들(201, 203, …)이 구동되어, 상기 첫 번째 트랜지스터(201)의 경우 노드 n0의 전압을 노드 n1으로 전달한다.
한편, 고전압 발생 제어 신호(Oa1, Oa2)의 상태에 따른 동작을 살펴보면, 제1 고전압 발생 제어 신호(Oa1)가 '하이(H)'인 경우 고전압 발생 수단(300)의 홀수번째 캐패시터들(301, 303, …)을 구동시켜 각 캐패시터에 미리 충전되어 있는 전압값 보다 더 큰 값(Vcc+α)을 연결 노드로 주입(pumping)시키도록 하고, 제2 고전압 발생 제어 신호(Oa2)가 '하이(H)'인 경우 고전압 발생 수단(300)의 짝수번째 캐패시터들(302, …)을 구동시켜 각 캐패시터에 미리 충전되어 있는 전압값 보다 더 큰 값(Vcc+α)을 연결 노드로 주입(pumping)시키도록 한다.
이러한 본 발명의 4위상 고전압 발생회로의 동작을 좀 더 상세히 설명하면 다음과 같다.
먼저, T=0에서 Oa1이 '하이(H)'가 되고 Oa2가 '로우(L)'가 되었을 때 노드 n1의 전압을 Vn1이라고 하고, 상기 '하이(H)'인 Oa1에 의해 고전압 발생 장치의 첫 번째 캐패시터(301)가 동작하여, 도 5의 'C1' 구간동안 입력 전원(Vcc)보다 큰 전압(Vcc+α)을 노드 n1으로 주입(pumping)시킨다.
한편, 이 때 노드 gn0의 전압 Vgn0은 수학식 1에 나타난 바와 같이 시간이 T0 일 때 상기 노드 n1의 전압(V1)에서 역방향으로 연결된 다이오드(401)의 전압 강하값(Vd)을 뺀 값과 같다.
Vgn0 = Vn1(t=T0) - Vd (Vd=다이오드에서의 전압 강하값)
이 때, 상기 노드 gn0의 전압에 의해 온/오프가 제어되는 패스 트랜지스터(201)의 문턱 전압이 상기 다이오드(401)의 전압 강하값(Vd)보다 크면 그 트랜지스터(201)는 턴-오프(turn-off)된다.
따라서, 상기 다이오드(401)의 전압 강하값(Vd)을 상기 트랜지스터(201)의 문턱 전압 보다 크게 하여 상기 노드 n1에서의 전압이 노드 n0로 역류하는 것을 방지하도록 한다.
한편, 노드 gn1의 전압은 수학식 2와 같다.
Vgn1 = Vn2
이는 상기 시간 T0에서 Oa2가 '로우(low)'로 변경되었을 때 노드 n2의 전압은 낮아지지만 노드 gn1의 경우 상기 노드 n2와 역 다이오드로 결합되어 있으므로 상기 노드 n2의 영향을 받지않고, 시간 t=0이전의 값을 유지하기 때문이다.
그리고, 시간 T1에서 '하이(H)' 신호인 Ob1을 '로우(L)'로 변경하면 노드 gn1의 전압(Vgn1)은 수학식 3과 같이 된다.
Vgn1 = {Vn2(t=-0) - αVcc}
단, 상기 α는 기생 캐패시턴스를 상기 제어 수단의 캐패시터 값으로 나눈 값으로서, 통상 0.9 정도가 된다.
이 때, 노드 n1의 전압(Vn1)이 노드 n2의 전압(Vn2(t=-0)) 보다 크므로, 상기 패스 트랜지스터(202)가 턴-온(turn-on)되어 도 5의 'D1' 구간동안 노드 n1의 전압을 노드 n2로 전달하고, 상기 노드 n1의 전압이 노드 n2로 충분히 전달되면 시간 t2에서 Ob1을 '하이(H)'로 변경한다.
그러면, 노드 gn1의 전압은 수학식 4와 같이 되어 상기 패스 트랜지스터(202)를 턴-오프(turn-off)시킨다. 따라서, 상기 노드 n1에서 노드 n2로의 전압 전달을 종료한다.
Vgn1 = Vn2(t=-0)
한편, 시간 T3 에 Oa1이 '로우(L)'가 되고 Oa2가 '하이(H)'가 되면 상기 Oa2에 의해 영향을 받는 노드 n2의 전압이 높아지고, Oa1에 의해 영향을 받는 노드 n3의 전압은 낮아진다. 이 때 노드 gn2의 전압은 수학식 5와 같고, 노드 gn1의 전압은 수학식 6과 같이 된다.
Vgn2 = Vn3(t=+0)
Vgn1 = Vn2(t=T3) - Vd
그러면, 상기 고전압 발생 수단(300)의 두 번째 캐패시터(302)는 도 5의 'C2' 구간동안 상기 노드 n1의 전압(Vcc+α)보다 큰 전압(Vcc+2α)을 노드 n2로 주입(pumping)시킨다.
이와 같이 노드 n2로 고전압(Vcc+2α)이 주입(pumping)되는 동안 시간 T4에서 Ob2가 '로우(L)'가 되면 노드 gn2의 전압은 수학식 7과 같이 된다.
Vgn2 = Vn3(t=+0) - Vd
따라서, 노드 n2의 전압(Vn2)이 노드 n3의 전압(Vn3) 보다 크고 상기 노드 gn2의 전압은 노드 n3의 전압(Vn3)보다 작으므로, 상기 패스 트랜지스터(203)가 구동되어, 도 5의 'D2' 구간동안 노드 n2의 전압(Vcc+2α)이 노드 n3으로 전달된다.
그리고, 시간 T5에 Ob2가 '하이(H)'가 되면 상기 패스 트랜지스터(203)는 턴-오프(turn-off)되어 노드 n2에서 노드 n3로의 전압 전달을 종료한다.
이와 같은 동작들의 반복에 의해 최종 출력단으로는 전원전압보다 월등히 증가된 고전압(Vcc+nα)이 출력된다.
상기 예에서와 같이 본 발명에 의하면, 상기 고전압 발생을 제어하는 복수개의 제어 신호(Oa1, Oa2)를 발생시킬 때, 시간 간격을 두지 않아도 되며, 두 신호가 겹치는 경우가 발생하더라도 전체적인 주입(Pumping) 성능을 감소시키지 않는다.
한편, 도 6은 본 발명의 다른 실시예에 따른 4위상 고전압 발생장치에 대한 회로도로서, 도 6을 참조하면, 본 발명의 다른 실시예는 상기 도 4에 나타난 실시예에서 역류 방지 수단으로 사용된 다이오드 대신 드레인과 게이트가 상기 통과 수단(200)을 구성하는 각 트랜지스터(201, 202, 203, …)의 게이트에 연결되고, 소오스가 상기 각 트랜지스터의 드레인에 연결된 다수개의 p-MOS 트랜지스터(411, 412, 413, …)로 구성되어, 상기 p-MOS 트랜지스터(411, 412, 413, …)의 소오스로 입력되는 전압을 상기 통과 수단을 구성하는 각 트랜지스터들(201, 202, 203, …)의 문턱 전압 이하로 강하시켜 전압의 역류를 방지시키도록 한다.
이 때, p-MOS 트랜지스터들(411, 412, 413, …)의 경우 각 게이트와 드레인이 연결되어 게이트와 소오스가 단락된 형태로서, 역방향 다이오드와 동일한 동작을 수행하므로, 상기 도 6의 구성에 따른 고전압 발생 장치의 동작은 도 4의 구성 에 따른 고전압 발생장치의 경우와 동일하다.
따라서, 도 6의 고전압 발생 장치의 구체적인 동작 설명은 생략한다.
상기와 같은 본 발명의 고전압 제어 장치는 고전압 발생을 위한 제어 신호의 발생 시간에 따라 결과에 미치는 영향이 적음으로써, 상기 제어 신호의 설계를 위한 컨트롤이 용이하며, 구간별 역류가 발생하지 않아 고전압 발생 효율이 높다는 장점이 있다.

Claims (3)

  1. 복수개의 PMOS 트랜지스터들의 직렬 연결의 일측이 전원단의 전압에 연결되고, 타측이 출력단에 연결되어 상기 복수개의 PMOS 트랜지스터들이 온(On) 상태일 때 상기 전원단의 전압을 상기 출력단으로 전달하는 통과 수단과,
    외부에서 입력되는 통과 제어 신호에 의해 상기 통과 수단을 구성하는 각 트랜지스터들의 온/오프를 제어하는 제어 수단과,
    상기 통과 수단을 구성하는 각 트랜지스터의 타측에 연결되어 상기 각 트랜지스터를 통해 전달된 전압을 충전하고 외부에서 입력되는 고전압 발생 제어 신호의 액티브 구간에서 고전압을 출력하는 고전압 발생 수단과,
    상기 통과 수단을 구성하는 각 트랜지스터의 게이트와 드레인 사이의 전압을 조절하여 상기 각 트랜지스터들을 통해 전달되는 전압의 역류를 방지하는 역류 방지 수단으로 구성된 것을 특징으로 하는 고전압 발생장치.
  2. 제 1 항에 있어서, 상기 역류 방지 수단은
    상기 통과 수단을 통해 전압이 전달되는 방향과 역방향으로 연결되어 입력 전압을 상기 통과 수단을 구성하는 각 트랜지스터들의 문턱 전압 이하로 강하시키는 다이오드로 구성된 것을 특징으로 하는 고전압 발생장치.
  3. 제 1 항에 있어서, 상기 역류 방지 수단은
    드레인과 게이트가 상기 통과 수단을 구성하는 각 트랜지스터의 게이트에 연결되고, 소오스가 상기 각 트랜지스터의 드레인에 연결된 p-MOS 트랜지스터로 구성되어,
    상기 p-MOS 트랜지스터의 소오스로 입력되는 전압을 상기 통과 수단을 구성하는 각 트랜지스터들의 문턱 전압 이하로 강하시켜 전압의 역류를 방지하는 것을 특징으로 하는 고전압 발생장치.
KR1019990050172A 1999-11-12 1999-11-12 고전압 발생장치 KR100615082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990050172A KR100615082B1 (ko) 1999-11-12 1999-11-12 고전압 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990050172A KR100615082B1 (ko) 1999-11-12 1999-11-12 고전압 발생장치

Publications (2)

Publication Number Publication Date
KR20010046404A KR20010046404A (ko) 2001-06-15
KR100615082B1 true KR100615082B1 (ko) 2006-08-22

Family

ID=19619760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990050172A KR100615082B1 (ko) 1999-11-12 1999-11-12 고전압 발생장치

Country Status (1)

Country Link
KR (1) KR100615082B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1066330A (ja) * 1996-08-15 1998-03-06 Nec Corp 高電圧発生回路
KR19980026508A (ko) * 1996-10-09 1998-07-15 김광호 반도체 메모리 장치의 고전압 발생 회로
KR19990032217A (ko) * 1997-10-17 1999-05-15 윤종용 승압회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1066330A (ja) * 1996-08-15 1998-03-06 Nec Corp 高電圧発生回路
KR19980018786A (ko) * 1996-08-15 1998-06-05 가네코 히사시 정 고전압과 부 고전압을 동시에 발생할 수 있는 고전압 발생 회로(High voltage generating circuit which be able to generate positive high voltage and negative high voltage at the same time)
KR19980026508A (ko) * 1996-10-09 1998-07-15 김광호 반도체 메모리 장치의 고전압 발생 회로
KR19990032217A (ko) * 1997-10-17 1999-05-15 윤종용 승압회로

Also Published As

Publication number Publication date
KR20010046404A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
US7855591B2 (en) Method and system for providing a charge pump very low voltage applications
US7116156B2 (en) Charge pump circuit
US6008690A (en) Booster circuit
KR100347144B1 (ko) 고전압 발생회로
JP4944571B2 (ja) チャージポンプ回路
EP0576008A2 (en) Boost voltage generating circuit
US7652522B2 (en) High efficiency low cost bi-directional charge pump circuit for very low voltage applications
EP0843402B1 (en) BiCMOS negative charge pump
US5412257A (en) High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
US6163487A (en) Charge pump circuit for integrated memory devices
JP2009225637A (ja) 電圧発生回路
KR101295777B1 (ko) 차지 펌핑 회로
JP2001292563A (ja) チャージポンプ回路
US20050264342A1 (en) Charge pump circuit with no output voltage loss
US6204721B1 (en) Method and apparatus for switching a well potential in response to an output voltage
US7847617B2 (en) Charge pump and method for operating the same
KR100397078B1 (ko) 전압증배기
KR100615082B1 (ko) 고전압 발생장치
JP3919991B2 (ja) フラッシュメモリ装置用多段階パルス発生回路
JP4599954B2 (ja) スイッチングレギュレータおよびその駆動制御方法
KR100576812B1 (ko) 전하펌프회로 및 고전압 발생회로
KR100452636B1 (ko) 반도체 메모리 장치용 클럭 발생기
KR100576504B1 (ko) 챠지펌프 회로
JP4281360B2 (ja) チャージポンプ回路
KR940003405B1 (ko) 기판전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee