KR100613792B1 - 혼성 집적 회로 장치 및 그 제조 방법 - Google Patents

혼성 집적 회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100613792B1
KR100613792B1 KR20040074513A KR20040074513A KR100613792B1 KR 100613792 B1 KR100613792 B1 KR 100613792B1 KR 20040074513 A KR20040074513 A KR 20040074513A KR 20040074513 A KR20040074513 A KR 20040074513A KR 100613792 B1 KR100613792 B1 KR 100613792B1
Authority
KR
South Korea
Prior art keywords
circuit board
hybrid integrated
groove
integrated circuit
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR20040074513A
Other languages
English (en)
Other versions
KR20050030550A (ko
Inventor
미즈따니마사히꼬
노구찌미쯔루
다까꾸사끼노부히사
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050030550A publication Critical patent/KR20050030550A/ko
Application granted granted Critical
Publication of KR100613792B1 publication Critical patent/KR100613792B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/016Manufacture or treatment using moulds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명의 주된 목적은, 1매의 대판의 금속 기판으로부터 다수개의 회로 기판을 다이싱에 의해 제조하는 혼성 집적 회로 장치의 제조 방법을 제공하는 것에 있다. 본 발명의 혼성 집적 회로 장치(1)는, 표면에 절연층(11)이 형성된 회로 기판(10)과, 절연층(11) 상에 형성된 도전 패턴(12)을 갖는다. 도전 패턴(12)에는, 회로 소자(13)가 전기적으로 접속되어 있다. 또한, 회로 기판(10)의 측면은, 회로 기판(10)의 표면 주변부로부터 경사 하방으로 연장하는 제1 경사부 S1과, 회로 기판(10)의 이면으로부터 경사 상방으로 연장하고 제1 경사부 S1보다도 크게 형성되는 제2 경사부 S3으로 이루어진다.
금속 기판, 회로 기판, 다이싱, 혼성 집적 회로 장치, 도전 패턴, 회로 소자, 경사부

Description

혼성 집적 회로 장치 및 그 제조 방법{HYBRID INTEGRATED CIRCUIT DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1의 (A)는 본 발명의 혼성 집적 회로 장치의 사시도, 도 1의 (B)는 본 발명의 혼성 집적 회로 장치의 단면도, 도 1의 (C)는 본 발명의 혼성 집적 회로 장치의 사시도.
도 2의 (A)는 본 발명의 혼성 집적 회로 장치의 단면도, 도 2의 (B)는 본 발명의 혼성 집적 회로 장치의 단면도.
도 3의 (A)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 평면도, 도 3의 (B)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 사시도, 도 3c는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 확대도.
도 4의 (A)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 평면도, 도 4의 (B)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 사시도, 도 4의 (C)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 확대도.
도 5의 (A)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 사시도, 도 5의 (B)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 6은 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 7은 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 평면도.
도 8은 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 9의 (A)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 사시도, 도 9의 (B)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도, 도 9의 (C)는 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 10은 본 발명의 혼성 집적 회로 장치의 제조 방법을 설명하는 단면도.
도 11의 (A)는 종래의 혼성 집적 회로 장치의 사시도, 도 11의 (B)는 종래의 혼성 집적 회로 장치의 단면도.
도 12의 (A)는 종래의 혼성 집적 회로 장치의 평면도, 도 12의 (B)는 종래의 혼성 집적 회로 장치의 단면도.
도 13의 (A)는 종래의 혼성 집적 회로 장치의 평면도, 도 13의 (B)는 종래의 혼성 집적 회로 장치의 단면도.
도 14는 종래의 혼성 집적 회로 장치의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 혼성 집적 회로 장치
10 : 회로 기판
11 : 절연층
12 : 도전 패턴
13 : 회로 소자
14 : 리드
15 : 금속 기판
16 : 절연성 수지
S1 : 제1 경사부
S2 : 수직부
S3 : 제2 경사부
본 발명은 혼성 집적 회로 장치 및 그 제조 방법에 관한 것으로, 특히, 1매의 대(大)판의 금속 기판으로부터 다수개의 회로 기판을 제조하는 혼성 집적 회로 장치 및 그 제조 방법에 관한 것이다.
도 11을 참조하여, 종래의 혼성 집적 회로 장치의 구성을 설명한다. 도 11의 (A)는 혼성 집적 회로 장치(6)의 사시도이고, 도 11의 (B)는 도 11의 (A)의 X-X'선을 따른 단면도이다.
도 11의 (A) 및 도 11의 (B)를 참조하면, 종래의 혼성 집적 회로 장치(6)는 다음과 같은 구성을 갖는다. 구형(矩形)의 기판(60)과, 기판(60)의 표면에 형성된 절연층(61) 상에 형성된 도전 패턴(62)과, 도전 패턴(62) 상에 고착된 회로 소자(63)와, 회로 소자(63)와 도전 패턴(62)을 전기적으로 접속하는 금속 세선(65)과, 도전 패턴(62)과 전기적으로 접속된 리드(64)로, 혼성 집적 회로 장치(6)는 구성되어 있다. 그리고, 회로 기판(60)의 표면에 형성된 혼성 집적 회로를, 절연성 수지 혹은 케이스재 등으로 밀봉하는 것에 의해, 혼성 집적 회로 장치(6)는 제품으로서 완성된다.
다음으로, 도 12 내지 도 14를 참조하여 혼성 집적 회로 장치(6)를 제조하는 방법을 설명한다.
도 12를 참조하여, 대판의 금속 기판(66A)을 세장형으로 분할하는 공정을 설명한다. 도 12에 있어서, 도 12의 (A)는 대판의 금속 기판(66A)의 평면도이다. 도 12의 (B)는 대판의 금속 기판(66A)의 단면도이다.
도 12의 (A)를 참조하여, 대판의 금속 기판(66A)을 세장형으로 분할하는 방법을 설명한다. 여기서는, 대판의 금속 기판(66A)을, 다이싱 라인 D4에 의해 세장형으로 분할한다. 이 분할은, 전단력에 의한 셔링에 의해 행한다. 또한 세장형으로 분할된 금속 기판은, 그 후의 본딩 공정 등의 작업성이 고려되어, 2개 또는 그 이상으로 분할되어도 된다. 여기서는, 세장형으로 분할된 금속 기판은, 길이가 서로 다른 2개의 금속 기판(66B)으로 분할된다.
도 12의 (B)를 참조하여, 금속 기판(66A)의 구성을 설명한다. 여기서는, 기판(66A)은 알루미늄으로 이루어지는 기판이고, 양면은 알루마이트 처리되어 있다. 또한, 혼성 집적 회로가 형성되는 면에 있어서는, 금속 기판(66A)과 도전 패턴과의 절연을 행하기 위해서, 절연층(61)이 형성되어 있다. 그리고, 절연층(61)에는, 도전 패턴(62)으로 되는 동박(68)이 압착되어 있다.
도 13을 참조하여, 세장형으로 분할된 금속 기판(66B)의 표면에 혼성 집적 회로(67)를 형성하는 공정을 설명한다. 이 도 13에 있어서, 도 13의 (A)는, 복수의 혼성 집적 회로(67)가 형성된 세장형의 금속 기판(66B)의 평면도이다. 그리고, 도 13의 (B)는, 도 13의 (A)의 단면도이다.
우선, 절연층(61) 상에 압착된 동박(68)을 에칭하는 것에 의해, 도전 패턴(62)을 형성한다. 여기서는, 세장형의 금속 기판(66B)에, 복수의 혼성 집적 회로를 형성하도록 도전 패턴(62)을 에칭한다. 또한, 도전 패턴(62)을 보호하기 위해서, 도전 패턴(62) 상에, 수지의 오버코트를 실시하는 경우도 있다.
다음으로, 땜납 등의 용가재를 이용하여, 도전 패턴(62) 상의 소정의 개소에 회로 소자(63)를 고착한다. 회로 소자(63)로서는, 수동 소자나 능동 소자를 전반적으로 채용할 수 있다. 또, 파워계의 소자를 실장하는 경우에는, 도전 패턴 상에 고착된 히트싱크 상에 소자가 실장된다.
도 14를 참조하여, 복수의 혼성 집적 회로(67)가 형성된 금속 기판(66B)을 개개의 회로 기판(60)으로 분할하는 방법을 설명한다. 표면에 혼성 집적 회로(67)가 형성된 개개의 회로 기판(60)은, 프레스기를 이용하여 회로 기판(60)의 부분을 펀칭하는 것에 의해, 금속 기판(66B)으로부터 분할된다. 여기서, 프레스기는, 혼성 집적 회로(67)가 형성되는 면으로부터 금속 기판(66B)을 펀칭한다. 따라서, 회로 기판(60)의 주단부에는, 도전 패턴(62)이나 회로 소자(63)가 형성되지 않는 마진이 형성된다.
이상의 공정에서 개개로 분리된 회로 기판(60)은, 혼성 집적 회로(67)를 밀봉하는 공정 등을 거쳐서, 제품으로서 완성된다.
그러나, 상술한 바와 같은 혼성 집적 회로 장치와 그 제조 방법은 이하에 기 술한 바와 같은 문제를 갖고 있었다.
금속 기판(66B)을 프레스하는 것에 의해 회로 기판(60)을 금속 기판(66B)으로부터 분리하고 있었기 때문에, 적어도 회로 기판(60)의 주단부로부터 2mm 이내의 부분은 마진으로 되어 있었다. 따라서, 회로 기판(60)의 주변부가 데드 스페이스로 되어, 혼성 집적 회로(67)의 집적도를 향상시키더라도, 장치 전체가 대형이 되는 문제가 있었다.
상기와 마찬가지의 이유 때문에, 히트싱크 등의 회로 소자(63)를 회로 기판의 주변부에 배치할 수 없었다. 이것이, 도전 패턴(62)을 설계할 때의 제약으로 되어, 혼성 집적 회로의 밀도를 향상시킬 수 없는 문제가 있었다.
또한, 기판의 측면부가 수직으로 형성되어 있기 때문에, 이 기판을 수지 밀봉하면, 기판과 밀봉 수지와의 부착력이 약한 문제가 있었다.
프레스기를 이용한 「펀칭」에 의해, 금속 기판(66B)으로부터 회로 기판(60)을 분리시킨 경우, 「펀칭」에 의한 충격에 의해, 회로 기판(60)의 표면에 형성된 절연층(61)에 크랙이 발생하는 문제가 있었다.
특히, 다층의 배선을 회로 기판(60)의 표면에 형성한 경우, 적층되는 총수에 따라서 절연층은 두껍게 된다. 따라서, 다층의 배선을 형성하면, 절연층(61)에 의해 크랙이 발생하는 문제가 보다 현저하게 발생하고 있었다.
금속 기판(66B)의 표면에는 절연층(61)이 형성되어 있고, 절연층(61)은 알루미나가 고충전되어 있기 때문에 매우 단단하다. 따라서, 「펀칭」을 행하는 프레스기의 날이 조기에 마모되는 문제가 있었다. 또한, 프레스기의 날의 교환은 숙련 공을 요하는 작업이고, 더구나 날의 교환에 걸리는 시간이 매우 길어서 생산성이 저하하는 문제가 있었다. 또, 이 펀칭에 사용하는 날은, 매우 고가의 것이다. 또한, 이 날의 수명이 매우 짧은 것이, 장치 전체의 비용 상승을 초래하게 될 우려가 있다.
프레스기를 이용한 「펀칭」에 의해, 금속 기판(66B)으로부터 회로 기판(60)을 분리시키면, 금속 기판(66B)의 주변부는 재료 손실이 발생하게 된다. 따라서, 재료인 금속 기판(66B)의 폐기 손실이 커지게 되는 문제가 있었다.
본 발명은, 상기한 문제를 감안하여 이루어진 것이다. 본 발명의 주된 목적은, 기판 표면의 유효 면적을 증대시킨 혼성 집적 회로 장치를 제공하는 것에 있다. 또한, 본 발명의 주된 목적은, 1매의 대판의 금속 기판으로부터 다수개의 회로 기판을 다이싱에 의해 제조하는 혼성 집적 회로 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 혼성 집적 회로 장치는, 회로 기판과, 상기 회로 기판의 표면에 형성된 도전 패턴과, 상기 도전 패턴에 전기적으로 접속된 회로 소자를 갖고, 상기 회로 기판의 측면은, 상기 회로 기판의 표면 주변부로부터 경사 하방으로 연장하는 제1 경사부와, 상기 회로 기판의 이면으로부터 경사 상방으로 연장하고 상기 제1 경사부보다도 크게 형성되는 제2 경사부로 이루어지는 것을 특징으로 한다.
본 발명의 혼성 집적 회로 장치의 제조 방법은, 표면이 절연 처리된 기판을 준비하는 공정과, 상기 기판의 표면에 도전 패턴을 형성하는 공정과, 상기 기판의 표면에 제1 홈을 격자 형상으로 형성하고, 상기 기판의 이면에 상기 제1 홈보다도 큰 제2 홈을 격자 형상으로 형성하는 공정과, 상기 도전 패턴에 회로 소자를 전기적으로 접속하는 공정과, 상기 제1 홈 및 상기 제2 홈이 형성된 개소에서 상기 기판을 분리하는 공정을 갖는 것을 특징으로 한다.
<발명을 실시하기 위한 최량의 형태>
(혼성 집적 회로 장치(1)를 설명하는 제1 실시 형태)
도 1을 참조하여, 절연성 수지로 밀봉된 혼성 집적 회로 장치의 구성을 설명한다. 도 1의 (A)는 혼성 집적 회로 장치(1)의 사시도이고, 도 1의 (B)는 도 1의 (A)의 X-X'선을 따른 단면도이다. 그리고, 도 1의 (C)는, 회로 기판(10)의 사시도이다.
도 1의 (A) 및 도 1의 (B)를 참조하여, 혼성 집적 회로 장치(1)의 구조를 설명한다.
본 발명의 혼성 집적 회로 장치(1)는, 표면에 절연층(11)이 형성된 회로 기판(10)과, 절연층(11) 상에 형성된 도전 패턴(12)과, 도전 패턴(12) 상에 실장된 회로 소자(13)를 갖는다. 또한, 회로 기판(10)의 측면은, 회로 기판(10)의 표면 주변부로부터 경사 하방으로 연장하는 제1 경사부 S1과, 회로 기판(10)의 이면으로부터 경사 상방으로 연장하고 제1 경사부 S1보다도 크게 형성되는 제2 경사부 S3으로 이루어지는 구성으로 되어 있다.
밀봉 수지로서의 절연성 수지(16)는, 회로 기판(10)의 표면에 형성된 회로 소자(13) 등으로 이루어지는 혼성 집적 회로를 밀봉하는 기능을 갖는다. 절연성 수지(16)의 종류로서는, 주입 몰드에 의해 밀봉하는 열가소성 수지나, 트랜스퍼 몰드에 의해 밀봉하는 열경화성 수지 등을 채용할 수 있다. 여기서는, 절연성 수지(16)는, 회로 기판(10)의 표면에 형성된 전기 회로를 피복하고, 또한, 회로 기판의 측면부도 피복하고 있다. 여기서는, 회로 기판(10)의 이면이 절연성 수지로부터 노출되어 있기 때문에, 내장되는 회로 소자(13)로부터 발생하는 열을 외부로 적극적으로 방출시킬 수 있다. 또한, 회로 기판(10)의 이면도 포함시켜, 절연성 수지(16)로 밀봉하는 것도 가능하므로, 이 경우에는, 장치 전체의 내습성을 향상시킬 수 있다. 또한, 여기서는, 회로 기판(10)은 수지 밀봉되어 있지만, 케이스재 등에 의한 다른 밀봉 형태이어도 된다.
도 1의 (B)를 참조하면, 회로 기판(10)의 측면은, 회로 기판(10)의 표면 주변부로부터, 외측으로 팽창되도록, 경사 하방으로 연장하는 제1 경사부 S1을 갖고 있다. 또한, 제2 경사부 S3은, 회로 기판(10)의 이면 주변부로부터, 외측으로 팽창되도록, 경사 상방으로 연장해 있다. 또, 제1 경사부 S1과 제2 경사부 S3은, 회로 기판(10)의 면 방향에 대하여 수직으로 연장하는 수직부 S2를 개재하여 연속해도 된다.
본 발명의 포인트는, 제1 경사부 S1이, 제2 경사부 S3보다도 작게 형성되는 것에 있다. 구체적으로 설명하면, 제1 경사부 S1과 제2 경사부 S3은, 수평 방향에 대하여 경사 방향으로 연장해 있다. 따라서, 이들 경사부가 작을수록, 가로방향으로의 연장 거리가 작아진다. 따라서, 제2 경사부 S3을 제1 경사부 S1보다도 크게 형성하여, 가능한 한 제1 경사부 S1을 작게 함으로써, 제1 경사부 S1의 가로방향으 로의 연장 거리를 작게 할 수 있다. 이것에 의해, 회로 기판(16)의 표면의 유효 면적을 가능한 한 크게 하는 것이 가능해져서, 도전 패턴(12)이 형성 가능한 면적을 크게 할 수 있다.
도 1의 (C)를 참조하면, 혼성 집적 회로 장치(1)는 다음과 같은 구성을 갖고 있다. 즉, 금속으로 이루어지는 회로 기판(10)과, 회로 기판(10)의 표면에 형성된 절연층(11)과, 절연층(11) 상에 형성된 도전 패턴(12)과, 도전 패턴(12) 상의 소정의 위치에 실장된 회로 소자(13) 등으로, 혼성 집적 회로 장치(1)는 구성되어 있다. 이러한 각 구성 요소를 이하에서 상세히 설명한다.
회로 기판(10)의 재료로서는, 알루미늄, 구리, 철 등의 금속이 채용된다. 또한, 회로 기판(10)의 재료로서, 이들의 합금을 채용해도 된다. 여기서는, 알루미늄으로 이루어지는 회로 기판(10)을 채용하고, 그 양면은 알루마이트 처리되어도 된다. 회로 기판(10)을 형성하는 구체적인 제조 방법에 대해서는, 혼성 집적 회로 장치의 제조 방법을 설명하는 실시 형태에서 후술한다.
절연층(11)은, 회로 기판(10)의 표면에 형성되어 있고, 도전 패턴(12)과 회로 기판을 절연시키는 기능을 갖는다. 또한, 회로 소자(13)로부터 발생하는 열을 적극적으로 회로 기판(10)에 전달시키기 위해서, 절연층(11)에는 알루미나가 고충전되어 있다.
도전 패턴(12)은, 절연층(11)의 표면에 형성되어 있고, 구리 등의 금속으로 형성되어 있다. 여기서, 도전 패턴(12)은 회로 기판(10)의 표면에 전면적으로 형성되어 있다. 구체적으로 설명하면, 도전 패턴(12)은, 회로 기판(10)의 주단으로 부터 2㎜ 이내의 주단부 부근에도 형성되어 있다. 이와 같이, 회로 기판(10)의 주단부 부근의 표면까지 도전 패턴(12)을 형성할 수 있는 이유는, 회로 기판(10)을 분할하는 방법에 있다. 회로 기판(10)을 분할하는 방법의 상세 내용에 대해서는 후술하지만, 본 발명에서는, 금속 기판을 절단함으로써 대판의 금속 기판으로부터 개개의 회로 기판(10)을 분할하고 있다. 종래예에서는, 프레스에 의해 회로 기판을 분할하고 있었기 때문에, 회로 기판(10)의 주단부 부근에는 마진이 필수이지만, 본 발명에서는 이 마진을 배제하는 것이 가능하게 된다. 따라서, 회로 기판(10)의 표면 전역에 도전 패턴(12)을 형성할 수 있다. 보다 구체적으로 설명하면, 회로 기판(11)의 주단부로부터, 가장 외측의 도전 패턴까지의 거리를, 0.5㎜ 정도로까지 할 수 있다.
회로 소자(13)는, 도전 패턴(12)의 소정의 개소에, 땜납 등의 용가재를 개재하여 실장된다. 회로 소자(13)로서는, 수동 소자, 능동 소자 또는 회로 장치 등을 전반적으로 채용할 수 있다. 또, 파워계의 소자를 실장하는 경우에는, 도전 패턴 상에 고착된 히트싱크 상에 그 소자가 실장된다. 본 발명에 있어서, 회로 소자(13)는, 회로 기판(10)의 임의의 개소에 배치시킬 수 있다. 즉, 회로 기판(10)의 주단부 부근에도, 회로 소자(13)를 배치시킬 수 있다. 여기서, 능동 소자로서는, 트랜지스터, LSI 칩, 다이오드 등이 채용된다. 수동 소자로서는, 칩 저항이나 칩 컨덴서 등이 채용된다. 또한, 수동 소자로서는, 인덕턴스, 서미스터, 안테나, 발진기 등, 양단에 전극부를 갖는 소자가 채용된다. 또한, 수지 밀봉형의 패키지 등도, 회로 소자로서 도전 패턴(12)에 고착할 수 있다.
히트싱크(13A)는, 도전 패턴(12)의 소정의 개소에 실장된다. 그리고, 그 상면에는 파워계의 반도체 소자가 실장되고, 파워계의 소자와 도전 패턴(12)은 금속 세선(15)으로 전기적으로 접속된다. 여기서, 히트싱크(13A)는 회로 기판(10)의 임의의 개소에 배치시킬 수 있다. 구체적으로 설명하면, 히트싱크(13A)는, 회로 기판(10)의 주단으로부터 2㎜ 이내의 주단부 부근에도 배치시킬 수 있다. 이와 같이, 회로 기판(10)의 주단부 부근의 표면까지 히트싱크(13A)를 배치시킬 수 있는 이유는, 회로 기판(10)을 분할하는 방법에 있다.
회로 기판(10)을 분할하는 방법의 상세 내용에 대해서는 후술하지만, 본 발명에서는, 금속 기판을 절단함으로써 대판의 금속 기판으로부터 개개의 회로 기판(10)을 분할하고 있다. 종래예에서는, 프레스에 의해 회로 기판을 분할하고 있었기 때문에, 회로 기판(10)의 주단부 부근에는 마진이 필수였다. 또한, 파워계의 소자가 실장된 히트싱크(13A)는, 회로 소자(13) 중에서 가장 높은 것이다. 따라서, 회로 기판(10)의 주변부에 배치시킬 수 없었다. 본 발명에서는 이 마진을 배제하는 것이 가능해져서, 회로 기판(10)의 표면의 어떤 개소에도 히트싱크(13A)를 배치시킬 수 있다. 다른 회로 소자(13)에 대해서도 마찬가지이다.
리드(14)는, 도전 패턴(12)으로 이루어지는 패드에 고착되어 있고, 외부와의 입력·출력을 행하는 기능을 갖는다. 또한, 도전 패턴(12)에 있어서, 전기적인 접속을 행하지 않는 개소는, 수지 등에 의한 오버코트가 실시되어도 된다.
상기한 바와 같은 혼성 집적 회로 장치(10)의 구성에 의해, 이하에 도시한 바와 같은 효과를 발휘할 수 있다.
도전 패턴(12)을 회로 기판(10)의 단부 부근까지 형성시킬 수 있기 때문에, 종래예와 동일한 회로를 형성한 경우에는, 혼성 집적 회로 장치 전체의 크기를 작게 할 수 있다.
회로 소자(13)를 회로 기판(10)의 단부 부근까지 배치시킬 수 있기 때문에, 전기 회로를 설계하는 자유도를 향상시킬 수 있다. 또한, 패턴의 밀도를 향상시킬 수 있기 때문에, 종래예와 동일한 회로를 형성한 경우에는, 혼성 집적 회로 장치 전체의 크기를 작게 할 수 있다.
회로 기판(10)의 경사부와 절연성 수지(16)와의 사이에 앵커 효과가 발생하기 때문에, 회로 기판(10)이 절연성 수지(16)로부터 이탈하는 것을 방지할 수 있다.
회로 기판(10)의 이면과 측면이 연속하는 부분이 둔각으로 형성되어 있고, 라운딩을 띤 형상으로 되어 있지 않다. 따라서, 금형을 이용하여 회로 기판의 이면을 노출시키고 절연성 수지(16)로 밀봉을 행하는 공정에 있어서, 절연성 수지(16)가 금형과 회로 기판(10)과의 간극에 침입하는 것을 방지할 수 있다. 이에 의해, 절연성 수지(16)가 회로 기판(10)의 이면에 부착하는 것을 방지할 수 있다.
도 2의 (A)의 단면도를 참조하여, 회로 기판(10)의 측면부의 구성에 관하여 설명한다. 우선, 제1 경사부 S1과, 회로 기판(10)의 표면이 형성하는 각도를 α1로 한다. 그리고, 제2 경사부 S3과 회로 기판(10)의 이면이 형성하는 각도를 α2로 한다. 이 경우, α1을 작게 하는 편이 바람직하다. 이 각도 α1을 작게 하는 것에 의해, 회로 기판(10) 전체의 단부와, 회로 기판(10) 표면의 단부와의 거리 d1 을 보다 작게 하는 것이 가능하게 된다. 따라서, 회로 기판(10) 표면의 실질적인 면적을 크게 하여, 도전 패턴(12)을 형성 가능한 유효 면적을 크게 할 수 있다.
또한, 각도 α2는, 가능한 한 큰 각도가 바람직하다. 구체적으로 설명하면, 상기한 α1보다도 α2를 크게 하는 편이 좋다. 이것은, 후의 수지 밀봉의 공정에 있어서, 제2 경사부 S3의 이면에 밀봉 수지가 감도는 것에 의해, 회로 기판(10)과 수지와의 밀착 강도를 향상시킬 수 있기 때문이다.
또한, 회로 기판(10) 전체의 주단부와, 회로 기판(10)의 이면의 주단부와의 거리를 d2로 하면, 이 d2는 d1보다도 커진다. 또한, 이 d2를 길게 하는 것에 의해, 회로 기판의 표면 및 측면을 피복하는 밀봉 수지와, 회로 기판(10)의 측면과의 밀착성을 향상시키는 것이 가능하다.
도 2의 (B)를 참조하면, 여기서는, 다층의 도전 패턴이 회로 기판(10)의 표면에 형성되어 있다. 구체적으로 설명하면, 금속으로 이루어지는 회로 기판(10)의 표면에는 제1 절연층(11A)이 형성된다. 그리고, 제1 절연층(11A)의 표면에 제1 도전 패턴(12A)이 패터닝되어 있다. 또한, 제2 절연층(11B)을 개재하여, 제1 도전 패턴(12A)의 상방에, 제2 도전 패턴(12B)이 형성되어 있다. 제1 도전 패턴(12A)과 제2 도전 패턴(12B)은, 제2 절연층(11B)을 관통하여 소정의 개소에서 전기적으로 접속된다. 또한, 회로 소자(13)는, 상층의 제2 도전 패턴(12B)에 고착된다. 여기서는 2층의 배선 구조가 도시되어 있지만, 3층 이상의 배선 구조가 형성되어도 된다.
다층의 배선을 형성하는 것에 의해, 절연층(11)도 다층으로 형성된다. 따라 서, 도전 패턴(12)의 층수의 증가에 수반하여, 절연층(11)은 두껍게 된다. 구체적으로 설명하면, 1층의 도전 패턴(12)이 형성되는 경우에는, 절연층(11)의 두께는 60㎛ 정도이다. 그것에 대하여, 제1 도전 패턴(12A) 및 제2 도전 패턴(12B)이 형성된 경우에는, 제1 절연층(11A) 및 제2 절연층(11B)을 가산한 두께가 120㎛ 정도로 된다. 이러한 두꺼운 절연층(11)이 표면에 형성된 회로 기판의 분리는, 종래의 프레스에 의한 방법으로는 곤란하다. 이것은, 프레스의 충격에 의해, 두꺼운 절연층(11)에 용이하게 크랙이 생기게 되기 때문이다.
(혼성 집적 회로 장치의 제조 방법을 설명하는 제2 실시 형태)
도 3∼도 10을 참조하여, 제1 실시 형태에서 설명한 혼성 집적 회로 장치의 제조 방법을 설명한다.
제1 공정: 도 3 참조
본 공정은, 대판의 금속 기판(10A)을 분할하는 것에 의해, 중(中)판의 금속 기판(10B)을 형성하는 공정이다.
우선, 도 3의 (A)를 참조하면, 대판의 금속 기판(10A)을 준비한다. 예를 들면, 대판의 기판(10A)의 크기는, 사방 약 1미터의 정방형이다. 여기서는, 금속 기판(10A)은, 양면이 알루마이트 처리된 알루미늄 기판이다. 그리고, 금속 기판(10A)의 표면에는 절연층이 형성되어 있다. 또한, 절연층의 표면에는, 도전 패턴으로 되는 동박이 형성되어 있다. 또한, 다층의 도전 패턴이 형성되는 경우에는, 절연층을 개재하여 복수매의 동박이 점착된다.
다음으로, 도 3의 (B)를 참조하면, 컷트톱(31)에 의해 다이싱 라인 D1을 따 라서, 금속 기판(10A)을 분할한다. 여기서는, 복수의 금속 기판(10A)을 중첩시켜, 복수매의 금속 기판(10A)을 동시에 분할하고 있다. 컷트톱(31)은 고속으로 회전하면서, 다이싱 라인 D1을 따라서 금속 기판(10A)을 분할하고 있다. 분할의 방법으로서는, 여기서는, 정방형의 형상을 갖는 대판의 금속 기판(10A)을, 다이싱 라인 D1을 따라서 8 분할하는 것에 의해, 세장형의 중판의 금속 기판(10B)으로 하고 있다. 중판의 금속 기판(10B)의 형상은, 긴 변의 길이가, 짧은 변의 길이의 2배의 길이로 되어 있다.
도 3c를 참조하여, 컷트톱(31)의 톱날의 형상 등에 대하여 설명한다. 도 3c는 컷트톱(31)의 톱날(31A) 부근의 확대도이다. 톱날(31A)의 단부는 평탄하게 형성되어 있고, 다이아몬드가 매립되어 있다. 이러한 톱날을 갖는 컷트톱을 고속으로 회전시킴으로써, 다이싱 라인 D1을 따라서 금속 기판(10A)을 분할할 수 있다.
이 공정에 의해 제조된 중판의 금속 기판(10B)은, 에칭을 행하여 동박을 부분적으로 제거하는 것에 의해, 도전 패턴이 형성된다. 형성되는 도전 패턴의 개수는, 금속 기판(10B)의 크기나 혼성 집적 회로의 크기에도 좌우되지만, 수십개 내지 수백개의 혼성 집적 회로를 형성하는 도전 패턴을 1매의 금속 기판(10B)에 형성할 수 있다.
여기서, 금속 기판(10A)의 분리는, 펀칭에 의해 행하여도 된다. 구체적으로 설명하면, 수개(예를 들면 2 내지 8 정도)의 회로 기판에 상당하는 크기를 갖는 금속 기판(10B)을 펀칭에 의해 형성해도 된다.
제2 공정: 도 4 및 도 5 참조
본 공정은, 중판의 금속 기판(10B)의 표면 및 이면에 격자 형상으로 제1 홈(20A) 및 제2 홈(20B)을 형성하는 공정이다. 도 4의 (A)는 전공정에서 분할된 중판의 금속 기판(10B)의 평면도이고, 도 4의 (B)는 V 컷트톱(35)을 이용하여 금속 기판(10A)에 홈을 형성하는 상태를 도시하는 사시도이고, 도 4의 (C)는 톱날(35A)의 확대도이다.
도 4의 (A) 및 도 4의 (B)를 참조하면, V 컷트톱(35)을 고속으로 회전시켜, 다이싱 라인 D2를 따라서 금속 기판(10B)의 표면에 제1 홈(20A)을 형성한다. 또한, 제1 홈(20A)에 대응하는 개소의 금속 기판(10B)의 이면에 제2 홈(20B)을 형성한다. 다이싱 라인 D2는 격자 형상으로 형성되어 있다. 그리고, 다이싱 라인 D2는, 절연층(11) 상에 형성된 개개의 회로를 구성하는 도전 패턴(유닛)의 경계선에 대응하고 있다.
도 4의 (C)를 참조하여, V 컷트톱(35)의 형상에 대하여 설명한다. V 컷트톱(35)에는, 도 4의 (C)에 도시한 바와 같은 형상을 갖는 톱날(35A)이 다수 형성되어 있다. 여기서, 톱날(35A)의 형상은, 금속 기판(10A)에 형성되는 홈의 형상에 대응하고 있다. 여기서는, V 형의 단면을 갖는 홈이, 금속 기판의 양면에 형성된다. 따라서, 톱날(35A)의 형상도 또 V 형으로 되어 있다. 또, 톱날(35A)에는 다이아몬드가 매립되어 있다.
다음으로, 도 5의 (A) 및 도 5의 (B)를 참조하여, 홈(20)이 형성된 금속 기판(10B)의 형상을 설명한다. 도 5의 (A)는 컷트톱(31)에 의해 홈이 형성된 금속 기판(10B)의 사시도이고, 도 5의 (B)는 금속 기판(10B)의 단면도이다.
도 5의 (A)를 참조하면, 금속 기판(10B)의 표면 및 이면에는, 제1 홈(20A) 및 제2 홈(20B)이 격자 형상으로 형성되어 있다. 여기서, 제1 홈(20A)과 제2 홈(20B)와의 평면적인 위치는 정확하게 대응하고 있다. 본 실시 형태에서는, V 형의 형상의 톱날(35A)을 갖는 V 컷트톱(35)을 이용하여 홈을 형성하기 때문에, 홈(20)은 V 형의 단면으로 된다. 또한, 홈(20)의 중심선은, 절연층(11) 상에 형성된 개개의 회로를 구성하는 도전 패턴(12)(유닛)의 경계선에 대응하고 있다. 여기서는, 수지층(11)이 형성된 면에 제1 홈(20A)이 형성되고, 그 반대면에 제2 홈(20B)이 형성되어 있다.
도 5의 (B)를 참조하여, 홈(20)의 형상 등을 설명한다. 여기서는, 홈(20)은 거의 V 형의 단면으로 형성되어 있다. 그리고, 제1 홈(20A) 및 제2 홈(20B)의 깊이는, 금속 기판(10B)의 두께의 반보다도 얕게 되어 있다. 따라서, 본 공정에서는 금속 기판(10B)은 개개의 회로 기판(10)으로 분할되지 않는다. 즉, 개개의 회로 기판(10)은, 홈(20)의 부분에 대응하는 금속 기판(10B)의 남은 두께 부분에서 연결되어 있다. 따라서, 개개의 회로 기판(10)으로서 분할할 때까지는, 금속 기판(10B)은 1매의 시트형의 것으로서 취급할 수 있다. 또한, 본 공정에 있어서, 「버어(burr)」가 발생한 경우에는, 고압 세정을 행하여「버어」를 제거한다. 또한, 여기서는, 제1 홈(20A)보다도 제2 홈이 더 크게 형성된다.
여기서, 제1 및 제2 홈(20A, 20B)의 넓이나 깊이는, 플렉시블하게 조절하는 것이 가능하다. 구체적으로 설명하면, 제1 홈(20A)이 개구하는 각도 β1를 작게 하는 것에 의해, 도전 패턴(12)이 형성 가능한 유효 면적을 크게 할 수 있다. 또, 제1 홈(20A)의 깊이를 얕게 함으로써도, 마찬가지의 효과를 발휘할 수 있다. 또한, 제2 홈(20B)이 개구하는 각도 β2를 크게 함으로써, 후의 공정에서, 이 제2 홈(20B) 부근에 수지가 감도는 것을 촉진시킬 수 있다. 여기서는, 제1 홈(20A)보다도, 제2 홈(20B)이 더 크게 형성되어 있다.
제3 공정: 도 6 내지 도 7 참조
본 공정은, 도전 패턴(12) 상에 회로 소자(13)를 실장하여, 회로 소자(13)와 도전 패턴(12)과의 전기적 접속을 행하는 공정이다.
도 6을 참조하여, 도전 패턴(12) 상에 회로 소자(13)를 실장하는 다이 본드의 공정을 설명한다. 회로 소자(13)는, 땜납 등의 용가재를 개재하여 도전 패턴(12)의 소정의 개소에 실장된다. 상술한 바와 같이, 도전 패턴(12)은 회로 기판(10)의 주단부 부근에도 형성되어 있다. 따라서, 회로 소자(13)도 또 회로 기판(10)의 주단부 부근에 실장시키는 것이 가능하다. 또한, 상면에 파워계의 소자가 실장된 히트싱크(13A)는, 다른 회로 소자와 비교하면, 높이가 있는 회로 소자이다. 이에 의해, 프레스기를 이용한 종래의 혼성 집적 회로 장치의 제조 방법으로는, 히트싱크(13A)를 회로 소자(13)의 주단부 부근에 배치시킬 수 없었다. 후술하겠지만, 본 발명에서는, 둥근 컷터를 이용하여 회로 기판(10)을 개개로 분할하고 있다. 따라서, 히트싱크(13A) 등의 높이가 있는 회로 소자(13)를, 회로 소자(13)의 주단부 부근에 배치시키는 것이 가능하게 된다.
다음으로, 회로 소자(13)와 도전 패턴(12)과의 전기적 접속을 행하는 와이어 본드의 공정을 설명한다. 여기서는, 1매의 금속 기판(10B)에 형성된 수십 내지 수 백개의 혼성 집적 회로에 대하여, 일괄해서 와이어 본드를 행한다.
도 7을 참조하여, 구체적으로 설명하면, 금속 기판(10B)에 형성된 혼성 집적 회로를 설명한다. 도 7은 금속 기판(10B)에 형성된 혼성 집적 회로(17)의 1 부분의 평면도로서, 실제로는 다수개의 혼성 집적 회로(17)가 더 형성된다. 또한, 금속 기판(10B)을 개개의 회로 기판(10)으로 분할하는 다이싱 라인 D3을, 도 7에서는 점선으로 도시하고 있다. 도 7로부터 분명한 바와 같이, 개개의 혼성 집적 회로를 형성하는 도전 패턴(12)과 다이싱 라인 D2는, 매우 근접해 있다. 이로부터, 금속 기판(10B)의 표면에는 전면적으로 도전 패턴(12)이 형성되는 것을 알 수 있다. 또한, 히트싱크(13A) 등의 회로 소자(13)가 혼성 집적 회로의 주변부에 배치되어 있는 것을 알 수 있다.
상기의 설명에서는, 세장형의 형상을 갖는 기판(10B)의 표면에 일괄해서 혼성 집적 회로를 형성했다. 여기서, 다이 본드나 와이어 본드를 행하는 제조 장치에 제약이 있는 경우에는, 본 공정의 전의 공정에서 금속 기판(10B)을 원하는 사이즈로 분할하는 것도 가능하다. 예를 들면, 본 공정의 전의 공정에서, 금속 기판(10B)을 2 분할하면, 금속 기판은 정방형의 형상으로 된다.
제4 공정: 도 8 및 도 9 참조
본 공정은, 금속 기판(10B)을 홈(20)이 형성된 개소에서 분할하는 것에 의해 개개의 회로 기판(10)을 분리하는 공정이다. 도 8은, 금속 기판(10B)을 절곡하는 것에 의해, 회로 기판(10)으로 분할하는 방법을 도시하는 단면도이다. 또한, 도 9의 (A)는, 둥근 컷터(41)를 이용하여 금속 기판(10B)을 개개의 회로 기판(10)으로 분할하는 상태를 도시하는 사시도이다. 도 9의 (B)는 도 9의 (A)의 단면도이다. 여기서, 도시는 하지 않지만, 도 9의 (A)에서는, 절연층(11) 상에는 다수개의 혼성 집적 회로가 형성되어 있다.
도 8을 참조하여, 금속 기판(10B)을 절곡하는 것에 의해, 개개의 회로 기판(10)으로 분할하는 방법을 설명한다. 이 방법에서는, 제1 홈(20A) 및 제2 홈(20B)이 형성된 개소가 절곡되도록, 금속 기판(10B)을 부분적으로 절곡한다. 제1 홈(20A) 및 제2 홈(20B)이 형성된 개소는, 홈(20)이 형성되어 있지 않은 두께 부분만으로 연결되어 있다. 따라서, 이 개소에서 절곡하는 것에 의해, 각 회로 기판(10)을 용이하게 분리할 수 있다. 또, 금속 기판(10B)의 표면에 형성된 전기 회로가 파괴되지 않도록, 금속 기판(10B)의 부분적인 절곡은 이면으로부터 행한다.
다음으로, 도 9를 참조하여, 둥근 컷터(41)에 의해, 금속 기판(10B)의 분할을 행하는 방법을 설명한다. 도 9의 (A)를 참조하면, 둥근 컷터(41)를 이용하여 다이싱 라인 D3을 따라서 금속 기판(10B)을 눌러 절단한다. 이에 의해 금속 기판(10B)은 개개의 회로 기판(10)으로 분할된다. 둥근 컷터(41)는, 금속 기판(10B)의 홈(20)이 형성되어 있지 않은 두께 부분의, 홈(20)의 중심선에 대응하는 부분을 눌러 절단한다.
도 9의 (B)를 참조하여, 둥근 컷터(41)의 상세 내용에 대하여 설명한다. 둥근 컷터(41)는 원판형의 형상을 갖고 있고, 그 주단부는 예각으로 형성되어 있다. 둥근 컷터(41)의 중심부는, 둥근 컷터(41)가 자유 회전할 수 있도록 지지부(42)에 고정되어 있다. 상술한 컷트톱은, 구동력에 의해 고속으로 회전하면서 금속 기판 (10B)을 절단하고 있었다. 여기서는, 둥근 컷터(41)는 구동력을 갖지 않는다. 즉, 둥근 컷터(41)의 일부를 금속 기판(10B)에 밀어부치면서, 다이싱 라인 D3을 따라서 이동시킴으로써, 둥근 컷터(41)는 회전한다. 또한, 도 9의 (B)를 참조하면, 본 발명에서는, 히트싱크(13A) 등의 높이가 있는 회로 소자(13)를, 회로 기판(10)의 주변부에 배치시킬 수 있다. 이에 의해, 도 9의 (B)에 도시한 바와 같이 히트싱크(13A)의 위치가, 회로 기판(10)의 주변부에 접근하는 경우가 있다. 이러한 경우에도, 지지부(42)는 히트싱크(13A)에 접촉하지 않는다. 따라서, 히트싱크(13A) 등의 높은 소자를 회로 기판(10)의 주변부에 배치하는 것이 가능하게 된다.
또한, 상술한 방법 외에도, 레이저를 이용하여, 각 회로 기판(10)을 분리하는 것도 가능하다. 이 경우에는, 제1 홈(20A)이 형성된 개소에 레이저가 조사된다. 도 9의 (C)를 참조하면, 여기서는, 제1 도전 패턴(12A) 및 제2 도전 패턴(12B)으로 이루어지는 다층 배선이, 회로 기판(10)의 표면에 형성되어 있다. 도전 패턴이 다층으로 형성됨으로써, 절연층(11)은 두껍게 된다. 이에 의해, 프레스기를 이용한 펀칭에 의한 각 회로 기판(10)의 분리는 곤란하게 된다. 그래서, 본 형태에서는, 상기한 바와 같은 둥근 컷터(41)를 이용한 기판의 분리를 행하고 있다. 이에 의해, 절연층(11)을 손상시키지 않고서, 각 회로 기판(10)을 분리할 수 있다.
제5 공정: 도 10 참조
도 10을 참조하여, 회로 기판(10)을 절연성 수지(16)로 밀봉하는 공정을 설명한다. 도 10은, 금형(50)을 이용하여 회로 기판(10)을 절연성 수지(16)로 밀봉하는 공정을 도시하는 단면도이다.
우선, 하부 금형(50B)에 회로 기판(10)을 장착한다. 다음으로, 게이트(53)로부터 절연성 수지(16)를 주입한다. 밀봉을 행하는 방법으로서는, 열경화성 수지를 이용하는 트랜스퍼 몰드, 혹은 열경화성 수지를 이용하는 주입 몰드를 채용할 수 있다. 그리고, 게이트(53)로부터 주입되는 절연성 수지(16)의 량에 따른 캐비티 내부의 기체가 에어벤트(54)를 통하여 외부로 방출된다.
상술한 바와 같이, 회로 기판(10)의 측면부에는 경사부가 형성되어 있다. 따라서, 절연성 수지로 밀봉하는 것에 의해, 경사부에 절연성 수지(16)가 감돈다. 이에 의해, 절연성 수지(16)와 경사부와의 사이에 앵커 효과가 발생하여, 절연성 수지(16)와 회로 기판(10)과의 접합이 강화된다. 또한, 내습성을 향상시킬 수 있다.
상기한 공정에 의해, 수지에 의한 밀봉이 행하여진 회로 기판(10)은, 리드컷트의 공정 등을 거쳐서 제품으로서 완성된다.
본 실시 형태에 의해, 이하에 도시한 바와 같은 효과를 발휘할 수 있다.
금속 기판(10B)의 표면 및 이면에 격자 형상으로 제1 홈(20A) 및 제2 홈(20B)을 형성했기 때문에, 용이하게 홈이 형성된 개소에서 회로 기판(10)을 분할할 수 있다. 이 각 회로 기판(10)의 분할은, 절곡에 의한 분할과, 둥근 컷터(41)에 의한 분할의 2개의 방법이 있고, 어느 것이나 용이하게 분할을 행할 수 있다.
고속으로 회전하는 컷트톱(31)을 이용하여, 대판의 금속 기판을 분할하기 때문에, 종래의 셔링을 이용한 기판의 분할 방법과 비교하면, 「버어」의 발생이 매우 적다. 따라서, 제조 공정의 도중 단계 등에 있어서, 「버어」에 의해 혼성 집 적 회로가 쇼트되어 불량품이 발생하는 것을 방지할 수 있다.
또한, 컷트톱(31)이 마모된 경우에도, 컷트톱(31)의 교환은 비교적 간단한 작업으로 신속하게 행할 수 있다. 따라서, 종래의 셔링의 날의 교환과 비교한 경우에, 작업의 효율을 향상시킬 수 있다.
또한, 1매의 금속 기판(10B)에, 수십개 내지 수백개의 혼성 집적 회로를 형성하는 것이 가능하게 된다. 따라서, 에칭의 공정, 다이 본드의 공정 및 와이어 본드의 공정을 일괄하여 행하는 것이 가능하게 된다. 이에 의해, 생산성을 향상시킬 수 있다.
또한, 금속 기판(10B)을 개개의 회로 기판(10)으로 분할하는 공정에 있어서, 구동력을 갖지 않는 둥근 컷터(41)를, 금속 기판(10B)에 밀어부치는 것에 의해 회전시켜 금속 기판(10B)을 분할하고 있다. 따라서, 둥근 컷터(41)는 홈(20)의 남은 두께 부분과 절연층(11)을 절단하기 때문에, 연삭 찌꺼기가 발생하지 않는다. 이에 의해, 제조 공정에 있어서, 혼성 집적 회로가 쇼트되는 것을 방지할 수 있다.
또한, 둥근 컷터(41)를 홈(20)에 대응하는 부분에 밀어부치는 것에 의해, 금속 기판(10B)의 분할을 행한다. 따라서, 수지층(11)에 크랙이 발생하여 회로 기판의 내압성이 저하하는 것을 방지할 수 있다. 또한, 기판(10B)의 평탄성을 확보할 수 있다.
또한, 둥근 컷터(41)가 마모된 경우에도, 둥근 컷터(41)의 교체는 비교적 간단한 작업으로 단시간에 행할 수 있다. 이에 의해, 생산성을 향상시킬 수 있다.
또한, 본 발명에서는, 컷트톱(31)이나 둥근 컷터(41)를 이용하여 금속 기판 을 「절단」하는 것에 의해, 개개의 회로 기판을 분리시키고 있다. 종래예와 같이, 프레스기를 이용하여 회로 기판의 분리를 행한 경우에는, 제조되는 회로 기판의 크기에 따라서, 서로 다른 날을 준비할 필요가 있었다. 본 발명에서는, 크기가 서로 다른 회로 기판을 갖는 혼성 집적 회로 장치를 제조하는 경우에도, 다이싱 라인을 변경하는 것만으로 대응할 수 있다.
또한, 본 발명에서는, 1매의 금속 기판(10B)에 매트릭스 형상으로 다수개의 혼성 집적 회로를 형성한다. 그리고 각 혼성 집적 회로끼리는 매우 접근해 있기 때문에, 금속 기판(10B)의 거의 전면이 회로 기판(10)으로 된다. 따라서, 재료의 폐기 손실을 적게 할 수 있다.
또한, 금속 기판(10B)에 제1 홈(20A) 및 제2 홈(20B)을 형성하는 V 컷트톱(35)의 톱날(35A)에, 평탄부(35B)를 형성했기 때문에, 톱날(35A)의 마모를 적게 할 수 있다. 이에 의해, V 컷트톱(35)의 커팅의 성능이 조기에 저하하는 것을 방지할 수 있다. 또는, 수지층(11)이 형성된 금속 기판(10B)의 면에 제1 홈(20A)을 형성하는 경우에도, 수지층(11)에 크랙이 발생하는 것을 방지할 수 있다.
본 형태의 혼성 집적 회로 장치에서는, 회로 기판의 측면에 형성되는 제1 경사부보다도 제2 경사부가 더 크게 형성되어 있다. 이것은, 환언하면, 제1 경사부가 제2 경사부보다도 작게 된다. 따라서, 제1 경사부를 보다 작게 하는 것에 의해, 도전 패턴이 형성 가능한 회로 기판의 표면의 면적을 크게 할 수 있다.
본 형태의 혼성 집적 회로 장치의 제조 방법에서는, 우선, 제1 홈 및 제2 홈 을 형성하고, 각 회로 기판의 표면에 혼성 집적 회로 장치를 형성한다. 그리고, 개개의 회로 기판으로 분리하는 것에 의해, 회로 기판의 분리를 용이하게 행할 수 있다. 또한, 이 분리 시에 발생하는 도전성의 분말 찌꺼기의 발생을 매우 적게 할 수 있기 때문에, 분말 찌꺼기에 의한 전기 회로의 쇼트를 억지할 수 있다.

Claims (11)

  1. 회로 기판과, 상기 회로 기판의 표면에 형성된 도전 패턴과, 상기 도전 패턴에 전기적으로 접속된 회로 소자를 구비하고,
    상기 회로 기판의 측면은, 상기 회로 기판의 표면 주변부로부터 경사 하방으로 연장하는 제1 경사부와, 상기 회로 기판의 이면으로부터 경사 상방으로 연장하고 상기 제1 경사부보다도 크게 형성되는 제2 경사부로 이루어지는 것을 특징으로 하는 혼성 집적 회로 장치.
  2. 제1항에 있어서,
    상기 제1 경사부의 외측과 상기 회로 기판의 면 방향이 형성하는 각도는, 상기 제2 경사부의 외측과 상기 회로 기판의 면 방향이 형성하는 각도보다도 작은 것을 특징으로 하는 혼성 집적 회로 장치.
  3. 제1항에 있어서,
    상기 제2 경사부는, 상기 회로 기판의 두께 방향에 대하여, 상기 제1 경사부보다도 크게 형성되는 것을 특징으로 하는 혼성 집적 회로 장치.
  4. 제1항에 있어서,
    상기 제1 경사부의 폭은, 상기 제2 경사부보다도 좁게 형성되는 것을 특징으 로 하는 혼성 집적 회로 장치.
  5. 제1항에 있어서,
    상기 회로 기판의 표면 및 측면은, 밀봉 수지로 밀봉되는 것을 특징으로 하는 혼성 집적 회로 장치.
  6. 제1항에 있어서,
    상기 도전 패턴은, 다층으로 형성되는 것을 특징으로 하는 혼성 집적 회로 장치.
  7. 제1항에 있어서,
    상기 회로 기판은, 금속으로 이루어지는 기판이고,
    상기 회로 기판의 표면에는, 절연층이 형성되는 것을 특징으로 하는 혼성 집적 회로 장치.
  8. 표면이 절연 처리된 기판을 준비하는 공정과,
    상기 기판의 표면에 도전 패턴을 형성하는 공정과,
    상기 기판의 표면에 제1 홈을 격자 형상으로 형성하고, 상기 기판의 이면에 상기 제1 홈보다도 큰 제2 홈을 격자 형상으로 형성하는 공정과,
    상기 도전 패턴에 회로 소자를 전기적으로 접속하는 공정과,
    상기 제1 홈 및 상기 제2 홈이 형성된 개소에서 상기 기판을 분리하는 공정
    을 포함하는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 제1 홈에, 구동력을 갖지 않는 둥근 컷터를 밀어부치면서 회전시킴으로써 상기 회로 기판의 분할을 행하는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 제1 홈에, 레이저를 조사함으로써, 상기 회로 기판의 분할을 행하는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  11. 제8항에 있어서,
    상기 제1 홈 또는 상기 제2 홈의 단면에 대응한 형상의 톱날을 갖는 컷트톱을, 고속으로 회전시키는 것에 의해 상기 제1 홈 또는 상기 제2 홈을 형성하는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
KR20040074513A 2003-09-25 2004-09-17 혼성 집적 회로 장치 및 그 제조 방법 Expired - Fee Related KR100613792B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00333888 2003-09-25
JP2003333888 2003-09-25

Publications (2)

Publication Number Publication Date
KR20050030550A KR20050030550A (ko) 2005-03-30
KR100613792B1 true KR100613792B1 (ko) 2006-08-22

Family

ID=34373140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040074513A Expired - Fee Related KR100613792B1 (ko) 2003-09-25 2004-09-17 혼성 집적 회로 장치 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7232957B2 (ko)
KR (1) KR100613792B1 (ko)
CN (1) CN100438719C (ko)
TW (1) TWI271125B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964957B2 (en) 2007-12-26 2011-06-21 Sanyo Electric Co., Ltd. Circuit substrate, circuit device and manufacturing process thereof

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4595665B2 (ja) * 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法
EP1926357A3 (en) * 2006-11-21 2009-09-30 Ricoh Company, Ltd. Functional device fabrication apparatus and functional device fabricated with the same
JP2008299712A (ja) * 2007-06-01 2008-12-11 Nec Electronics Corp 半導体装置
KR101505551B1 (ko) * 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US8664038B2 (en) * 2008-12-04 2014-03-04 Stats Chippac Ltd. Integrated circuit packaging system with stacked paddle and method of manufacture thereof
EP2446478B1 (en) 2009-06-25 2018-09-12 IMEC vzw Biocompatible packaging
US8724339B2 (en) * 2009-12-01 2014-05-13 Apple Inc. Compact media player
WO2011078349A1 (ja) * 2009-12-24 2011-06-30 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
KR101148226B1 (ko) * 2010-05-24 2012-05-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101383137B1 (ko) * 2010-05-26 2014-04-09 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 기판
USD637192S1 (en) * 2010-10-18 2011-05-03 Apple Inc. Electronic device
JP5796956B2 (ja) 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
US8933468B2 (en) 2012-03-16 2015-01-13 Princeton University Office of Technology and Trademark Licensing Electronic device with reduced non-device edge area
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
CN108028242B (zh) * 2015-09-30 2021-08-17 敏捷电源开关三维集成Apsi3D 包括附加迹线的半导体功率器件及制造半导体功率器件的方法
DE102019129675A1 (de) 2018-12-11 2020-06-18 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls
US11848243B2 (en) * 2021-03-05 2023-12-19 Infineon Technologies Austria Ag Molded semiconductor package having a substrate with bevelled edge

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
JP2698278B2 (ja) 1992-01-31 1998-01-19 三洋電機株式会社 混成集積回路装置
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JPH08125101A (ja) * 1994-10-24 1996-05-17 Fuji Electric Co Ltd 半導体装置
JP3211609B2 (ja) * 1995-02-23 2001-09-25 株式会社村田製作所 積層電子部品およびその製造方法
JP3260601B2 (ja) * 1995-09-22 2002-02-25 松下電器産業株式会社 回路装置およびその製造方法
US5831218A (en) * 1996-06-28 1998-11-03 Motorola, Inc. Method and circuit board panel for circuit board manufacturing that prevents assembly-line delamination and sagging
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
US6250192B1 (en) * 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
JP2000508838A (ja) * 1997-01-29 2000-07-11 モトローラ・インコーポレイテッド 複合回路ボードの製造において組み立てラインでの剥離およびたわみを防止する方法および回路ボード・パネル
US6047470A (en) * 1997-08-20 2000-04-11 Micron Technology, Inc. Singulation methods
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
JP3756691B2 (ja) * 1999-03-18 2006-03-15 株式会社日立製作所 内燃機関用の樹脂封止形電子装置
DE19927046B4 (de) * 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
JP2001019933A (ja) * 1999-07-09 2001-01-23 Dow Corning Toray Silicone Co Ltd シリコーン系接着性シート、およびその製造方法
JP3616872B2 (ja) * 2000-09-14 2005-02-02 住友電気工業株式会社 ダイヤモンドウエハのチップ化方法
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964957B2 (en) 2007-12-26 2011-06-21 Sanyo Electric Co., Ltd. Circuit substrate, circuit device and manufacturing process thereof
KR101077416B1 (ko) * 2007-12-26 2011-10-26 산요 세미컨덕터 컴퍼니 리미티드 회로 기판 및 그 제조 방법, 회로 장치 및 그 제조 방법, 및 기판

Also Published As

Publication number Publication date
TWI271125B (en) 2007-01-11
CN1602139A (zh) 2005-03-30
CN100438719C (zh) 2008-11-26
US20070226996A1 (en) 2007-10-04
US7232957B2 (en) 2007-06-19
TW200520638A (en) 2005-06-16
KR20050030550A (ko) 2005-03-30
US20050067186A1 (en) 2005-03-31

Similar Documents

Publication Publication Date Title
KR20050030550A (ko) 혼성 집적 회로 장치 및 그 제조 방법
US7008825B1 (en) Leadframe strip having enhanced testability
KR100574725B1 (ko) 혼성 집적 회로 장치의 제조 방법
US8338234B2 (en) Hybrid integrated circuit device and manufacturing method thereof
EP2634797A1 (en) Wiring board
JP3896029B2 (ja) 混成集積回路装置の製造方法
KR100637819B1 (ko) 혼성 집적 회로 장치 및 그 제조 방법
EP4373223A1 (en) Substrate and semiconductor module
CN100521167C (zh) 混合集成电路装置的制造方法
US7250352B2 (en) Methods for manufacturing a hybrid integrated circuit device
JP2008300663A (ja) リードフレーム、このリードフレームを用いる半導体装置及びその製造方法
JP4606447B2 (ja) 中板の金属基板の製造方法。
JP4039881B2 (ja) 混成集積回路装置の製造方法
JP2005123606A (ja) 混成集積回路装置およびその製造方法
JP4850216B2 (ja) 混成集積回路装置の製造方法
JP3842683B2 (ja) 多数個取り配線基板
JP2023130249A (ja) 半導体装置及び半導体装置の製造方法
JP2008218525A (ja) 導電部材の切断方法および回路装置の製造方法
JP2004095936A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140811

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140811

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000