KR100607732B1 - Method for forming gate pole of semiconductor - Google Patents

Method for forming gate pole of semiconductor Download PDF

Info

Publication number
KR100607732B1
KR100607732B1 KR1020020061422A KR20020061422A KR100607732B1 KR 100607732 B1 KR100607732 B1 KR 100607732B1 KR 1020020061422 A KR1020020061422 A KR 1020020061422A KR 20020061422 A KR20020061422 A KR 20020061422A KR 100607732 B1 KR100607732 B1 KR 100607732B1
Authority
KR
South Korea
Prior art keywords
pattern
forming
gate electrode
gate
film
Prior art date
Application number
KR1020020061422A
Other languages
Korean (ko)
Other versions
KR20040032329A (en
Inventor
김재승
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020061422A priority Critical patent/KR100607732B1/en
Publication of KR20040032329A publication Critical patent/KR20040032329A/en
Application granted granted Critical
Publication of KR100607732B1 publication Critical patent/KR100607732B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

포토레지스트 패턴을 사용하지 않고 질화막으로 이루어진 게이트 패턴을 이용하여 게이트 전극을 형성하는 본 발명에 따른 반도체 소자의 게이트 전극 형성 방법은 반도체 기판 상에 게이트 산화막, 도전막 및 제 1절연막을 순차 증착하는 단계와, 제 1절연막의 상부에 포토레지스트 패턴을 형성한 후에, 포토레지스트 패턴에 맞추어서 제 1절연막을 식각하여 제 1절연막 패턴을 형성하는 단계와, 포토레지스트 패턴을 제거한 후에 제 1절연막 패턴과 도전막에 제 2절연막을 형성하고, 제 2절연막의 양측벽에 게이트 전극 영역을 정의하는 게이트 패턴을 형성하는 단계 및 게이트 패턴에 맞추어서 도전막을 식각한 후에 상기 게이트 패턴을 제거하여 게이트 전극을 형성하는 단계를 포함한다.A gate electrode forming method of a semiconductor device according to the present invention in which a gate electrode is formed using a gate pattern made of a nitride film without using a photoresist pattern includes sequentially depositing a gate oxide film, a conductive film, and a first insulating film on a semiconductor substrate. Forming a first insulating film pattern by etching the first insulating film in accordance with the photoresist pattern after forming the photoresist pattern on the first insulating film; and removing the photoresist pattern, and then removing the first insulating film pattern and the conductive film. Forming a second insulating film on the second insulating film, forming a gate pattern defining a gate electrode region on both sidewalls of the second insulating film, and etching the conductive film according to the gate pattern, and then removing the gate pattern to form a gate electrode. Include.

이에 따라, 본 발명은 질화막으로 이루어진 게이트 패턴을 이용하여 게이트 전극을 형성함으로써 작은 CD를 갖는 게이트 전극을 형성할 수 있다.Accordingly, the present invention can form a gate electrode having a small CD by forming a gate electrode using a gate pattern made of a nitride film.

Description

반도체 소자의 게이트 전극 형성 방법{METHOD FOR FORMING GATE POLE OF SEMICONDUCTOR}TECHNICAL FOR FORMING GATE POLE OF SEMICONDUCTOR

도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 게이트 전극 형성을 위한 공정 단면도들이다.1A to 1C are cross-sectional views illustrating a process for forming a gate electrode of a semiconductor device according to the related art.

도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 게이트 전극 형성을 위한 공정 단면도들이다.2A to 2F are cross-sectional views illustrating a process for forming a gate electrode of a semiconductor device according to the present invention.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

100 : 반도체 기판 101 : 게이트 산화막100 semiconductor substrate 101 gate oxide film

102 : 도전막 103 : 제 1절연막102 conductive film 103 first insulating film

104 : 포토레지스트 패턴 105 : 제 2절연막104: photoresist pattern 105: second insulating film

106 : 게이트 전극 106: gate electrode

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 아주 작은 사이즈를 갖는 게이트 전극을 형성하기 위한 반도체 소자의 게이트 전극 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a gate electrode of a semiconductor device for forming a gate electrode having a very small size.

이하 첨부된 도면을 이용하여 종래 반도체 소자의 게이트 전극 형성 방법을 설명한다. 도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 게이트 전극 형성을 위한 공정 단면도들이다.Hereinafter, a method of forming a gate electrode of a conventional semiconductor device will be described with reference to the accompanying drawings. 1A to 1C are cross-sectional views illustrating a process for forming a gate electrode of a semiconductor device according to the related art.

도 1a에 도시된 바와 같이, 반도체 기판(10)의 전면에 게이트 산화막(11), 도전층(12) 및 식각 방지막(13)을(도시되지 않음)을 순차적으로 형성한다. 이때 도전층(12)은 폴리 실리콘으로 이루어져 있으며, 식각 방지막(13)은 생략할 수 있다. As shown in FIG. 1A, the gate oxide film 11, the conductive layer 12, and the etch stop layer 13 (not shown) are sequentially formed on the entire surface of the semiconductor substrate 10. In this case, the conductive layer 12 is made of polysilicon, and the etch stop layer 13 may be omitted.

도 1b에 도시된 바와 같이, 식각 방지막(13)에 포토레지스트를 도포한 후에 노광 및 현상 공정을 이용하여 게이트 전극 형성을 위한 포토레지스트 패턴(14)을 형성한다.As shown in FIG. 1B, after the photoresist is applied to the etch stop layer 13, the photoresist pattern 14 for forming the gate electrode is formed using an exposure and development process.

도 1c에 도시된 바와 같이, 포토레지스트 패턴(14)에 맞추어서 식각 방지막(13) 및 도전층(12)을 식각하여 반도체 기판(11)상에 게이트 전극(15)을 형성한 후에 포토레지스트 패턴(14)을 제거한다.As shown in FIG. 1C, the etch stop layer 13 and the conductive layer 12 are etched in accordance with the photoresist pattern 14 to form the gate electrode 15 on the semiconductor substrate 11, and then the photoresist pattern ( 14) Remove.

상기와 같이 종래의 반도체 소자의 게이트 전극 형성 방법은 반도체 기판 상에 도전층과 식각 방지막을 형성한 후에 포토레지스트 패턴을 이용하여 형성하고 있다. 하지만 포토레지스트 패턴은 반도체 소자의 고집적화에 따라 0.1㎛이하의 게이트 전극을 형성하기 위한 아주 작은 사이즈로 형성되어야 하는데, 이를 위하여 포토레지스트 패턴 형성 기술은 광원의 파장을 줄이거나 포토레지스트 물질을 개발하는 방향으로 진행되고 있다.As described above, the gate electrode formation method of the conventional semiconductor device is formed by using a photoresist pattern after the conductive layer and the etch stop layer are formed on the semiconductor substrate. However, the photoresist pattern should be formed in a very small size to form a gate electrode of 0.1 μm or less according to the high integration of semiconductor devices. To this end, the photoresist pattern forming technology reduces the wavelength of a light source or develops a photoresist material. Is going on.

그러나, 광원의 파장을 줄이거나 새로운 포토레지스트를 이용하여 포토레지 스트 패턴을 형성하는 기술은 많은 비용이 들고 위험성을 가지고 있어 현실적으로 불가능하다. However, the technique of reducing the wavelength of the light source or forming a photoresist pattern using a new photoresist is expensive and risky, which is practically impossible.

이에 따라, 반도체 제조업에 종사하는 연구원들은 반도체 소자의 고집적화에 따른 아주 작은 사이즈의 게이트 전극 형성할 수 있는 방법에 대해서 연구하고 있다.Accordingly, researchers in the semiconductor manufacturing industry are studying a method for forming a gate electrode of a very small size due to the high integration of semiconductor devices.

본 발명의 목적은 이와 같은 연구 결과 안출된 것으로, 질화막으로 이루어진 절연막 패턴을 이용하여 아주 작은 사이즈를 갖는 게이트 전극을 형성할 수 있는 반도체 소자의 게이트 전극 형성 방법을 제공하고자 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a gate electrode of a semiconductor device capable of forming a gate electrode having a very small size using an insulating film pattern made of a nitride film.

상기와 같은 목적을 달성하기 위하여 본 발명은, 반도체 기판에 게이트 전극을 형성하는 방법에 있어서, 상기 반도체 기판 상에 게이트 산화막, 도전막 및 제 1절연막을 순차 증착하는 단계; 상기 제 1절연막의 상부에 포토레지스트 패턴을 형성한 후에, 상기 포토레지스트 패턴에 맞추어서 상기 제 1절연막을 식각하여 제 1절연막 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 제거한 후에, 상기 제 1절연막 패턴과 도전막에 제 2절연막을 형성하고, 상기 제 2절연막의 양측벽에 게이트 전극 영역을 정의하는 게이트 패턴을 형성하는 단계; 및 상기 게이트 패턴에 맞추어서 상기 도전막을 식각한 후에 상기 게이트 패턴을 제거하여 게이트 전극을 형성하는 단계를 포함한다. In order to achieve the above object, the present invention provides a method of forming a gate electrode on a semiconductor substrate, comprising the steps of sequentially depositing a gate oxide film, a conductive film and a first insulating film on the semiconductor substrate; After forming a photoresist pattern on the first insulating layer, etching the first insulating layer in accordance with the photoresist pattern to form a first insulating layer pattern; After removing the photoresist pattern, forming a second insulating layer on the first insulating layer pattern and the conductive layer, and forming gate patterns defining gate electrode regions on both sidewalls of the second insulating layer; And removing the gate pattern after etching the conductive layer in accordance with the gate pattern to form a gate electrode.

본 발명의 실시 예는 다수개가 존재할 수 있으며, 이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다. 이 기술 분야의 숙련자라면 이 실시 예를 통해 본 발명의 목적, 특징 및 이점들을 잘 이해할 수 있을 것이다.There may be a plurality of embodiments of the present invention, and a preferred embodiment will be described in detail below with reference to the accompanying drawings. Those skilled in the art will be able to better understand the objects, features and advantages of the present invention through this embodiment.

도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 게이트 전극 형성 과정을 도시한 공정도들이다.2A through 2F are process diagrams illustrating a process of forming a gate electrode of a semiconductor device according to the present invention.

도 2a에 도시된 바와 같이, 반도체 기판(100)의 상부에 게이트 산화막(101), 도전막(102) 및 제 1절연막(103)을 형성한 후에 제 1절연막(103)의 상부에 포토레지스트를 도포한 다음 노광 및 현상 공정을 통해 포토레지스트 패턴(104)을 형성한다. 여기서 도전막(102)은 후술되는 공정에서 형성되는 게이트 전극으로 사용되는 폴리 실리콘이며, 도전막(102)의 상부에 형성되는는 제 1절연막(103)은 약 2000 의 두께를 갖는 실리콘 산화물로 이루어져 있다.As shown in FIG. 2A, after the gate oxide film 101, the conductive film 102, and the first insulating film 103 are formed on the semiconductor substrate 100, a photoresist is formed on the first insulating film 103. After application, the photoresist pattern 104 is formed through an exposure and development process. Here, the conductive film 102 is polysilicon used as a gate electrode formed in the process described below, and the first insulating film 103 formed on the conductive film 102 is made of silicon oxide having a thickness of about 2000. .

도 2b에 도시된 바와 같이, 포토레지스트 패턴(104)에 맞추어서 제 1절연막(103)을 건식 식각하여 제 1절연막 패턴(103′)을 형성한 후에 포토레지스트 패턴(104)을 제거한다.As shown in FIG. 2B, the first insulating layer 103 is dry-etched in accordance with the photoresist pattern 104 to form the first insulating layer pattern 103 ′, and then the photoresist pattern 104 is removed.

도 2c에 도시된 바와 같이, 제 1절연막 패턴(103′)과 도전막(102)의 상부에 제 2절연막(105)을 증착한다. 이때 제 2절연막(105)은 질화막으로 이루어지며, 제 2절연막(105)이 증착되는 두께를 조절하여 후술되는 공정에서 생성되는 게이트 전극의 CD(Critical Dimension)를 조절할 수 있다.As shown in FIG. 2C, a second insulating layer 105 is deposited on the first insulating layer pattern 103 ′ and the conductive layer 102. In this case, the second insulating layer 105 may be formed of a nitride layer, and the CD (Critical Dimension) of the gate electrode generated in the process described below may be adjusted by adjusting the thickness of the second insulating layer 105.

도 2d 내지 도 2e에 도시된 바와 같이, 제 2절연막(105)을 건식 식각하여 제 1절연막 패턴(103′)의 양측벽에 질화막으로 이루어진 게이트 패턴(105a)을 형성한 후에 제 1절연막 패턴(103′)을 습식 식각하여 제거한다. 이때 제 1절연막 패턴(105a)은 식각 가스 BHF를 이용하여 제거된다.As shown in FIGS. 2D to 2E, the second insulating film 105 is dry-etched to form gate patterns 105a formed of nitride films on both sidewalls of the first insulating film pattern 103 ′, and then the first insulating film pattern ( 103 ') is removed by wet etching. In this case, the first insulating layer pattern 105a is removed using the etching gas BHF.

여기서, 제 1절연막(103′)을 식각할 때 식각가스로 BHF를 사용할 경우에 산화막으로 이루어진 제 1절연막(103′)과 질화막으로 이루어진 게이트 패턴(105a)은 40:1의 높은 식각 선택비를 가지고 있기 때문에 게이트 패턴(105a)은 제거되지 않고 제 1절연막 패턴(103′)만 제거된다.Here, when using the BHF as an etching gas to etch the first insulating film 103 ', the gate insulating film 105a of the first insulating film 103' made of an oxide film and the nitride film has a high etching selectivity of 40: 1. Since the gate pattern 105a is not removed, only the first insulating film pattern 103 'is removed.

도 2f에 도시된 바와 같이, 게이트 패턴(105a)에 맞추어서 도전막(102)을 식각한 후에 게이트 패턴(105a)을 제거하여 게이트 전극(106)을 형성한다. 이때 게이트 패턴(105a)은 습식식각으로 제거되고, 게이트 산화막(101)을 EDP(End Detection Point)로 하여 게이트 패턴(105a)에 맞추어서 도전막(102)을 식각하여 게이트 전극(106)을 형성한다.As illustrated in FIG. 2F, after the conductive film 102 is etched to match the gate pattern 105a, the gate pattern 105a is removed to form the gate electrode 106. At this time, the gate pattern 105a is removed by wet etching, and the conductive layer 102 is etched to match the gate pattern 105a using the gate oxide film 101 as an end detection point (EDP) to form the gate electrode 106. .

이상 설명한 바와 같이, 본 발명은 도전막 상에 제 1절연막 패턴의 측벽에 형성된 질화막으로 이루어진 게이트 패턴에 맞추어서 도전막을 식각하여 게이트 전극을 형성함으로서, 아주 작은 CD를 갖는 게이트 전극을 형성할 수 있다. As described above, the present invention can form a gate electrode having a very small CD by etching the conductive film in accordance with the gate pattern formed of the nitride film formed on the sidewall of the first insulating film pattern on the conductive film.

Claims (3)

반도체 기판에 게이트 전극을 형성하는 방법에 있어서,In the method of forming a gate electrode on a semiconductor substrate, 상기 반도체 기판 상에 게이트 산화막, 도전막 및 제 1절연막을 순차 증착하는 단계;Sequentially depositing a gate oxide film, a conductive film, and a first insulating film on the semiconductor substrate; 상기 제 1절연막의 상부에 포토레지스트 패턴을 형성한 후에, 상기 포토레지스트 패턴에 맞추어서 상기 제 1절연막을 식각하여 제 1절연막 패턴을 형성하는 단계;After forming a photoresist pattern on the first insulating layer, etching the first insulating layer in accordance with the photoresist pattern to form a first insulating layer pattern; 상기 포토레지스트 패턴을 제거한 후에, 상기 제 1절연막 패턴과 도전막에 제 2절연막을 형성하고, 상기 제 2절연막의 양측벽에 게이트 전극 영역을 정의하는 게이트 패턴을 형성하는 단계; 및After removing the photoresist pattern, forming a second insulating layer on the first insulating layer pattern and the conductive layer, and forming gate patterns defining gate electrode regions on both sidewalls of the second insulating layer; And 상기 게이트 패턴에 맞추어서 상기 도전막을 식각한 후에 상기 게이트 패턴을 제거하여 게이트 전극을 형성하는 단계를 포함하는 반도체 소자의 게이트 전극 형성 방법.Forming a gate electrode by removing the gate pattern after etching the conductive layer in accordance with the gate pattern. 제 1항에 있어서,The method of claim 1, 상기 제 1절연막은,The first insulating film, 두께가 2000 인 실리콘 산화막으로 이루어진 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법. A method for forming a gate electrode of a semiconductor device, comprising a silicon oxide film having a thickness of 2000. 제 1항에 있어서,The method of claim 1, 상기 제 2절연막은,The second insulating film, 실리콘 질화막으로 이루어진 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.A method for forming a gate electrode of a semiconductor device, comprising a silicon nitride film.
KR1020020061422A 2002-10-09 2002-10-09 Method for forming gate pole of semiconductor KR100607732B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020061422A KR100607732B1 (en) 2002-10-09 2002-10-09 Method for forming gate pole of semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020061422A KR100607732B1 (en) 2002-10-09 2002-10-09 Method for forming gate pole of semiconductor

Publications (2)

Publication Number Publication Date
KR20040032329A KR20040032329A (en) 2004-04-17
KR100607732B1 true KR100607732B1 (en) 2006-08-01

Family

ID=37332239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020061422A KR100607732B1 (en) 2002-10-09 2002-10-09 Method for forming gate pole of semiconductor

Country Status (1)

Country Link
KR (1) KR100607732B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547783A (en) * 1991-08-20 1993-02-26 Fujitsu Ltd Fabrication of semiconductor device
JPH08288308A (en) * 1995-04-12 1996-11-01 Sharp Corp Fabrication of field-effect transistor
KR0137543B1 (en) * 1994-12-27 1998-06-01 김주용 Mosfet fabrication method
KR20000059313A (en) * 1999-03-02 2000-10-05 윤종용 Method for forming of gate electrode spacer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547783A (en) * 1991-08-20 1993-02-26 Fujitsu Ltd Fabrication of semiconductor device
KR0137543B1 (en) * 1994-12-27 1998-06-01 김주용 Mosfet fabrication method
JPH08288308A (en) * 1995-04-12 1996-11-01 Sharp Corp Fabrication of field-effect transistor
KR20000059313A (en) * 1999-03-02 2000-10-05 윤종용 Method for forming of gate electrode spacer

Also Published As

Publication number Publication date
KR20040032329A (en) 2004-04-17

Similar Documents

Publication Publication Date Title
US6458710B1 (en) Process for forming uniform multiple contact holes
US20090061635A1 (en) Method for forming micro-patterns
KR100917820B1 (en) method of forming contact hole in semiconductor device
KR100607732B1 (en) Method for forming gate pole of semiconductor
US20020137331A1 (en) Method of forming contact holes of reduced dimensions by using reverse-transcription process
KR100256809B1 (en) Method for forming contact hole in semiconductor device
KR100516771B1 (en) Method of forming gate electrode in semiconductor device
KR20010060984A (en) Manufacturing method for contact hole in semiconductor device
KR950014945B1 (en) Method of micropatterning semiconductor device
KR100827488B1 (en) Method for forming a metal line pattern of the semiconductor device
TW508696B (en) Method for etching of mask layer and passivation layer of metal contact windows
KR100382548B1 (en) Method for Fabricating of Semiconductor Device
KR100257770B1 (en) Method for forming fine conduction film of semiconductor device
KR100458087B1 (en) Method for fabricating semiconductor device to etch oxide layer by gas including small quantity of polymer
KR100434312B1 (en) Method for making contact hole in semiconductor device
KR100427718B1 (en) Method for manufacturing a semiconductor device
KR100481557B1 (en) Method for making narrow sti by using double nitride etch
KR100521448B1 (en) Method for fabricating the trench isolation in semiconductor device
KR100192439B1 (en) Method for forming a contact hole of a semiconductor device
KR0140730B1 (en) Method of forming contact in semiconductor device
KR940002438B1 (en) Method of making semiconductor device
KR20000063964A (en) Shallow trench forming method for semiconductor isolation
KR20040031524A (en) Method for forming floating gate of semiconductor element
KR20000074199A (en) Method of manufacturing a semiconductor device
KR20010036500A (en) Method for forming a capacitor of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee