KR100917820B1 - method of forming contact hole in semiconductor device - Google Patents
method of forming contact hole in semiconductor device Download PDFInfo
- Publication number
- KR100917820B1 KR100917820B1 KR1020070138475A KR20070138475A KR100917820B1 KR 100917820 B1 KR100917820 B1 KR 100917820B1 KR 1020070138475 A KR1020070138475 A KR 1020070138475A KR 20070138475 A KR20070138475 A KR 20070138475A KR 100917820 B1 KR100917820 B1 KR 100917820B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- pattern
- forming
- hole pattern
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 28
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000926 separation method Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자에 있어서, 특히 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 웨이퍼 내의 트랜치에 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴을 포함하는 웨이퍼 상에 절연막을 증착하는 단계와, 상기 절연막 상에 콘택 형성을 위한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 사용하는 식각을 진행하여, 상기 절연막에 하강 경사를 갖는 제1콘택홀 패턴을 형성하는 단계와, 상기 게이트 패턴 사이에 상기 게이트 패턴과 이격되도록 상기 웨이퍼 내에 상기 제1콘택홀 패턴을 갖는 절연막을 하드마스크로 사용하는 식각을 진행하여 상기 제1콘택홀 패턴의 하부측 CD(Critical Dimension)에 상응하는 CD를 갖는 제2콘택홀 패턴을 형성하는 단계를 포함하며, 상기 제 2 콘택홀 패턴과 상기 제 2 콘택홀 패턴 양측의 게이트 패턴과의 이격 거리는 동일한 것으로 이루어지는 것이 특징인 발명이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a contact hole in a semiconductor device, the method comprising: forming a gate pattern in a trench in a wafer; depositing an insulating film on a wafer including the gate pattern; Forming a photoresist pattern for forming a contact thereon, etching using the photoresist pattern as an etch mask, and forming a first contact hole pattern having a falling slope in the insulating film; Etching is performed using the insulating film having the first contact hole pattern as a hard mask in the wafer so as to be spaced apart from the gate pattern between the patterns to form a CD corresponding to the CD (Critical Dimension) at the lower side of the first contact hole pattern. Forming a second contact hole pattern having a second contact hole pattern, wherein the second contact hole pattern and the second contact hole pattern Is spaced from the gate pattern comprises the same distance to the invention is characteristic.
콘택홀, 광원, I-라인 광원, DUV 광원, 포토레지스트 패턴 Contact hole, light source, I-line light source, DUV light source, photoresist pattern
Description
본 발명은 반도체 소자에 관한 것으로서, 특히 반도체 소자의 콘택홀 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to a method for forming contact holes in semiconductor devices.
최근 반도체 제조 기술의 진보와 더불어 반도체 소자의 고집적화가 급속하게 진행되고 있는 바, 기판 상에 형성되는 패턴에 대한 미세화 및 고정밀화의 필요성이 점점 높아지고 있다. 이에 수반해서, 하부 도전 패턴과 상부 도전 패턴 간의 전기적 연결 통로인 콘택홀의 크기도 미세화가 요구되고 있으며, 따라서 콘택홀의 크기를 줄이기 위한 많은 기술들이 연구 개발되고 있다.With the recent advances in semiconductor manufacturing technology, high integration of semiconductor devices has been rapidly progressing, and the necessity of miniaturization and high precision of patterns formed on substrates is increasing. Accordingly, the size of the contact hole, which is an electrical connection path between the lower conductive pattern and the upper conductive pattern, is also required to be miniaturized, and therefore, many technologies for reducing the size of the contact hole have been researched and developed.
여기서, 상기 콘택홀을 형성하기 위해, 통상의 반도체 제조 공정에서는 포토레지스트를 식각 마스크로 이용하여 하부에 위치한 막을 식각하는 리소그라피(lithography) 공정을 적용하고 있다. 즉, 종래에는 식각 대상층 상에 포토레지스트의 도포, 노광 및 현상을 통해 콘택홀 형성 영역을 정의하는 포토레지스트 패턴을 형성한 상태에서, 상기 포토레지스트 패턴을 식각 마스크로하여 식각 대상층을 식각하여 콘택홀을 형성하였다.Here, in order to form the contact hole, in a conventional semiconductor manufacturing process, a lithography process of etching a film disposed below using a photoresist as an etching mask is applied. That is, in the prior art, a photoresist pattern defining a contact hole forming region is formed by applying, exposing and developing a photoresist on the etching target layer, and the etching target layer is etched using the photoresist pattern as an etching mask. Formed.
한편, 콘택홀을 형성하기 위해서는 포토레지스트 패턴을 형성해야 한다. 그 포토레지스트 패턴을 형성하기 위해서는 광원으로써 I-라인(I-line) 광원이나 DUV(Deep Ultra Violet) 광원을 사용한다.On the other hand, in order to form a contact hole, a photoresist pattern should be formed. In order to form the photoresist pattern, an I-line light source or a deep ultra violet light source is used as the light source.
I-라인 광원은 콘택홀의 CD(Critical Dimension)이 0.4㎛ 이상인 경우에 사용되며, DUV 광원은 콘택홀의 CD가 0.4㎛ 이하인 경우에 사용된다.The I-line light source is used when the CD (Critical Dimension) of the contact hole is 0.4 µm or more, and the DUV light source is used when the CD of the contact hole is 0.4 µm or less.
도 1은 종래 기술에 따른 콘택홀 구조를 나타낸 단면도로써, 종래에는 콘택홀의 상부측(top)과 기저측(bottom)의 CD 차이가 크지 않는 원기둥 형태로 주로 형성하였다.1 is a cross-sectional view illustrating a structure of a contact hole according to the prior art, and conventionally, the contact hole structure is mainly formed in a cylindrical shape in which the CD difference between the top and bottom of the contact hole is not large.
도 1에서, 웨이퍼(10) 내에 게이트 패턴(20)이 형성되고, 그 게이트 패턴(20)을 포함하는 웨이퍼(10) 상에 산화막과 같은 절연막(30)을 형성한다.In FIG. 1, a
이어, 포토레지스트 패턴을 절연막(30) 상에 형성시킨 후 식각을 진행하여 도 1에 도시된 콘택홀 패턴(40)을 형성한다. 도 1에서와 같이 절연막(30)에 대한 CD 크기와 동일한 크기로 웨이퍼(10)에서의 CD도 정의되어야 한다.Subsequently, the photoresist pattern is formed on the insulating
그런데, 상기와 같이 CD 차이가 없는 원기둥 형태로 웨이퍼(10)까지 콘택홀 패턴(400을 형성하기 위해 마련되는 포토레지스트 패턴은 파장이 보다 짧은 광원을 사용하여 형성되어야 한다. 그에 따라, 제조 단가가 증가되는 문제를 야기한다. However, the photoresist pattern provided to form the contact hole pattern 400 up to the
예를 들어, CD가 0.4㎛ 이상인 경우에는 I-라인 광원을 사용할 수 있으나 도 1에 도시된 바와 같이, 0.4㎛ 이하인 0.2㎛의 CD를 정의하기 위해서는 DUV 광원을 사용하여 포토레지스트 패턴을 형성해야 한다. 한편, 게이트 패턴(20) 간의 간격을 셀 피치(cell pitch)로 정의하며, 미세화 및 고정밀화를 위해 그 셀 피치를 줄이 고 있는 추세이다. 셀 피치의 감소는 콘택홀 패턴(40) CD의 감소와도 관련된다. 따라서, 콘택홀 패턴(40) CD의 감소를 위해서는 0.4㎛ 이하의 CD를 정의하기 위한 보다 짧은 파장의 DUV 광원을 사용해야 되기 때문에 제조 단가를 상승시키는 단점으로 작용한다.For example, when the CD is 0.4 μm or more, an I-line light source may be used, but as shown in FIG. 1, in order to define a 0.2 μm CD having 0.4 μm or less, a photoresist pattern should be formed using a DUV light source. . Meanwhile, the gap between the
본 발명의 목적은 상기한 점을 감안하여 안출한 것으로써, 콘택홀 패턴 형성을 위한 포토레지스트 패턴을 형성하는데 있어 보다 짧은 파장의 DUV 광원을 사용하지 않고도 0.4㎛ 이하 CD를 정의하는데 적당한 반도체 소자의 콘택홀 형성 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention has been devised in view of the above-mentioned point, and is suitable for defining a CD of 0.4 μm or less without using a shorter wavelength DUV light source in forming a photoresist pattern for forming a contact hole pattern. The present invention provides a method for forming a contact hole.
본 발명의 또다른 목적은 미세한 콘택홀 패턴을 형성하는데 있어 0.4㎛ 이상 CD를 정의하기 위한 I-라인 광원을 사용하면서도 실제 웨이퍼에는 0.4㎛ 이하 CD의 콘택홀 패턴을 형성하도록 해주는 반도체 소자의 콘택홀 형성 방법을 제공하는 데 있다.Another object of the present invention is to form a contact hole pattern of a semiconductor device for forming a contact hole pattern of a CD 0.4㎛ or less on the actual wafer while using an I-line light source for defining a CD 0.4㎛ or more in forming a fine contact hole pattern It is to provide a formation method.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택홀 형성 방법의 특징은, 게이트 패턴을 포함하는 웨이퍼 상에 절연막을 증착하는 단계와, 상기 절연막 상에 콘택 형성을 위한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 사용하는 식각을 진행하여, 상기 절연막에 하강 경사를 갖는 제1콘택홀 패턴을 형성하는 단계와, 상기 제1콘택홀 패턴을 갖는 절연 막을 하드마스크로 사용하는 식각을 진행하여 상기 웨이퍼에 제2콘택홀 패턴을 형성하는 단계를 포함하여 이루어지는 것이다.A feature of the method for forming a contact hole in a semiconductor device according to the present invention for achieving the above object is the step of depositing an insulating film on a wafer including a gate pattern, and forming a photoresist pattern for forming a contact on the insulating film And etching using the photoresist pattern as an etch mask to form a first contact hole pattern having a falling slope in the insulating layer, and using an insulating film having the first contact hole pattern as a hard mask. And etching to use to form a second contact hole pattern on the wafer.
바람직하게, 상기 제1콘택홀 패턴의 하부측 CD(Critical Dimension)가 상기 제2콘택홀 패턴의 CD에 상응하도록 상기 제1콘택홀 패턴에 대한 식각을 진행한다.Preferably, the first contact hole pattern is etched such that the lower CD (critical dimension) of the first contact hole pattern corresponds to the CD of the second contact hole pattern.
바람직하게, 상기 포토레지스트 패턴을 형성하기 위해 I-라인(I-Line) 광원을 사용한다.Preferably, an I-Line light source is used to form the photoresist pattern.
바람직하게, 상기 제2콘택홀 패턴을 형성하는 단계는 상기 제1콘택홀 패턴을 갖는 절연막을 하드마스크로 사용하면서, 상기 웨이퍼에 대한 선택 식각비가 큰 식각가스를 사용하여 식각을 진행한다.The forming of the second contact hole pattern may be performed by using an etching gas having a high selectivity to the wafer while using the insulating film having the first contact hole pattern as a hard mask.
본 발명에 따르면, 보다 짧은 파장의 DUV 광원을 사용하지 않고도 0.4㎛ 이하 CD를 웨이퍼 상에 정의할 수 있으므로 DUV 광원의 사용에 따른 제조 단가의 상승이 사라진다.According to the present invention, since a CD of 0.4 μm or less can be defined on a wafer without using a DUV light source of shorter wavelength, the increase in manufacturing cost due to the use of the DUV light source disappears.
훨씬 큰 CD (예로써 0.4㎛ 이상의 CD) 를 정의하기 위한 I-라인 광원을 사용하면서도 실제로는 훨씬 작은 CD(예로써 0.4㎛ 이하 CD) 의 콘택홀을 웨이퍼 상에 형성할 수 있으므로, 보다 짧은 광원의 사용에 따른 제조 단가의 상승을 줄일 수 있다.Shorter light sources can be formed on wafers using contact holes for much smaller CDs (eg CDs less than 0.4 μm) while using I-line light sources to define much larger CDs (eg CDs greater than 0.4 μm) It is possible to reduce the increase in manufacturing costs due to the use of.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, with reference to the accompanying drawings illustrating the configuration and operation of the embodiment of the present invention, the configuration and operation of the present invention shown in the drawings and described by it will be described by at least one embodiment, By the technical spirit of the present invention described above and its core configuration and operation is not limited.
이하, 첨부한 도면을 참조하여 본 발명에 따른 반도체 소자의 콘택홀 형성 방법의 바람직한 실시 예를 자세히 설명한다.Hereinafter, exemplary embodiments of a method for forming a contact hole in a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 반도체 소자의 제조 공정 중에 콘택홀(또는 비아홀)을 얻기 위한 식각 공정에 적용되는 것으로, 그 식각 공정에 사용되는 포토레지스트 패턴을 형성하기 위한 광원의 종류와, 그 포토레지스트 패턴을 사용한 식각 방식을 이하에서 보다 상세한다.The present invention is applied to an etching process for obtaining a contact hole (or via hole) during the manufacturing process of a semiconductor device, the type of light source for forming the photoresist pattern used in the etching process, and the etching using the photoresist pattern The manner is described in more detail below.
도 2는 본 발명에 따른 콘택홀 구조를 나타낸 단면도로써, 도 3a 내지 3b는 본 발명에 따른 콘택홀 형성 절차에 의해 형성되는 결과를 나타낸 것이다.Figure 2 is a cross-sectional view showing a contact hole structure according to the present invention, Figures 3a to 3b shows the result formed by the contact hole forming procedure according to the present invention.
그리고, 도 3a 내지 3b는 본 발명에 따른 콘택홀 형성 절차를 설명하기 위한 공정단면도이다.3A to 3B are cross-sectional views illustrating a process for forming a contact hole according to the present invention.
도 3a에 도시된 바와 같이, 본 발명의 반도체 소자에서는 게이트 패턴(110)을 포함하는 웨이퍼(100) 상에 산화물을 증착하여 절연막(120)을 형성한다. As shown in FIG. 3A, in the semiconductor device of the present invention, an
그리고, 그 절연막(120) 상에 I-라인 광원을 사용하여 0.4㎛ 이상의 CD를 정의하기 위한 포토레지스트 패턴(140)을 형성한다. Then, on the
그에 따라, 상기 포토레지스트 패턴(140)은 식각을 진행하여 콘택홀 패턴을 형성하기 위한 것이다. Accordingly, the
이어, 상기 포토레지스트 패턴(140)을 식각 마스크로 사용하는 식각을 진행한다. Subsequently, etching is performed using the
그리하여, 도 3b에 도시된 바와 같이, 상기 절연막(120)에 하강 경사를 갖는 제1콘택홀 패턴(130a)을 형성한다.Thus, as shown in FIG. 3B, a first
한편, 상기 포토레지스트 패턴(140)의 CD는 0.4㎛ 이상이나 식각 후 절연막(120a)의 하부 즉, 식각에 의해 웨이퍼 표면의 CD는 0.4㎛ 이하 (보다 정확하게는 0.2㎛) 이다. 그에 따라, 제1콘택홀 패턴(130a)의 하부측 CD가 이후에 형성되는 제2콘택홀 패턴의 CD에 상응한다.On the other hand, the CD of the
이와 같이, 0.4㎛ 이상 CD의 포토레지스트 패턴(140)을 사용하여 하강 경사를 갖는 제1콘택홀 패턴(130a)을 형성하기 위해서는, 식각가스와 조건을 조절해야 한다. As described above, in order to form the first
이어, 사용된 0.4㎛ 이상 CD의 포토레지스트 패턴(140)을 제거한다.Subsequently, the
그리고, 하강 경사의 제1콘택홀 패턴(130a)을 갖는 절연막(120a)을 하드마스크로 사용하는 식각을 진행한다. Then, etching is performed using the
그리하여, 도 2에 도시된 바와 같이, 웨이퍼(100)에 CD 0.4㎛ 이하 (보다 정확하게는 0.2㎛)인 제2콘택홀 패턴을 형성한다.Thus, as shown in FIG. 2, a second contact hole pattern of 0.4 μm or less (more precisely 0.2 μm) of CD is formed in the
상기 제2콘택홀 패턴의 형성을 위한 식각에는 웨이퍼(100)에만 반응하는 식각가스를 사용한다. 예를 들어, 제1콘택홀 패턴(130a)을 갖는 절연막(120a)을 하드마스크로 사용하면서, 웨이퍼(100)에 대한 선택 식각비가 큰 식각가스를 사용하여 식각을 진행한다.An etching gas reacting only to the
상기와 같이 형성되는 콘택홀(130)은 웨이퍼(100)에서 CD가 0.4㎛ 이하 (보다 정확하게는 0.2㎛)로 형성되므로, 미세화 및 고정밀화를 위한 셀 피치(cell pitch)의 감소 즉, 게이트 패턴(110) 간 간격의 축소에도 만족시킨다.Since the
그리고, 이상의 본 발명은 트렌치형 게이트 MOSFET 소자에 적용됨이 보다 바람직하다.In addition, the present invention is more preferably applied to trench gate MOSFET devices.
지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. While the preferred embodiments of the present invention have been described so far, those skilled in the art may implement the present invention in a modified form without departing from the essential characteristics of the present invention.
그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments of the present invention described herein are to be considered in descriptive sense only and not for purposes of limitation, and the scope of the present invention is shown in the appended claims rather than the foregoing description, and all differences within the scope are equivalent to the present invention. Should be interpreted as being included in.
도 1은 종래 기술에 따른 콘택홀 구조를 나타낸 단면도.1 is a cross-sectional view showing a contact hole structure according to the prior art.
도 2는 본 발명에 따른 콘택홀 구조를 나타낸 단면도.2 is a cross-sectional view showing a contact hole structure according to the present invention.
도 3a 내지 3b는 본 발명에 따른 콘택홀 형성 절차를 설명하기 위한 공정단면도.3A to 3B are cross-sectional views illustrating a process for forming a contact hole according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100 : 웨이퍼 110 : 게이트패턴100
120 : 절연막 140 : 포토레지스트 패턴120: insulating film 140: photoresist pattern
130 : 콘택홀 패턴130: contact hole pattern
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138475A KR100917820B1 (en) | 2007-12-27 | 2007-12-27 | method of forming contact hole in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138475A KR100917820B1 (en) | 2007-12-27 | 2007-12-27 | method of forming contact hole in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090070458A KR20090070458A (en) | 2009-07-01 |
| KR100917820B1 true KR100917820B1 (en) | 2009-09-18 |
Family
ID=41321998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070138475A KR100917820B1 (en) | 2007-12-27 | 2007-12-27 | method of forming contact hole in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100917820B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7296281B2 (en) | 2003-12-30 | 2007-11-13 | Samsung Electronics Co., Ltd. | Eddy attenuating apparatus for an optical pickup assembly and disc drive adopting the same |
| US11502111B2 (en) | 2020-06-05 | 2022-11-15 | Samsung Display Co., Ltd. | Display apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200152918A1 (en) * | 2018-11-14 | 2020-05-14 | Int Tech Co., Ltd. | Light emitting device and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060058577A (en) * | 2004-11-25 | 2006-05-30 | 주식회사 하이닉스반도체 | Method of forming a contact plug in semiconductor device |
| KR20070109068A (en) * | 2006-05-09 | 2007-11-15 | 삼성전자주식회사 | Method of forming semiconductor device |
-
2007
- 2007-12-27 KR KR1020070138475A patent/KR100917820B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060058577A (en) * | 2004-11-25 | 2006-05-30 | 주식회사 하이닉스반도체 | Method of forming a contact plug in semiconductor device |
| KR20070109068A (en) * | 2006-05-09 | 2007-11-15 | 삼성전자주식회사 | Method of forming semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7296281B2 (en) | 2003-12-30 | 2007-11-13 | Samsung Electronics Co., Ltd. | Eddy attenuating apparatus for an optical pickup assembly and disc drive adopting the same |
| US11502111B2 (en) | 2020-06-05 | 2022-11-15 | Samsung Display Co., Ltd. | Display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090070458A (en) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110055912A (en) | Method for forming fine pattern in semiconductor device | |
| KR20090029521A (en) | Method for forming fine pattern of semiconductor device | |
| CN102446703A (en) | Dual patterning method | |
| KR100919349B1 (en) | Method of forming metal wiring in flash memory device | |
| KR100917820B1 (en) | method of forming contact hole in semiconductor device | |
| CN101335184B (en) | Method for forming fine pattern in semiconductor device | |
| KR100796509B1 (en) | Method of manufacturing semiconductor device | |
| US20090061635A1 (en) | Method for forming micro-patterns | |
| US8642479B2 (en) | Method for forming openings in semiconductor device | |
| US7906272B2 (en) | Method of forming a pattern of a semiconductor device | |
| KR101614410B1 (en) | Method of etching for high selectivity and method of fabricating a pattern using the same | |
| KR100715600B1 (en) | Method of fabricating the fine pattern | |
| KR100989481B1 (en) | A method for forming a metal line of semiconductor device | |
| KR100390912B1 (en) | Method for forming contact hole of semiconductor device | |
| US20240145244A1 (en) | Method of patterning underlying structure | |
| KR20080099994A (en) | Method for forming hard mask pattern in semiconductor device | |
| KR100257770B1 (en) | Method for forming fine conduction film of semiconductor device | |
| KR100607732B1 (en) | Method for forming gate pole of semiconductor | |
| KR100382548B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100256809B1 (en) | Method for forming contact hole in semiconductor device | |
| KR100516771B1 (en) | Method of forming gate electrode in semiconductor device | |
| KR20020002573A (en) | Method for fabricating fine pattern of semiconductor device | |
| KR20090102073A (en) | Method for forming pattern of semiconductor device | |
| KR100281270B1 (en) | Contact manufacturing method of semiconductor device | |
| KR100390999B1 (en) | A method for forming of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |