KR100602626B1 - Apparatus for selecting network synchronous clock signal of switching system - Google Patents

Apparatus for selecting network synchronous clock signal of switching system Download PDF

Info

Publication number
KR100602626B1
KR100602626B1 KR1019990044994A KR19990044994A KR100602626B1 KR 100602626 B1 KR100602626 B1 KR 100602626B1 KR 1019990044994 A KR1019990044994 A KR 1019990044994A KR 19990044994 A KR19990044994 A KR 19990044994A KR 100602626 B1 KR100602626 B1 KR 100602626B1
Authority
KR
South Korea
Prior art keywords
clock signal
signal
interrupt
output
synchronized
Prior art date
Application number
KR1019990044994A
Other languages
Korean (ko)
Other versions
KR20010037447A (en
Inventor
김기욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990044994A priority Critical patent/KR100602626B1/en
Publication of KR20010037447A publication Critical patent/KR20010037447A/en
Application granted granted Critical
Publication of KR100602626B1 publication Critical patent/KR100602626B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

본 발명은 클럭신호를 위한 출력버퍼를 장착하여 상기 클럭신호를 인터럽트로 메인 컨트롤 카드에 알려주고 버퍼 인에이블(ENABLE) 클럭신호의 출력을 단속하도록 함으로써 간단한 회로구성에 의해 외부 망과 동기화된 클럭신호를 선택할 수 있도록 한 교환시스템의 망 동기 클럭신호 선택장치에 관한 것이다.The present invention is equipped with an output buffer for the clock signal to inform the main control card to the clock signal as an interrupt and to interrupt the output of the buffer enable clock signal to provide a clock signal synchronized with the external network by a simple circuit configuration The present invention relates to a network synchronization clock signal selection device of an exchange system that can be selected.

이를 위한 본 발명은, 교환시스템의 망 동기 클럭신호를 선택하는 장치에 있어서, 동기화된 클럭신호를 발생하는 동기신호 발생부와, 인에이블 신호에 의해서 동기화된 클럭신호의 출력을 단속하는 클럭신호 출력버퍼와, 상기 교환시스템의 라인 활성화 시 해당 라인의 인터럽트 신호를 제공하는 인터럽트 발생수단을 구비한 디지털 트렁크 카드; 및 상기 인터럽트 발생수단으로부터 제공되는 상기 인터럽트 신호를 디코팅하여 출력하는 인터럽트 디코더부와, 상기 인터럽트 디코더부의 출력신호를 참조하여 소정의 인에이블 신호를 상기 클럭신호 출력버퍼에 인가하는 상기 프로세서부와 상기 클럭신호 출력버퍼로부터 출력되는 동기화된 클럭신호를 입력받은 후 필요한 동기신호를 생성하여 제공하는 피엘엘(PLL) 로직부를 구비한 메인 컨트롤 카드를 포함한다.In accordance with an aspect of the present invention, an apparatus for selecting a network synchronization clock signal of an exchange system includes: a synchronization signal generator for generating a synchronized clock signal, and a clock signal output for intermittently outputting a clock signal synchronized by an enable signal; A digital trunk card having a buffer and interrupt generating means for providing an interrupt signal of a corresponding line upon activation of a line of said switching system; And an interrupt decoder unit for decoding and outputting the interrupt signal provided from the interrupt generating unit, the processor unit for applying a predetermined enable signal to the clock signal output buffer with reference to the output signal of the interrupt decoder unit, and And a main control card having a PLL logic unit configured to generate and provide a required synchronization signal after receiving a synchronized clock signal output from the clock signal output buffer.

교환시스템, 출력버퍼, 외부 망, 클럭 동기화, 버퍼 인에이블Switching system, output buffer, external network, clock synchronization, buffer enable

Description

교환시스템의 망 동기 클럭신호 선택장치{APPARATUS FOR SELECTING NETWORK SYNCHRONOUS CLOCK SIGNAL OF SWITCHING SYSTEM} Network Synchronous Clock Signal Selector in Switching System {APPARATUS FOR SELECTING NETWORK SYNCHRONOUS CLOCK SIGNAL OF SWITCHING SYSTEM}             

도 1 및 도 2는 종래기술에 의한 교환시스템의 망 동기 클럭신호 선택장치의 개략적인 구성도이고,1 and 2 is a schematic configuration diagram of a network synchronization clock signal selection device of a switching system according to the prior art,

도 3은 본 발명에 따른 교환시스템의 망 동기 클럭신호 선택장치의 구성도이다.3 is a block diagram of a network synchronization clock signal selection device of an exchange system according to the present invention.

＜도면의 주요부분에 사용된 부호의 설명＞<Description of the code used in the main part of the drawing>

100 : 디지털 트렁크 카드 110 : 클럭신호 출력버퍼100: digital trunk card 110: clock signal output buffer

115 : 동기신호 발생부 120 : 인터럽트 발생부115: synchronization signal generator 120: interrupt generator

200 : 메인 컨트롤 카드 210 : 프로세서200: main control card 210: processor

220 : 인터럽트 디코더 230 : 피엘엘(PLL) 로직부220: interrupt decoder 230: PLL logic unit

본 발명은 교환시스템의 망 동기 클럭신호 선택장치에 관한 것으로서, 더 상세하게는 클럭신호를 위한 출력버퍼를 장착하여 상기 클럭신호를 인터럽트로 메인 컨트롤 카드에 알려주고 버퍼 인에이블(ENABLE) 클럭신호의 출력을 단속하도록 함으로써 간단한 회로구성에 의해 외부 망과 동기화된 클럭신호를 선택할 수 있도록 한 교환시스템의 망 동기 클럭신호 선택장치에 관한 것이다.The present invention relates to an apparatus for selecting a network synchronization clock signal of an exchange system, and more particularly, by mounting an output buffer for a clock signal to inform the main control card of the clock signal as an interrupt and outputting a buffer enable clock signal. The present invention relates to a network synchronous clock signal selection device of an exchange system capable of selecting a clock signal synchronized with an external network by a simple circuit configuration.

당업자에게 잘 알려진 바와 같이 교환시스템에서 외부 국선 트렁크로서 디지털 트렁크를 사용하는 경우 음성 및 데이터 교환의 정확성을 위해서는 외부 망과 동기화를 이루는 것이 중요하며, 이를 위해서는 외부 망으로부터 동기화된 클럭을 추출하고 이를 기준 삼아 교환시스템에서 필요로 하는 각종 클럭신호들을 생성하여 이를 모든 가입자 카드들에 공급해 주어야 한다.As is well known to those skilled in the art, when using a digital trunk as an external trunk trunk in a switching system, it is important to synchronize with an external network for the accuracy of voice and data exchange. It is necessary to generate various clock signals needed by the exchange system and supply them to all subscriber cards.

도 1 및 도 2를 참조하면, 종래기술의 실질적인 일 실시예의 교환시스템에서 필요로 하는 시스템 클럭은 8.192MHz 클럭 발진기(1)를 가진 피엘엘(PLL; Phase Locked Loop) 로직(10)에서 4.096MHz 클럭신호와 에프오아이(FOI)가 발생되어 시스템 엔진(STL7065; 20)으로 입력되며, 16.384MHz 발진기(22)의 클럭신호는 프로세서(도시되지 않았음)와 시스템 엔진(20)으로 입력된다. 시스템 엔진(20)은 상기 클럭신호들을 받아서 교환시스템에서 필요로 하는 4.096MHz, 2.048MHz, 1KHz, FSX 등을 만들어 각 슬롯에 실장되는 라인카드(30)들에 공급한다.1 and 2, the system clock required in one practical embodiment of the prior art is 4.096 MHz in PLL (PLL) logic 10 with an 8.192 MHz clock oscillator 1; A clock signal and F OI are generated and input to the system engine STL7065 20, and the clock signal of the 16.384 MHz oscillator 22 is input to a processor (not shown) and the system engine 20. The system engine 20 receives the clock signals and generates 4.096 MHz, 2.048 MHz, 1 KHz, FSX, etc. required by the exchange system and supplies them to the line cards 30 mounted in each slot.

도 2에서 만일 교환시스템에 디지털 트렁크 카드가 실장되고 외부 망과 연결되어 라인 활성화(ACTIVATION) 되면, 해당 슬롯의 라인카드(30)로부터 액티브(ACTIVE) 신호와 함께 외부 망과 동기화된 클럭신호(S8K)가 출력된다. 상기 액티브 신호는 라인 액티브 신호 발생부(32)에서 출력되며, 동기 클록신호(S8K)는 동기신호 발생부(33)에서 출력된다.In FIG. 2, if a digital trunk card is mounted in an exchange system and connected to an external network to activate a line, the clock signal S8K synchronized with the external network with the ACTIVE signal from the line card 30 of the corresponding slot. ) Is output. The active signal is output from the line active signal generator 32 and the synchronous clock signal S8K is output from the synchronous signal generator 33.

상기와 같이 액티브 신호 발생부(32)에서 출력된 액티브 신호는 먼저 우선 순위(PRIORITY) 인코더(41)에 입력되어서 우선 순위에 따라 인코딩된 제어신호가 출력되고, 이 제어신호는 다시 멀티플렉서(42)의 입력신호가 되어서 각 슬롯으로부터 발생된 클럭신호(S8K)들 중에서 외부 망과 연결된 카드에서 발생된 클럭신호(S8K)를 교환시스템의 기준 클럭신호(Ref-8K)로 선택하게 되며, 이 신호가 1/4로 분할되어 시스템의 PLL 로직(10)의 입력신호가 되어서 시스템의 각 클럭신호가 만들어진다.As described above, the active signal output from the active signal generator 32 is first input to the PRIORITY encoder 41, and the control signal encoded according to the priority is output, and the control signal is again multiplexer 42. The clock signal (S8K) generated from the card connected to the external network is selected as the reference clock signal (Ref-8K) of the switching system from among the clock signals (S8K) generated from each slot as the input signal. The clock signal is divided into quarters to be input signals to the PLL logic 10 of the system.

만일 디지털 트렁크가 실장되지 않으면 액티브 신호와 동기 클럭신호(S8K)가 발생되지 않으므로, 16.384MHz 발진기(22)에서 주파수 분할된 클럭신호(8K)가 그대로 기준 클럭신호(8K)로 출력되어서 시스템의 PLL 로직(10)에 입력된다.If the digital trunk is not mounted, the active signal and the synchronous clock signal S8K are not generated. Therefore, the clock signal 8K, which is frequency-divided by the 16.384 MHz oscillator 22, is output as the reference clock signal 8K as it is. It is input to the logic 10.

그런데, 상기와 같은 종래기술에 있어서, 외부 망과 동기화된 클럭신호(8K)를 선택하는데 있어서 라인 활성화 신호를 이용해야 하기 때문에 이를 위한 복잡한 회로구성이 필요하였다. 이와 같은 복잡한 회로구성으로 인해 종래에는 교환시스템의 장치 구성이 복잡해지고 제조비용이 추가되는 등 여러 문제가 있었다.
However, in the prior art as described above, since the line activation signal must be used to select the clock signal 8K synchronized with the external network, a complicated circuit configuration for this is required. Due to such a complicated circuit configuration, there have been various problems such as complicated device configuration of the exchange system and additional manufacturing cost.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 클럭신 호를 위한 출력버퍼를 장착하여 상기 클럭신호를 인터럽트로 메인 컨트롤 카드에 알려주고 버퍼 인에이블(ENABLE) 클럭신호의 출력을 단속하도록 함으로써 간단한 회로구성에 의해 외부 망과 동기화된 클럭신호를 선택할 수 있도록 한 교환시스템의 망 동기 클럭신호 선택장치를 제공함에 그 목적이 있다.
The present invention was created to solve the above problems, by mounting an output buffer for the clock signal to inform the main control card to the clock signal as an interrupt and to interrupt the output of the buffer enable clock signal (ENABLE) It is an object of the present invention to provide a network synchronization clock signal selection device of an exchange system that enables a selection of clock signals synchronized with an external network by a simple circuit configuration.

상기 목적을 달성하기 위하여 본 발명에 따른 교환시스템의 망 동기 클럭신호 선택장치는, 교환시스템의 망 동기 클럭신호를 선택하는 장치에 있어서, 동기화된 클럭신호를 발생하는 동기신호 발생부와, 인에이블 신호에 의해서 동기화된 클럭신호의 출력을 단속하는 클럭신호 출력버퍼와, 상기 교환시스템의 라인 활성화 시 해당 라인의 인터럽트 신호를 제공하는 인터럽트 발생수단을 구비한 디지털 트렁크 카드; 및 상기 인터럽트 발생수단으로부터 제공되는 상기 인터럽트 신호를 디코팅하여 출력하는 인터럽트 디코더부와, 상기 인터럽트 디코더부의 출력신호를 참조하여 소정의 인에이블 신호를 상기 클럭신호 출력버퍼에 인가하는 상기 프로세서부와 상기 클럭신호 출력버퍼로부터 출력되는 동기화된 클럭신호를 입력받은 후 필요한 동기신호를 생성하여 제공하는 피엘엘(PLL) 로직부를 구비한 메인 컨트롤 카드를 포함한다. In order to achieve the above object, the apparatus for selecting a network synchronous clock signal of an exchange system, the apparatus for selecting a network synchronous clock signal of an exchange system, comprising: a synchronization signal generator for generating a synchronized clock signal; A digital trunk card having a clock signal output buffer for intermitting the output of the clock signal synchronized by the signal and an interrupt generating means for providing an interrupt signal of the corresponding line upon activation of the line of the switching system; And an interrupt decoder unit for decoding and outputting the interrupt signal provided from the interrupt generating unit, the processor unit for applying a predetermined enable signal to the clock signal output buffer with reference to the output signal of the interrupt decoder unit, and And a main control card having a PLL logic unit configured to generate and provide a required synchronization signal after receiving a synchronized clock signal output from the clock signal output buffer.

이하, 첨부한 도면을 참조하면서 본 발명에 따른 교환시스템의 망 동기 클럭 신호 선택장치의 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the network synchronization clock signal selection device of the switching system according to the present invention.

도 3은 본 발명에 따른 교환시스템의 망 동기 클럭신호 선택장치의 구성도이다.3 is a block diagram of a network synchronization clock signal selection device of an exchange system according to the present invention.

도 3을 참조하면, 본 발명 교환시스템의 망 동기 클럭신호 선택장치는, 해당 슬롯 라인카드의 동기화된 클럭신호(S8K-SLOT)를 발생하는 동기신호 발생부(115)와 상기 클럭신호의 출력을 단속하는 클럭신호 출력버퍼(110) 및 인터럽트 발생부(120)를 구비한 디지털 트렁크 카드(100)와; 피엘엘(PLL) 로직부(230)와 프로세서(210) 및 인터럽트 디코더(220)를 구비한 메인 컨트롤 카드(200)를 포함하여 구성된다. 여기서, 인터럽트 발생부(120)는 교환시스템의 라인 활성화 시 해당 라인의 인터럽트 신호(INT-SLOT)를 인터럽트 디코더(220)에 알려주며, 인터럽트 디코더(220)는 인터럽트 신호(INT-SLOT)를 디코팅하여 이를 프로세서(210)에 출력하며, 프로세서(210)는 인터럽트 디코더(220)의 출력신호를 참조하여 소정의 인에이블 신호를 클럭신호 출력버퍼(110)에 인가하며, 클럭신호 출력버퍼(110)는 프로세서(210)의 인에이블 신호에 의해서 동기화된 기준클럭신호(Ref-8K)를 PLL 로직부(230)에 출력한다.Referring to FIG. 3, the apparatus for selecting a network synchronous clock signal of the switching system of the present invention may output an output of the clock signal and the synchronous signal generator 115 for generating a synchronized clock signal S8K-SLOT of a corresponding slot line card. A digital trunk card 100 having an intermittent clock signal output buffer 110 and an interrupt generator 120; And a main control card 200 having a PLL logic unit 230, a processor 210, and an interrupt decoder 220. Here, the interrupt generator 120 informs the interrupt decoder 220 of the interrupt signal (INT-SLOT) of the corresponding line when the line of the switching system is activated, and the interrupt decoder 220 decodes the interrupt signal (INT-SLOT). The controller 210 outputs the signal to the processor 210, and the processor 210 applies a predetermined enable signal to the clock signal output buffer 110 with reference to the output signal of the interrupt decoder 220, and the clock signal output buffer 110. The PLL logic unit 230 outputs the reference clock signal Ref-8K synchronized with the enable signal of the processor 210 to the PLL logic unit 230.

즉, 본 발명의 망 동기 클럭신호 선택장치는, 각각의 디지털 트렁크 카드(100)에서 동기화된 기준클럭신호(Ref-8K)만 출력되고, 또한 라인 활성화 시 이를 인터럽트로서 메인 컨트롤 카드(200)에 알려주고, 메인 컨트롤 카드(200)에서는 이를 디코딩하는 인터럽트 디코더(220)를 갖는다.That is, the network synchronization clock signal selection device of the present invention outputs only the reference clock signal Ref-8K synchronized from each digital trunk card 100, and also interrupts it when the line is activated to the main control card 200. In addition, the main control card 200 has an interrupt decoder 220 for decoding it.

도 3에 따르면, 디지털 트렁크 카드(100)가 실장되어 라인 활성화(ACTIVATION)시 동기화된 클럭신호(S8K)가 출력되어 클럭신호 출력버퍼(110) 입력으로 연결된다. 또한, 이때 외부 망과 연결되었음을 메인 컨트롤 카드(200)에 알려주기 위해서 인터럽트 발생부(120)는 해당 슬롯의 라인카드 인터럽트를 발생시킨다.According to FIG. 3, the digital trunk card 100 is mounted to output a synchronized clock signal S8K at line activation and is connected to the clock signal output buffer 110 input. In addition, the interrupt generator 120 generates a line card interrupt of the corresponding slot in order to inform the main control card 200 that it is connected to the external network.

메인 컨트롤 카드(200)의 인터럽트 디코더(220)에서는 각 슬롯으로부터 발생된 인터럽트를 분석하고, 프로세서(210)는 해당 슬롯의 동기화된 클럭신호(S8K)의 출력버퍼(110)를 인에이블시킴으로써 외부 망과 동기화된 기준클럭신호(Ref-8K)가 PLL 로직부(230)에 입력되게 한다.The interrupt decoder 220 of the main control card 200 analyzes the interrupt generated from each slot, and the processor 210 enables the external network by enabling the output buffer 110 of the synchronized clock signal S8K of the corresponding slot. And the reference clock signal Ref-8K synchronized with the PLL logic unit 230 are input.

시스템 초기화 시 메인 컨트롤 카드(200)가 각각의 슬롯에 어떤 종류의 라인카드가 실장되었는지를 데이터 베이스(DB)로 가지고 있으므로 각 라인카드에서 발생되는 인터럽트를 디코딩해서 동기화된 클럭신호(S8K)의 버퍼 출력을 컨트롤할 수 있다.When the system is initialized, the main control card 200 has a database (DB) of what kind of line card is mounted in each slot, so that the buffer of the synchronized clock signal (S8K) is decoded by decoding the interrupt generated from each line card. You can control the output.

이상에서 설명한 바와 같이 본 발명에 따른 교환시스템의 망 동기 클럭신호 선택장치는, 클럭신호를 위한 출력버퍼를 장착하여 상기 클럭신호를 인터럽트로 메인 컨트롤 카드에 알려주고 버퍼 인에이블(ENABLE) 클럭신호의 출력을 단속하도록 함으로써 간단한 회로구성에 의해 외부 망과 동기화된 클럭신호를 선택할 수 있도록 하는 이점을 제공한다. As described above, the network synchronous clock signal selection device of the switching system according to the present invention is equipped with an output buffer for the clock signal to inform the main control card of the clock signal as an interrupt and output the buffer enable clock signal. By intermittent operation, it provides the advantage that the clock signal synchronized with the external network can be selected by the simple circuit configuration.                     

본 발명은 본 명세서에 서술된 실시예로 한정되는 것은 아니며, 첨부된 특허청구범위에 기재된 정신과 범주를 벗어남이 없이 당업자에 의해 수정 및 변경될 수 있다.The invention is not limited to the embodiments described herein, but may be modified and changed by those skilled in the art without departing from the spirit and scope described in the appended claims.

Claims (1)

교환시스템의 망 동기 클럭신호를 선택하는 장치에 있어서,An apparatus for selecting a network synchronous clock signal of a switching system, 동기화된 클럭신호를 발생하는 동기신호 발생부와, 인에이블 신호에 의해서 동기화된 클럭신호의 출력을 단속하는 클럭신호 출력버퍼와, 상기 교환시스템의 라인 활성화 시 해당 라인의 인터럽트 신호를 제공하는 인터럽트 발생수단을 구비한 디지털 트렁크 카드; 및 A synchronization signal generator for generating a synchronized clock signal, a clock signal output buffer for intermitting the output of the clock signal synchronized by the enable signal, and an interrupt for providing an interrupt signal of the corresponding line when the line of the switching system is activated A digital trunk card having means; And 상기 인터럽트 발생수단으로부터 제공되는 상기 인터럽트 신호를 디코팅하여 출력하는 인터럽트 디코더부와, 상기 인터럽트 디코더부의 출력신호를 참조하여 소정의 인에이블 신호를 상기 클럭신호 출력버퍼에 인가하는 상기 프로세서부와 상기 클럭신호 출력버퍼로부터 출력되는 동기화된 클럭신호를 입력받은 후 필요한 동기신호를 생성하여 제공하는 피엘엘(PLL) 로직부를 구비한 메인 컨트롤 카드를 포함하는 교환시스템의 망 동기 클럭신호 선택장치.An interrupt decoder for decoding and outputting the interrupt signal provided from the interrupt generating means, the processor unit for applying a predetermined enable signal to the clock signal output buffer with reference to an output signal of the interrupt decoder unit, and the clock And a main control card having a PLL logic unit configured to generate and provide a required synchronization signal after receiving a synchronized clock signal output from a signal output buffer.
KR1019990044994A 1999-10-18 1999-10-18 Apparatus for selecting network synchronous clock signal of switching system KR100602626B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990044994A KR100602626B1 (en) 1999-10-18 1999-10-18 Apparatus for selecting network synchronous clock signal of switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990044994A KR100602626B1 (en) 1999-10-18 1999-10-18 Apparatus for selecting network synchronous clock signal of switching system

Publications (2)

Publication Number Publication Date
KR20010037447A KR20010037447A (en) 2001-05-07
KR100602626B1 true KR100602626B1 (en) 2006-07-19

Family

ID=19615677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044994A KR100602626B1 (en) 1999-10-18 1999-10-18 Apparatus for selecting network synchronous clock signal of switching system

Country Status (1)

Country Link
KR (1) KR100602626B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231699A (en) * 2011-06-13 2011-11-02 迈普通信技术股份有限公司 Route processing method in distributed system and distributed system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020926A (en) * 1992-03-23 1993-10-20 정용문 Synchronization source monitoring and selection method of digital exchange and its circuit
JPH10136000A (en) 1996-10-29 1998-05-22 Fujitsu Ltd Switching device for active reference by synchronization message
KR19980077382A (en) * 1997-04-18 1998-11-16 김영환 System Clock Generator of Electronic Switching System
KR19990058828A (en) * 1997-12-30 1999-07-26 윤종용 Network synchronizer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020926A (en) * 1992-03-23 1993-10-20 정용문 Synchronization source monitoring and selection method of digital exchange and its circuit
JPH10136000A (en) 1996-10-29 1998-05-22 Fujitsu Ltd Switching device for active reference by synchronization message
KR19980077382A (en) * 1997-04-18 1998-11-16 김영환 System Clock Generator of Electronic Switching System
KR19990058828A (en) * 1997-12-30 1999-07-26 윤종용 Network synchronizer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1019930020926
1019990058828

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231699A (en) * 2011-06-13 2011-11-02 迈普通信技术股份有限公司 Route processing method in distributed system and distributed system

Also Published As

Publication number Publication date
KR20010037447A (en) 2001-05-07

Similar Documents

Publication Publication Date Title
WO1999025099A3 (en) Method and apparatus for switching data between bitstreams of a time division multiplexed network
KR100602626B1 (en) Apparatus for selecting network synchronous clock signal of switching system
KR960020007A (en) Hybrid frequency synthesizer
KR100328757B1 (en) A error preventing device of clock signal with switchover for transmission system
JP3602115B2 (en) Semiconductor integrated circuit device
KR100242706B1 (en) Apparatus for receiving trunk clock in an electronic switching system
JP4182422B2 (en) Communication control device
KR100560565B1 (en) Device and method for controlling bus possession and data transmission in inter-processor communication block of full electronic exchange
US7356721B2 (en) Microcomputer and emulation apparatus
KR19990020368A (en) Stand-alone interface device in private switching system
KR100229014B1 (en) Circuit for automatic sellecting of reference clock
RU2138917C1 (en) Device for synthesis of multiple pcm data
JPH08221151A (en) Clock supply device
KR970004925A (en) Synchronous Clock Control Circuit of Digital Exchange
KR920003699A (en) Pointer Adjustment Jitter Reduction Device in Synchronous Multiple Devices
KR100222077B1 (en) Codec interface circuit
KR100299028B1 (en) Radio frequency controller in gsm terminal unit
KR100401514B1 (en) A data processing system
KR19980013886A (en) Clock generator
KR970072884A (en) Method and circuit for generating a base rate phase aligned clock in an exchange system having a plurality of digital trunk cards
KR20000055946A (en) The Reference clock Distributor unit of the WLL system
KR970055981A (en) Independent control channel interrupt signal generator during uplink of personal communication terminal
JPH04239833A (en) Timing generator for repeater
KR970051196A (en) Clock Synchronization Circuit of Semiconductor Memory
KR980007339A (en) Clock selector between processor and telephony device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee