KR100597468B1 - 데이터 처리 시스템 및 송수신 모드에서의 데이터인터페이스 방법 - Google Patents

데이터 처리 시스템 및 송수신 모드에서의 데이터인터페이스 방법 Download PDF

Info

Publication number
KR100597468B1
KR100597468B1 KR1020050010064A KR20050010064A KR100597468B1 KR 100597468 B1 KR100597468 B1 KR 100597468B1 KR 1020050010064 A KR1020050010064 A KR 1020050010064A KR 20050010064 A KR20050010064 A KR 20050010064A KR 100597468 B1 KR100597468 B1 KR 100597468B1
Authority
KR
South Korea
Prior art keywords
data
packet
data packet
clock
bits
Prior art date
Application number
KR1020050010064A
Other languages
English (en)
Inventor
김병운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050010064A priority Critical patent/KR100597468B1/ko
Priority to US11/340,706 priority patent/US7558285B2/en
Priority to CN2006100089468A priority patent/CN1819554B/zh
Application granted granted Critical
Publication of KR100597468B1 publication Critical patent/KR100597468B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/18—Information format or content conversion, e.g. adaptation by the network of the transmitted or received information for the purpose of wireless delivery to users or terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W80/00—Wireless network protocols or protocol adaptations to wireless operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

데이터 처리 시스템 및 송수신 모드에서의 데이터 인터페이스 방법이 개시되어 있다. 데이터 처리 시스템은, 고유의 데이터 처리 기능을 수행하며, 외부 데이터 처리 시스템과 연동하기 위해서 데이터 및 상기 데이터의 전송을 위한 제어 관련 정보를 데이터 패킷의 형태로 입출력하는 데이터 처리 모듈; 및 상기 외부 데이터 처리 시스템이 접속되어 있는 데이터 버스와 연결되며, 상기 데이터 처리 모듈로부터 출력되는 데이터 패킷을 상기 데이터 버스에 인터페이스시켜 출력하고, 상기 데이터 버스로부터 전송되는 데이터 및 제어 관련 정보를 상기 데이터 패킷의 형태로 변환시켜 상기 데이터 처리 모듈로 전송하는 데이터 인터페이스 모듈로 구성된다. 따라서, 데이터 버스와의 인터페이스를 위해서 데이터 및 그 데이터를 전송하기 위한 제어 관련 정보를 정형화된 데이터 패킷 형태로 처리할 수 있다.

Description

데이터 처리 시스템 및 송수신 모드에서의 데이터 인터페이스 방법 {DATA PROCESSING SYSTEM AND DATA INTERFACE METHOD FOR TRANSMISSION AND RECEPTION MODE}
도 1은 이러한 선입선출기를 이용하여 데이터 처리 시스템들을 포인트 투 포인트 구조로 연결한 구조를 설명하기 위한 개략도이다.
도 2는 데이터 버스를 통하여 데이터 처리 시스템을 연동시키는 형태를 도시하는 블록도이다.
도 3은 도 2에 도시된 종래의 데이터 처리 시스템의 구성을 개략적으로 나타내는 블록도이다.
도 4는 본 발명의 바람직한 제 1 실시예에 따른 데이터 처리 시스템의 구성을 나타내는 블록도이다.
도 5는 도 4에 도시된 데이터 처리 모듈과, 선입선출기 및 프로토콜 인터페이스기간에 교환되는 데이터 패킷의 구조를 도시하고 있다.
도 6은 도 5에 도시된 데이터 패킷의 패킷해드 영역의 구성을 도시하고 있다.
도 7은 도 4에 도시된 데이터 처리 모듈로부터 전송되는 데이터 패킷이 라이 트 선입선출기로 저장되는 과정을 설명하기 위한 타이밍도이다.
도 8은 도 7에 도시된 과정을 통해서 라이트 선입선출기에 저장된 데이터 패킷의 내용이 프로토콜 인터페이스기로 인출되는 과정을 설명하기 위한 타이밍도이다.
도 9는 도 8에 도시된 동작을 통하여 프로토콜 인터페이스기에 저장된 데이터 패킷이 버스 인터페이스로 변환되어 출력되는 상태를 설명하기 위한 타이밍도이다.
도 10은 도 4에 도시된 프로토콜 인터페이스기로부터 전송되는 데이터 패킷이 리드 선입선출기로 저장되는 과정을 설명하기 위한 타이밍도이다.
도 11은 도 10에 도시된 과정을 통해서 리드 선입선출기에 저장된 데이터 패킷의 내용이 데이터 처리 모듈로 인출되는 과정을 설명하기 위한 타이밍도이다.
도 12는 본 발명의 바람직한 제 2 실시예에 따른 데이터 처리 시스템의 구성을 나타내는 블록도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 데이터 처리 시스템
110 : 데이터 처리 모듈
121 : 라이트 선입선출기
122 : 프로토콜 인터페이스기
123 : 리드 선입선출기
200 : 데이터 버스
300 : 외부 데이터 처리 시스템
본 발명은 데이터 버스와의 인터페이스를 위해서 데이터 및 그 데이터를 전송하기 위한 제어 관련 정보를 정형화된 데이터 패킷 형태로 처리함으로써 비동기와 동기식 동작이 가능한 데이터 처리 시스템 및 송수신 모드에서의 데이터 인터페이스 방법에 관한 것이다.
최근 들어, 컴퓨터 단말기, 주변 기기, 통신 장치 및 이동 통신 단말기 등과 같은 디지털 장치의 대중화와 네트웍 서비스의 다양화로 인하여, 이들을 효율적으로 동작시킬 수 있는 프로세스 및 시스템의 개발이 활발히 이루어지고 있다.
통상, 이러한 디지털 기기는 데이터 처리를 위한 컴퓨터 시스템을 필수적으로 구비하며, 이 컴퓨터 시스템은 각종 연산을 수행하고 시스템의 주요 동작을 제어하기 위한 중앙 처리 장치(CPU : Central Processing Unit) 및 중앙 처리 장치와 연동되어 고유한 기능을 수행하는 다수의 서브 시스템(Sub System) 즉, 데이터 처리 시스템들로 구성된다.
이때, 각 데이터 처리 시스템들은 상호간의 유기적인 연동 동작이 필수적이므로, 상호 포인트 투 포인트(Point-to-Point)를 통해서 연결되거나, 또는 컴퓨터 시스템 내에 구비되는 데이터 버스를 통해서 연결되어, 데이터 패킷(Packet)을 전송함으로써 데이터를 교환할 수 있다.
이러한 데이터 처리 시스템간의 연동에 있어서, 선 입력된 데이터를 선 출력하는 특성을 가지는 선입선출기(FIFO : First-In First-Out)를 이용한 데이터 처리 시스템간의 연결 방식은 각 시스템간의 데이터 흐름을 상위 계층으로 기술할 수 있도록 할 뿐만 아니라 성능 분석에 있어서도 용이한 이점이 있어 널리 사용되고 있다.
도 1은 이러한 선입선출기를 이용하여 데이터 처리 시스템들을 포인트 투 포인트 구조로 연결한 구조를 설명하기 위한 개략도로서, 3개의 데이터 처리 시스템을 연동하는 경우를 도시하고 있다.
도 1에 도시된 바와 같이, 각 데이터 처리 시스템(10, 20, 30) 즉, 제 1 데이터 처리 시스템(10), 제 2 데이터 처리 시스템(20) 및 제 3 데이터 처리 시스템(30)의 내부에는 데이터의 입력을 위한 선입선출기(11, 21, 31)와 데이터의 출력을 위한 선입선출기(12, 22, 32)가 각각 설치되어 있다.
이때, 각 데이터 처리 시스템(10, 20, 30)이 포인트 투 포인트로 연결되므로, 제 1 데이처 처리 시스템(10)의 입력 선입선출기(11)는 제 2 데이터 처리 시스템(20)의 출력 선입선출기(22) 및 제 3 데이처 처리 시스템(30)의 출력 선입선출기(32)와 연결되며, 제 2 데이터 처리 시스템(20)의 입력 선입 선출기(21)는 제 1 데이터 처리 시스템(10)의 출력 선입선출기(12) 및 제 3 데이터 처리 시스템(30)의 출력 선입선출기(32)와 연결되며, 제 3 데이터 처리 시스템(30)의 입력 선입선출기 (31)는 제 1 데이터 처리 시스템(10)의 출력 선입선출기(12) 및 제 2 데이터 처리 시스템(20)의 출력 선입선출기(22)와 연결된다. 즉, 입력 선입선출기(11, 21, 31)들과 출력 선입선출기(12, 22, 32)들이 각각 직접 연결되는 것이다.
이러한 선입선출기를 이용한 포인트 투 포인트 방식의 연결은, 상기 살펴본 바와 같이, 과다한 연결 라인이 요구되는 단점이 가지며 이는 데이터 처리 시스템의 수가 많을수록 그 단점이 더욱 부각된다. 또한, 입력되는 데이터 패킷의 전송처 등을 일일이 판별하기 위한 별도의 데이터 중재(Arbitration) 과정이 필요하다.
따라서, 데이터 처리 시스템간의 연동을 위해서는 암바(AMBA : Advanced Micro-controller Bus Architecture) 등과 같은 데이터 버스 구조를 사용하는 것이 용이하다.
도 2는 데이터 버스를 통하여 데이터 처리 시스템을 연동시키는 형태를 도시하는 블록도이다.
도 2에 도시된 바와 같이, 각 데이터 처리 시스템(40, 50, 60)들이 데이터 버스(70)를 통하여 연동되므로, 포인트 투 포인트 구조에 비하여 연결이 훨씬 간결할 뿐만 아니라 버스 마스터(Bus Master)를 구비하기 때문에 별도의 데이터 중재기가 필요 없는 이점을 가지므로 대부분의 컴퓨터 시스템에서 사용되고 있다. 이때, 상기 버스 마스터는 데이터 처리 시스템(40, 50, 60) 중 어느 하나를 사용할 수 있다.
한편, 상기 데이터 처리 시스템(40, 50, 60)은 데이터 버스(70)와의 인터페이스를 수행하기 위한 인터페이스 로직을 구비하여야 하는데, 상기 인터페이스 로 직이 데이터 처리 시스템(40, 50, 60)의 고유 기능을 수행하기 위한 데이터 처리 로직(Data Processing Logic)과 혼재될 경우, 에러 검출과 보수 및 로직의 재사용 등을 수행하기 어려우므로 데이터를 인터페이스하기 위한 모듈을 별도로 구성하는 것이 보통이다.
도 3은 도 2에 도시된 종래의 데이터 처리 시스템(40)의 구성을 개략적으로 나타내는 블록도이다.
도 3을 참조하면, 종래의 데이터 처리 시스템(40)은 고유의 데이터 처리 기능을 수행하는 데이터 처리 모듈(Data Processing Module)(42) 및 그 데이터 처리 모듈(42)을 데이터 버스(70)와 연동시키는 데이터 인터페이스 모듈(Data Interface Module)(44)로 구성된다.
이때, 데이터 인터페이스 모듈(44)은 데이터 처리 모듈(42)로부터 입력되는 데이터의 전송을 위한 제어 관련 정보를 인터페이스하여 데이터 버스(70)로 출력하고 데이터 버스(70)로부터 입력되는 상기 제어 관련 정보를 인터페이스하여 데이터 처리 모듈(42)로 전송하는 인터페이스 제어 로직(Interface Control Logic)(45)과, 데이터 처리 모듈(42)로부터 입력되는 데이터를 적재한 뒤 데이터 버스(70)의 요청에 따라 적재된 데이터를 선입선출로 출력하는 라이트 선입선출기(Write FIFO)(46) 및 데이터 버스(70)로부터 입력되는 데이터를 적재한 뒤 데이터 처리 모듈(42)의 요청에 따라 적재된 데이터를 선입선출로 출력하는 리드 선입선출기(Read FIFO)(47)로 구성된다.
여기서, 상기 제어 관련 정보는 커맨드(Command) 정보, 상태(State) 정보 등 과 같이 데이터의 처리 시에 제어에 관련된 정보를 의미하는 것이고, 상기 데이터는 제어 관련 정보를 제외한 대상 데이터, 어드레스(Address) 등의 일반 데이터들을 의미하는 것이다.
그런데, 이러한 데이터 처리 시스템(40)의 구성에서 상기 제어 관련 정보는 정형화되어 있지 않기 때문에 상기 데이터 처리 모듈(42)과 인터페이스 제어 로직간의 인터페이스가 정형화되어 있지 않으므로, 로직의 호환성이 떨어져 재사용 및 유지 보수가 어려운 문제점을 가져온다.
또한, 이러한 문제점은 데이터 처리 모듈(42)의 속도가 데이터 버스(70)의 속도에 종속되는 결과를 가져온다. 왜냐하면, 리드 선입선출기(46)나 라이트 선입선출기(47)의 경우에는 클록의 변환이 가능하므로 일반적인 데이터의 입출력에는 문제가 없으나, 인터페이스 제어 로직(45)은 그 구조 자체가 매우 복잡하여 클록 변환을 위한 설계 및 구현이 어렵기 때문이다.
그러므로, 상기 데이터 인터페이스 모듈(44)은 그 구조적 특성상 데이터 버스(70)와 동일한 클록(Clk)을 사용하여야 하고, 이로 인하여 데이터 처리 모듈(42)의 성능이 뛰어나더라도 데이터 인터페이스 모듈(44)이 이를 뒷받침해주지 못하기 때문에 결국 데이터 처리 시스템(40)이 최대의 성능을 발휘할 수 없게 된다.
이러한 이유 때문에, 상기 데이터 인터페이스 모듈(44)은 동기식 인터페이스(Synchronous Interface)에서는 적합한 형태라고도 볼 수 있으나, 비동기식 인터페이스(Asynchronous Interface)에는 비적합한 형태라고 볼 수 있다.
이러한 경우, 종래에는 데이터 처리 모듈(42)과 데이터 버스(70)의 속도가 다른 경우 즉, 비동기 인터페이스를 지원하기 위해서 별도의 외부 기기를 추가하였다. 즉, 데이터 처리 시스템(40)의 출력단과 데이터 버스(70) 사이에 클록 인터페이스를 수행할 수 있는 버스 래퍼(Bus Wrapper)를 삽입하여 비동기 형태로 동작할 수 있도록 구성하였다.
그러나, 이러한 경우에는 상기 버스 래퍼에 과다한 인터페이스 오버 해드(Overhead)가 발생하는 문제점이 있다.
즉, 데이터 처리 시스템(42)이 내장하고 있는 인터페이스 프로토콜(Protocol)과 데이터 버스(70)의 인터페이스 프로토콜이 다른 경우가 대부분이므로, 버스 래퍼에서 클록 인터페이스와 프로토콜 인터페이스를 동시에 처리하여야 하므로 오버해드가 발생할 확률이 매우 높아지는 것이다.
따라서, 이러한 구성도 상기 내재된 문제점들을 원활히 해소하지 못하고 있는 것이 사실이다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 데이터 버스와의 연동 시에 정형화된 패킷 형태로 데이터와 그 데이터를 전송하기 위한 제어 관련 정보를 처리할 수 있으며, 동기식 인터페이스 및 비동기식 인터페이스가 모두 가능한 구조를 가지는 데이터 처리 시스템을 제공하는데 본 발명의 제 1 목적이 있다.
또한, 상기 데이터 처리 시스템의 구조를 통해서 데이터 버스와 연동할 수 있도록 하는 송신모드에서의 데이터 인터페이스 방법 및 수신모드에서의 데이터 인 터페이스 방법을 제공하는데 본 발명의 제 2 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 데이터 처리 시스템은, 고유의 데이터 처리 기능을 수행하며, 외부 데이터 처리 시스템과 연동하기 위해서 데이터 및 상기 데이터의 전송을 위한 제어 관련 정보를 데이터 패킷의 형태로 입출력하는 데이터 처리 모듈; 및 상기 외부 데이터 처리 시스템이 접속되어 있는 데이터 버스와 연결되며, 상기 데이터 처리 모듈로부터 출력되는 데이터 패킷을 상기 데이터 버스에 인터페이스시켜 출력하고, 상기 데이터 버스로부터 전송되는 데이터 및 제어 관련 정보를 상기 데이터 패킷의 형태로 변환시켜 상기 데이터 처리 모듈로 전송하는 데이터 인터페이스 모듈로 구성된다.
이때, 상기 데이터 인터페이스 모듈은, 상기 데이터 처리 모듈로부터 출력되는 데이터 패킷을 순차적으로 저장한 뒤, 선입선출 방식으로 인출하여 출력하는 라이트 선입선출기와; 상기 데이터 버스와 연결되며, 상기 라이트 선입선출기로부터 출력되는 데이터 패킷의 프로토콜을 상기 데이터 버스로 전송 가능한 프로토콜로 변환시켜 상기 데이터 버스로 전송하고, 상기 데이터 버스로부터 전송되는 상기 데이터 및 제어 관련 정보의 프로토콜을 변환시켜 상기 데이터 패킷의 형태로 출력하는 프로토콜 인터페이스기; 및 상기 프로토콜 인터페이스기로부터 출력된 데이터 패킷을 순차적으로 저장한 뒤, 선입선출방식으로 인출하여 상기 데이터 처리 모듈로 출력하는 리드 선입선출기로 구성된다.
이때, 상기 라이트 선입선출기 및 리드 선입선출기는 비동기식 선입선출기이다. 즉, 상기 라이트 선입선출기는 상기 데이터 처리 모듈의 동작 클록인 제 1 클록에 동기되어 상기 데이터 패킷을 입력받아 저장하고, 상기 저장된 데이터 패킷의 출력 시에는 상기 프로토콜 인터페이스기의 동작 클록인 제 2 클록에 동기된다.
또한, 상기 리드 선입선출기는 상기 프로토콜 인터페이스기의 동작 클록인 제 2 클록에 동기되어 상기 데이터 패킷을 입력받아 저장하고, 상기 저장된 데이터 패킷의 출력 시에는 상기 데이터 처리 모듈의 동작 클록인 제 1 클록에 동기된다. 이때, 제 2 클록은 상기 데이터 버스의 동작 클록과 동일한 클록이다.
한편, 상기 라이트 선입선출기 및 리드 선입선출기를 동기식 선입선출기로 구성할 수도 있다. 이 경우, 상기 라이트 선입선출기, 상기 리드 선입선출기, 상기 데이터 처리 모듈 및 상기 프로토콜 인터페이스기는 동일한 클록에 동기된다. 이때, 상기 클록은 데이터 버스의 동작 클록과 동일하다.
한편, 라이트 선입선출기에 상기 데이터 패킷이 입력될 때는 상기 라이트 선입선출기의 데이터 저장 공간이 없음을 알리는 라이트 선입선출기 풀 신호가 발생되고, 상기 라이트 선입선출기 풀 신호가 비액티브 레벨일 경우 상기 데이터 패킷이 입력되며, 상기 라이트 선입선출기 풀 신호가 액티브 레벨일 경우 상기 데이터 패킷의 입력이 중지된다. 마찬가지로, 상기 리드 선입선출기에 상기 데이터 패킷이 입력될 때는 상기 리드 선입선출기의 데이터 저장 공간이 없음을 알리는 리드 선입선출기 풀 신호가 발생되고, 상기 리드 선입선출기 풀 신호가 비액티브 레벨일 경우 상기 데이터 패킷이 입력되며, 상기 리드 선입선출기 풀 신호가 액티브 레벨일 경우 상기 데이터 패킷의 입력이 중지된다.
또한, 상기 라이트 선입선출기로부터 상기 데이터 패킷이 출력될 때는 상기 라이트 선입선출기 내에 저장된 데이터가 없음을 알리는 라이트 선입선출기 엠프티 신호가 발생되고, 상기 라이트 선입선출기 엠프티 신호가 비액티브 레벨일 경우 상기 데이터 패킷이 출력되며, 상기 라이트 선입선출기 엠프티 신호가 액티브 레벨일 경우 상기 데이터 패킷의 출력이 중지된다. 동일한 개념으로, 상기 리드 선입선출기로부터 상기 데이터 패킷이 출력될 때는 상기 리드 선입선출기 내에 저장된 데이터가 없음을 알리는 리드 선입선출기 엠프티 신호가 발생되고, 상기 리드 선입선출기 엠프티 신호가 비액티브 레벨일 경우 상기 데이터 패킷이 출력되며, 상기 리드 선입선출기 엠프티 신호가 액티브 레벨일 경우 상기 데이터 패킷의 출력이 중지된다.
한편, 상기 데이터 패킷은, 상기 제어 관련 정보가 저장되는 패킷해드 영역 및 상기 데이터가 저장되는 데이터 영역으로 이루어진다. 이때, 상기 패킷해드에는, 상기 데이터 패킷의 길이를 나타내는 패킷 길이, 상기 데이터 패킷의 유효 데이터의 비트를 나타내는 유효 비트, 상기 데이터 패킷의 억세스 유닛을 나타내는 억세스 유닛, 상기 데이터 패킷이 전달될 어드레스의 수정 여부를 나타내는 어드레스 수정, 상기 데이터 패킷의 타입을 나타내는 패킷 타입 및 상기 데이터 패킷의 아이디를 나타내는 패킷 아이디 정보를 포함한다. 또한, 상기 데이터에는 대상 데이터 및 상기 대상 데이터를 전달할 어드레스가 포함된다.
한편, 본 발명의 제 2 목적을 달성하기 위한 송신모드에서의 데이터 인터페 이스 방법은, 데이터 버스와 연결된 외부 데이터 처리 시스템으로 데이터를 전송하기 위해서, 상기 데이터 및 상기 데이터의 전송을 위한 제어 관련 정보로 구성된 데이터 패킷을 제 1 클록에 동기되게 출력하는 단계와; 상기 출력된 데이터 패킷을 상기 제 1 클록에 동기되게 순차적으로 저장하고, 상기 저장된 데이터 패킷을 상기 데이터 버스의 동작 클록인 제 2 클록에 동기되게 선입선출로 인출하는 단계; 및 프로토콜 변환을 통해서, 상기 인출된 데이터 패킷을 상기 데이터 버스에 적합한 형태로 변환시킨 뒤, 상기 제 2 클록에 동기되게 상기 데이터 버스로 전송하는 단계로 구성된다.
또한, 본 발명의 제 2 목적을 달성하기 위한 수신모드에서의 데이터 인터페이스 방법은, 데이터 버스로부터 전송되는 데이터 및 상기 데이터의 전송을 위한 제어 관련 정보를 상기 데이터 및 제어 관련 정보로 이루어진 데이터 패킷으로 변환시켜 상기 데이터 버스의 동작 클록인 제 2 클록에 동기되게 출력하는 단계; 및 상기 출력된 데이터 패킷을 상기 제 2 클록에 동기되게 순차적으로 저장하고, 상기 저장된 데이터 패킷을 내부 클록인 제 1 클록에 동기되게 선입선출로 인출하여 입력받는 단계로 이루어진다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
<실시예 1>
도 4는 본 발명의 바람직한 제 1 실시예에 따른 데이터 처리 시스템의 구성 을 나타내는 블록도로서, 비동기 인터페이스를 수행할 수 있도록 구성되는 경우를 도시하고 있다.
도 4를 참조하면, 본 발명의 바람직한 제 1 실시예에 따른 데이터 처리 시스템(100)은 데이터 처리 모듈(110) 및 데이터 인터페이스 모듈(120)로 구성된다. 이때, 상기 데이터 인터페이스 모듈(120)은 라이트 선입선출기(121), 리드 선입선출기(123) 및 프로토콜 인터페이스기(122)로 구성된다.
상기 데이터 처리 모듈(110)은 고유의 데이터 처리 기능을 수행하며, 데이터 버스(200)를 통해서 데이터 버스(200)에 접속된 외부 데이터 처리 시스템(300)과 연동하기 위해서 라이트 선입선출기(121)로 데이터 패킷을 전송하고, 리드 선입선출기(123)로부터 데이터 패킷을 전송 받는다.
이때, 상기 고유의 데이터 처리 기능이란, 데이터 처리 시스템(100)이 갖는 핵심적인 데이터의 처리, 예컨대 앰팩(MPEG) 처리 시스템의 경우 "앰팩 데이터를 처리하는 기능"을 의미하는 것으로, 핵심 기능(Core Function)이라고도 칭할 수 있다.
라이트 선입선출기(121)는 데이터 처리 모듈(110)로부터 전송되는 데이터 패킷을 순차적으로 입력받아 저장하고, 저장된 데이터 패킷을 선입선출 방식으로 인출하여 프로토콜 인터페이스기(122)로 출력한다.
이때, 상기 라이트 선입선출기(121)는 비동기식 선입선출기를 의미한다. 즉, 데이터 패킷의 입력 시에는 데이터 처리 모듈(110)의 동작 클록인 제 1 클록에 동기되고, 데이터 패킷의 출력 시에는 데이터 버스(200) 및 프로토콜 인터페이스기 (122)의 동작 클록인 제 2 클록에 동기된다.
리드 선입선출기(123)는 프로토콜 인터페이스기(122)로부터 전송되는 데이터 패킷을 순차적으로 입력받아 저장하고, 저장된 데이터 패킷을 선입선출 방식으로 인출하여 데이터 처리 모듈(110)로 전송한다.
이때, 상기 리드 선입선출기(123)는 비동기식 선입선출기를 의미한다. 즉, 데이터 패킷의 입력 시에는 데이터 버스(200) 및 프로토콜 인터페이스기(122)의 동작 클록인 제 2 클록에 동기되고, 데이터 패킷의 출력 시에는 데이터 처리 모듈(110)의 동작 클록인 제 1 클록에 동기된다.
상기 프로토콜 인터페이스기(122)는 데이터 버스(200)와 연결되어, 라이트 선입선출기(121)로부터 출력되는 데이터 패킷을 데이터 버스(200)에 적합한 형태로 변환시켜 데이터 버스(200)에 전송하고, 데이터 버스(200)로부터 전송되는 데이터를 상기 데이터 패킷의 형태로 변환시켜 출력한다.
즉, 라이트 선입선출기(121)로부터 출력되는 데이터 패킷을 입력받은 뒤, 프로토콜 변환을 수행하여 패킷 인터페이스를 데이터 버스 인터페이스로 변환시켜 데이터 버스(200)로 출력하고, 데이터 버스(200)로부터 전달되는 데이터를 입력받아 프로토콜 변환을 수행하여 패킷 인터페이스로 변환시킨 뒤, 데이터 패킷을 리드 선입선출기(123)로 전송하는 기능을 수행한다.
이때, 상기 데이터 버스(200)는 표준 인터페이스 버스(Standard Interface Bus)를 의미하는 것으로, 프로토콜 인터페이스기(122)는 데이터 처리 시스템(100)을 표준 인터페이스 버스와 호환시키는 역할을 수행하는 것이다. 이를 통하여 데이 터 처리 시스템(100)의 호환성을 높일 수 있다.
한편, 데이터 처리 모듈(110)에서 전송되어 라이트 선입선출기(121)에 저장된 뒤 프로토콜 인터페이스기(122)로 전송되는 데이터 패킷, 또는 프로토콜 인터페이스기(122)에서 전송되어 리드 선입선출기(123)에 저장된 뒤 데이터 처리 모듈(110)로 전송되는 데이터 패킷에는 데이터와 상기 데이터의 전송을 위한 제어 관련 정보가 포함된다.
도 5는 도 4에 도시된 데이터 처리 모듈(110)과, 선입선출기(121, 123) 및 프로토콜 인터페이스(122)기간에 교환되는 데이터 패킷의 구조를 도시하고 있다.
도 5를 참조하면, 데이터 패킷(400)은 제어 관련 정보를 함유하는 32비트의 패킷해드(PHEAD : Packet HEAD) 영역(410) 및 0비트 이상의 데이터가 저장되는 32비트의 데이터 영역(420)으로 구성된다. 이때, 데이터 패킷(400)은 32비트를 갖는 데이터 영역(420)을 다수 개 구비할 수도 있다.
도 6은 도 5에 도시된 패킷해드 영역(410)의 구성을 도시하고 있다.
도 6을 참조하면, 패킷해드의 영역(410)의 구성은 다음과 같다.
1. 패킷 길이(Packet Length) 정보 영역(411) : 패킷의 길이를 나타내는 정보가 저장되는 영역으로 32비트 중 [15:0]번지 즉, 16비트가 할당된다.
2. 유효 비트(Remaining Valid bits) 정보 영역(412) : 32비트의 데이터 스트림(Stream)의 마지막 워드(Word)에서 몇 비트만 유효한 데이터인지를 나타내는 정보가 저장되는 영역으로 32비트 중 [20:16]번지 즉, 5비트가 할당된다.
3. 억세스 유닛(Access Unit) 정보 영역(413) : 억세스 유닛을 나타내는 정 보가 저장되는 영역으로 32비트 중 [22:21]번지 즉, 2비트가 할당된다. 상기 억세스 유닛은 바이트(byte), 하프 워드(half word), 워드(word) 등의 종류가 있다.
4. 어드레스 수정(Address Modifier) 정보 영역(414) : 어드레스의 수정 여부를 나타내는 정보가 저장되는 영역으로 32비트 중 [23]번지 즉, 1비트가 할당된다. 어드레스 수정 정보는 "No change" 또는 "Incremental Change in Address" 중 어느 하나이다.
5. 패킷 타입(Packet Type) 정보 영역(415) : 패킷의 타입 나타내는 정보가 저장되는 영역으로 32비트 중 [27:24]번지 즉, 4비트가 할당된다. 예를 들면, "Read/Write", "Critical Access" 등이 있다.
6. 패킷 아이디(Packet ID) 정보 영역(416) : 패킷 아이디를 나타내는 정보가 저장되는 영역으로 32비트 중 [31:28]번지 즉, 4비트가 할당된다. 이는 기능 확장용 필드로 사용될 수 있다.
이러한 데이터 패킷 구조를 사용하는 예를 몇 가지 들면,
0x0010_8000번지에 0x1234_5678을 싱글 라이트(Single Write)하는 동작을 수행하기 위한 데이터 패킷(400)의 경우는 다음과 같다.
PHEAD : Write, No Change in Address, Word, Valid 32bits, Length=2
D0(Data0) : 0x0010_8000 (어드레스를 표시)
D1(Data1) : 0x1234_5678 (라이트하고자 하는 데이터를 표시)
또한, 0x0010_8000번지에 0x1234_5678을, 0x0010_8004번지에 0xaaaa_bbbb를 버스트 라이트(Burst Write)하는 경우 데이터 패킷(400)의 형태는 다음과 같다.
PHEAD : Write, Increment in Address, word, valid 32bits, length=3
D0(Data0) : 0x0010_8000 (어드레스를 표시)
D1(Data1) : 0x1234_5678 (라이트하고자 하는 제 1 데이터를 표시)
D2(Data2) : 0xaaaa_bbbb (라이트하고자 하는 제 2 데이터를 표시)
이때, 패킷 해드에서 "Increment in Address"(4번지씩 어드레스를 증가)라고 정의되어 있기 때문에 0x0010_8000번지에는 0x1234_5678이 저장되고, 0x0010_8000번지보다 4증가한 0x0010_8004번지에 0xaaaa_bbbb가 저장된다.
이와 같이, 패킷해드 영역(410) 각 영역(411~416)에 해당 제어 관련 데이터를 저장하고, 데이터 영역(420)에 일반 데이터인 어드레스 및 라이트하고자 하는 데이터를 표시함으로써 데이터 패킷(400)이 이루어진다.
따라서, 제어 관련 정보 및 데이터가 모두 라이트 선입선출기(121) 및 리드 선입선출기(123)를 통해서 정형화된 데이터 패킷(400) 형태로 전송되므로, 비동기 선입선출기인 라이트 선입 선출기(121)와 리드 선입선출기(123)에 의해서 비동기식 인터페이스가 가능하고, 로직간의 구분이 명확해져서 재사용성이 높이지게 된다.
그러나 이에 비해서, 앞서 언급했던 도 3에 도시된 종래의 데이터 인터페이스 모듈(44)에서는 제어 관련 정보는 인터페이스 제어 로직(45)을 통하여 정형화되지 않은 형태로 전송되고, 데이터만 라이트 선입선출기(46) 및 리드 선입선출기(47)를 통해서 별도의 정형화된 형태로 전송되었기 때문에 그에 수반된 문제점이 발생하였던 것이다.
도 7은 데이터의 송신을 위해서, 도 4에 도시된 데이터 처리 모듈(110)로부터 전송되는 데이터 패킷이 라이트 선입선출기로 저장되는 과정을 설명하기 위한 타이밍도이다.
먼저, 도 7에 도시된 주요 신호들을 설명하면 다음과 같다.
1. 라이트 선입선출기 인큐(Enqueue) 신호 : 라이트 선입선출기(121)에 데이터 패킷이 저장됨을 알리는 신호이다. 이 라이트 선입선출기 인큐 신호가 하이 레벨(High Level) 즉, 액티브 레벨(Active Level)일 때 데이터 패킷의 내용이 라이트 선입선출기(121)에 저장된다.
2. 패킷 데이터 : 데이터 패킷의 내용을 나타내는 신호이다. 도 7에서 저장되는 패킷 데이터는 앞서 설명한 0x0010_8000번지에 0x1234_5678을, 0x0010_8004번지에 0xaaaa_bbbb를 버스트 라이트하는 내용을 가지는 데이터 패킷으로 한다. 따라서, 데이터 패킷은 PHEAD, D0, D1 및 D2로 구성되며, D0에는 어드레스(ADRR), D1에는 제 1 데이터(DATA1), D2에는 제 2 데이터(DATA2)가 각각 저장되어 있을 것이다.
3. 데이터 패킷 시작 신호 : 데이터 패킷의 시작(SoP : Start of Packet)을 알리는 신호이다.
4. 라이트 선입선출기 풀(Full) 신호 : 라이트 선입선출기(121)가 가득 차서 데이터의 저장이 불가능할 경우에 액티브 레벨로 천이되는 신호. 라이트 선입 선출기 풀 신호가 액티브 레벨일 경우에는 라이트 선입선출기 인큐 신호는 액티브 레벨 이 될 수 없다. 즉, 데이터 패킷의 저장이 불가능하다.
도 7을 참조하면, 라이트 선입선출기(121)에 저장될 공간의 존재하여 라이트 선입선출기 풀 신호가 로우 레벨(Low Level) 즉, 비액티브 레벨(Non-active Level)인 상태에서, 데이터 처리 모듈(110)로부터 데이터 패킷이 전송되면, 라이트 선입선출기 인큐 신호가 비액티브 레벨에서 액티브 레벨로 천이되면서 패킷 데이터 즉, PHEAD, ADDR, DATA0이 순차적으로 저장된다.
이때, PHEAD의 입력 시에 함께 데이터 패킷 시작 신호가 액티브 레벨로 천이된다. 이 데이터 패킷 시작 신호의 기능을 이용하여 입력되는 데이터 패킷 마다 에프에스엠(FSM : Finite State Machine)을 초기화시킬 수 있다. 이러한 기능을 이용해서 이전에 입력되었던 데이터 패킷의 처리에 오류가 발생하여 에프에스엠이 원치 않는 상태로 머물러 있더라도 현재 입력되는 데이터 패킷을 정상적으로 처리할 수 있다.
한편, DATA0까지 저장된 상태에서 라이트 선입선출기(121)가 풀 상태가 되면 라이트 선입선출기 풀 신호가 액티브 레벨이되고, 이와 함께 데이터의 입력이 중지된다. 이어서, 일정 시간이 지나 라이트 선입선출기의 풀 상태가 해제되면 다시 라이트 선입선출기 인큐 신호가 액티브 레벨이 되어 DATA1이 입력된다.
이와 같은 동작을 통하여 데이터 처리 모듈(110)에서 전송되는 데이터 패킷이 라이트 선입선출기(121)에 저장되게 된다. 이때, 상기 신호들은 모두 데이터 처리 모듈의 동작 클록과 동일한 제 1 클록에 동기되어 수행된다.
도 8은 도 7에 도시된 과정을 통해서 라이트 선입선출기(121)에 저장된 데이터 패킷의 내용이 프로토콜 인터페이스기(122)로 인출되는 과정을 설명하기 위한 타이밍도이다.
먼저, 도 8에 도시된 주요 신호들을 설명하면 다음과 같다.
1. 라이트 선입선출기 디큐(dequeue) 신호 : 라이트 선입선출기(121)에서 데이터 패킷이 인출됨을 알리는 신호이다. 이 라이트 선입선출기 디큐 신호가 액티브 레벨일 때 데이터 패킷의 내용이 라이트 선입선출기(121)로부터 인출된다.
2. 패킷 데이터 : 데이터 패킷의 내용을 나타내는 신호이다. 도 8에서 인출되는 패킷 데이터는 앞서 설명한 도 8에서와 동일하다. 즉, 데이터 패킷은 PHEAD, D0, D1 및 D2로 구성되며, D0에는 어드레스(ADRR), D1에는 제 1 데이터(DATA1), D2에는 제 2 데이터(DATA2)가 저장되어 있을 것이다.
3. 데이터 패킷 시작 신호 : 데이터 패킷의 시작(SoP : Start of Packet)을 알리는 신호이다.
4. 라이트 선입선출기 엠프티(Empty) 신호 : 라이트 선입선출기(121)가 비어 있어서 데이터의 인출이 불가능할 경우에 액티브 레벨로 천이되는 신호. 라이트 선입 선출기 엠프티 신호가 액티브 레벨일 경우에는 라이트 선입선출기 디큐 신호는 액티브 레벨이 될 수 없다. 즉, 데이터 패킷의 인출이 불가능하다.
도 8을 참조하면, 라이트 선입선출기(121)에 데이터 패킷이 존재하여 라이트 선입선출기 엠프티 신호가 비액티브 레벨인 상태에서, 프로토콜 인터페이스기(122)로부터 데이터 패킷의 인출이 요청되면, 라이트 선입선출기 디큐 신호가 액티브 레 벨로 천이되면서 패킷 데이터 즉, PHEAD, ADDR, DATA0, DATA1이 순차적으로 인출된다.
이때, PHEAD의 인출 시에 함께 데이터 패킷 시작 신호가 액티브 레벨로 천이된다. 이는 앞서 언급했듯이, 데이터 패킷의 처리에 오류가 발생하여 에프에스엠이 원치 않는 상태로 머물러 있더라도 현재 입력되는 데이터 패킷을 정상적으로 처리하기 위함이다.
이와 같은 동작을 통하여 라이트 선입선출기(121)에 저장된 데이터 패킷이 인출되어 프로토콜 인터페이스기(122)로 전송되게 된다. 이때, 상기 신호들은 모두 프로토콜 인터페이스기(122)의 동작 클록과 동일한 제 2 클록에 동기되어 수행된다.
도 9는 도 8에 도시된 동작을 통하여 프로토콜 인터페이스기(122)에 저장된 데이터 패킷이 데이터 버스(200)의 인터페이스로 변환되어 출력되는 상태를 설명하기 위한 타이밍도이다.
도 9를 참조하면, 데이터 패킷의 내용에 대응하여 저장될 데이터의 주소 ADDR, ADDR+4(DATA1을 저장하기 위한 주소, 이는 패킷해드에 정의되어 있음) 및 저장될 데이터 DATA0과 DATA1이 생성되어져 있음을 알 수 있다. 이때, 상기 신호들의 프로세스는 제 2 클록을 통하여 이루어진다.
도 10은 데이터의 패킷의 수신을 위해서 도 4에 도시된 프로토콜 인터페이스 기(122)로부터 전송되는 데이터 패킷이 리드 선입선출기(123)로 저장되는 과정을 설명하기 위한 타이밍도이다.
먼저, 도 10에 도시된 주요 신호들을 설명하면 다음과 같다.
1. 리드 선입선출기 인큐(Enqueue) 신호 : 리드 선입선출기(123)에 데이터 패킷이 저장됨을 알리는 신호이다. 이 리드 선입선출기 인큐 신호가 액티브 레벨일 때 데이터 패킷의 내용이 리드 선입선출기(123)에 저장된다.
2. 패킷 데이터 : 데이터 패킷의 내용을 나타내는 신호이다. 도 10에서 입력되는 패킷 데이터는 앞서 설명한 PHEAD, D0, D1 및 D2와 동일하다고 가정하며, 따라서, D0에는 어드레스(ADRR), D1에는 제 1 데이터(DATA1), D2에는 제 2 데이터(DATA2)가 저장되어 있을 것이다.
3. 데이터 패킷 시작 신호 : 데이터 패킷의 시작(SoP : Start of Packet)을 알리는 신호이다.
4. 리드 선입선출기 풀(Full) 신호 : 리드 선입선출기(123)가 가득 차서 데이터의 저장이 불가능할 경우에 액티브 레벨로 천이되는 신호. 리드 선입 선출기(123) 풀 신호가 액티브 레벨일 경우에는 리드 선입선출기 인큐 신호는 액티브 레벨이 될 수 없다. 즉, 데이터 패킷의 저장이 불가능하다.
도 10을 참조하면, 리드 선입선출기(123)에 저장될 공간의 존재하여 리드 선입선출기 풀 신호가 비액티브 레벨인 상태에서, 프로토콜 인터페이스기(122)로부터 데이터 패킷이 전송되면, 리드 선입선출기 인큐 신호가 액티브 레벨로 천이되면서 패킷 데이터 즉, PHEAD, ADDR, DATA0이 순차적으로 저장된다.
이때, PHEAD의 입력 시에 함께 데이터 패킷 시작 신호가 액티브 레벨로 천이된다. 이는 앞서 설명한 바와 같이, 데이터 패킷의 처리에 오류가 발생하여 에프에스엠이 원치 않는 상태로 머물러 있더라도 현재 입력되는 데이터 패킷을 정상적으로 처리할 수 있도록 하기 위함이다.
한편, DATA0까지 저장된 상태에서 리드 선입선출기(123)가 풀 상태가 되면 리드 선입선출기 풀 신호가 액티브 레벨이되고, 이와 함께 데이터의 입력이 중지된다. 이어서, 일정 시간이 지나 리드 선입선출기(123)의 풀 상태가 해제되면 다시 리드 선입선출기 인큐 신호가 액티브 레벨이 되어 DATA1이 입력된다.
이와 같은 동작을 통하여 프로토콜 인터페이스기(122)로부터 전송되는 패킷 데이터가 리드 선입선출기(123)에 저장되게 된다. 이때, 상기 신호들은 모두 프로토콜 인터페이스기(122)의 동작 클록과 동일한 제 2 클록에 동기되어 수행된다.
도 11은 도 10에 도시된 과정을 통해서 리드 선입선출기(123)에 저장된 데이터 패킷의 내용이 데이터 처리 모듈(110)로 인출되는 과정을 설명하기 위한 타이밍도이다.
먼저, 도 11에 도시된 주요 신호들을 설명하면 다음과 같다.
1. 리드 선입선출기 디큐(dequeue) 신호 : 리드 선입선출기(123)에서 데이터 패킷이 인출됨을 알리는 신호이다. 이 리드 선입선출기 디큐 신호가 액티브 레벨일 때 데이터 패킷의 내용이 리드 선입선출기(123)로부터 인출된다.
2. 패킷 데이터 : 데이터 패킷의 내용을 나타내는 신호이다. 도 12에서 인출 되는 패킷 데이터는 앞서 설명한 도 11에서와 동일하다. 즉, 데이터 패킷은 PHEAD, D0, D1 및 D2로 구성되며, D0에는 어드레스(ADRR), D1에는 제 1 데이터(DATA1), D2에는 제 2 데이터(DATA2)가 저장되어 있을 것이다.
3. 데이터 패킷 시작 신호 : 데이터 패킷의 시작(SoP : Start of Packet)을 알리는 신호이다.
4. 리드 선입선출기 엠프티(Empty) 신호 : 리드 선입선출기(123)가 비어 있어서 데이터의 인출이 불가능할 경우에 액티브 레벨로 천이되는 신호. 리드 선입 선출기 엠프티 신호가 액티브 레벨일 경우에는 리드 선입선출기 디큐 신호는 액티브 레벨이 될 수 없다. 즉, 데이터 패킷의 인출이 불가능하다.
도 11을 참조하면, 리드 선입선출기(123)에 데이터 패킷이 존재하여 리드 선입선출기 엠프티 신호가 비액티브 레벨인 상태에서, 데이터 처리 모듈(110)로부터 데이터 패킷의 인출이 요청되면, 리드 선입선출기 디큐 신호가 액티브 레벨로 천이되면서 패킷 데이터 즉, PHEAD, ADDR, DATA0, DATA1이 순차적으로 인출된다.
이때, PHEAD의 인출 시에 함께 데이터 패킷 시작 신호가 액티브 레벨로 천이된다. 이는 앞서 언급했듯이, 데이터 패킷의 처리에 오류가 발생하여 에프에스엠이 원치 않는 상태로 머물러 있더라도 현재 입력되는 데이터 패킷을 정상적으로 처리하기 위함이다.
이와 같은 동작을 통하여 리드 선입선출기(123)에 저장된 데이터 패킷이 인출되어 데이터 처리 모듈(110)로 전송되게 된다. 이때, 상기 신호들은 모두 데이터 처리 모듈(110)의 동작 클록과 동일한 제 1 클록에 동기되어 수행된다.
상술한 설명과 같이 본 발명의 바람직한 제 1 실시예에 따른 데이터 처리 시스템(100)에 의하면, 데이터 처리 모듈(110)과 선입선출기(121, 123) 및 프로토콜 인터페이스기(122)의 연동에 있어서, 제어 관련 정보와 일반 데이터가 모두 정형화된 데이터 패킷을 통하여 연동되므로 각 구성 요소(110, 121, 122, 123)들의 기능적인 구분이 명확하여 교체, 유지보수 등을 수행할 때 호환성 및 재사용이 용이하다.
또한, 비동기식 선입선출기인 라이트 선입선출기(121)와 리드 선입선출기(123)에서 클록이 호환되므로, 데이터 버스(200)의 성능에 종속되지 않고 데이터 처리 모듈(110)의 성능을 최대한 발휘할 수 있게 된다.
한편, 상술한 제 1 실시예에서는 데이터 처리 모듈(110)과 데이터 버스(200)의 동작 클록이 일치하지 않는 경우에 적용되는 데이터 처리 시스템(100)을 설명하였지만, 데이터 처리 모듈(110)과 데이터 버스(200)의 동작 클록이 동일하거나 성능에 영향을 미치지 않을 정도의 미세한 차이라면 이하 설명할 제 2 실시예처럼 시스템을 구성하는 것도 가능하다.
<실시예 2>
도 12는 본 발명의 바람직한 제 2 실시예에 따른 데이터 처리 시스템의 구성을 나타내는 블록도로서, 동기 인터페이스를 수행할 수 있도록 구성되는 경우를 도시하고 있다.
도 12를 참조하면, 본 발명의 바람직한 제 2 실시예에 따른 데이터 처리 시 스템(600)은 앞서 설명했던 제 1 실시예에서와 동일하게, 데이터 처리 모듈(610) 및 데이터 인터페이스 모듈(620)로 구성된다. 이때, 상기 데이터 인터페이스 모듈(620)은 라이트 선입선출기(621), 리드 선입선출기(623) 및 프로토콜 인터페이스(622)기로 구성된다.
다만, 도 12에 도시된 라이트 선입선출기(621)와 리드 선입선출기(623)는 동기식 선입선출기이다. 따라서, 데이터 인터페이스 모듈(610), 라이트 선입선출기(621), 리드 선입선출기(623), 프로토콜 인터페이스기(622) 및 데이터 버스(200)는 모두 동일한 제 3 클록에 동기되어 동작한다.
따라서, 본 발명에 따른 구성에 적용되는 선입선출기의 종류만을 교체함으로써 비동기식 인터페이스 및 동기식 인터페이스를 선택적으로 수행할 수 있음을 알 수 있다.
이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 데이터 버스와의 인터페이스를 위해서 데이터 및 그 데이터를 전송하기 위한 제어 관련 정보를 정형화된 데이터 패 킷 형태로 처리할 수 있다.
따라서, 종래에 제어 관련 정보 및 데이터를 각각 분리하여 인터페이스 하던 데이터 처리 시스템에 비하여 훨씬 간결하며, 시스템 내의 구성 요소(데이터 처리 모듈, 리드 선입 선출기, 라이트 선입선출기, 프로토콜 인터페이스 모듈 등)간의 기능 구분이 명확해져 시스템의 개발 또는 보수 시에 각 구성 요소의 재사용성 및 호환성이 뛰어나다.
또한, 선입선출기의 교체만으로 동기식 인터페이스 및 비동기식 인터페이스를 모두 수행할 수 있는 구성을 가져 데이터 버스의 성능에 관계없이 데이터 처리 모듈의 성능을 네트웍 상에서 최대한 발휘할 수 있도록 하는 장점이 있다.

Claims (57)

  1. 고유의 데이터 처리 기능을 수행하며, 외부 데이터 처리 시스템과 연동하기 위해서 데이터 및 상기 데이터의 전송을 위한 제어 관련 정보를 데이터 패킷의 형태로 입출력하는 데이터 처리 모듈; 및
    상기 외부 데이터 처리 시스템이 접속되어 있는 데이터 버스와 연결되며, 상기 데이터 처리 모듈로부터 출력되는 데이터 패킷을 상기 데이터 버스에 인터페이스시켜 출력하고, 상기 데이터 버스로부터 전송되는 데이터 및 제어 관련 정보를 상기 데이터 패킷의 형태로 변환시켜 상기 데이터 처리 모듈로 전송하는 데이터 인터페이스 모듈을 포함하는 것을 특징으로 하는 데이터 처리 시스템.
  2. 제 1 항에 있어서, 상기 데이터 인터페이스 모듈은,
    상기 데이터 처리 모듈로부터 출력되는 데이터 패킷을 순차적으로 저장한 뒤, 선입선출 방식으로 인출하여 출력하는 라이트 선입선출기;
    상기 데이터 버스와 연결되며, 상기 라이트 선입선출기로부터 출력되는 데이터 패킷의 프로토콜을 상기 데이터 버스로 전송 가능한 프로토콜로 변환시켜 상기 데이터 버스로 전송하고, 상기 데이터 버스로부터 전송되는 상기 데이터 및 제어 관련 정보의 프로토콜을 변환시켜 상기 데이터 패킷의 형태로 출력하는 프로토콜 인터페이스기; 및
    상기 프로토콜 인터페이스기로부터 출력된 데이터 패킷을 순차적으로 저장한 뒤, 선입선출방식으로 인출하여 상기 데이터 처리 모듈로 출력하는 리드 선입선출기를 포함하는 것을 특징으로 하는 데이터 처리 시스템.
  3. 제 2 항에 있어서, 상기 라이트 선입선출기 및 리드 선입선출기는 비동기식 선입선출기인 것을 특징으로 하는 데이터 처리 시스템.
  4. 제 3 항에 있어서, 상기 라이트 선입선출기는 상기 데이터 처리 모듈의 동작 클록인 제 1 클록에 동기되어 상기 데이터 패킷을 입력받아 저장하고, 상기 저장된 데이터 패킷의 출력 시에는 상기 프로토콜 인터페이스기의 동작 클록인 제 2 클록에 동기되는 것을 특징으로 하는 데이터 처리 시스템.
  5. 제 3 항에 있어서, 상기 리드 선입선출기는 상기 프로토콜 인터페이스기의 동작 클록인 제 2 클록에 동기되어 상기 데이터 패킷을 입력받아 저장하고, 상기 저장된 데이터 패킷의 출력 시에는 상기 데이터 처리 모듈의 동작 클록인 제 1 클록에 동기되는 것을 특징으로 하는 데이터 처리 시스템.
  6. 제 5 항에 있어서, 제 2 클록은 상기 데이터 버스의 동작 클록과 동일한 것을 특징으로 하는 데이터 처리 시스템.
  7. 제 2 항에 있어서, 상기 라이트 선입선출기 및 리드 선입선출기는 동기식 선입선출기인 것을 특징으로 하는 데이터 처리 시스템.
  8. 제 7 항에 있어서, 상기 라이트 선입선출기, 상기 리드 선입선출기, 상기 데이터 처리 모듈 및 상기 프로토콜 인터페이스기는 동일한 클록에 동기되는 것을 특징으로 하는 데이터 처리 시스템.
  9. 제 8 항에 있어서, 상기 클록은 데이터 버스의 동작 클록과 동일한 것을 특징으로 하는 데이터 처리 시스템.
  10. 제 2 항에 있어서, 상기 라이트 선입선출기에 상기 데이터 패킷이 입력될 때는 상기 라이트 선입선출기의 데이터 저장 공간이 없음을 알리는 라이트 선입선출 기 풀 신호가 발생되고, 상기 라이트 선입선출기 풀 신호가 비액티브 레벨일 경우 상기 데이터 패킷이 입력되며, 상기 라이트 선입선출기 풀 신호가 액티브 레벨일 경우 상기 데이터 패킷의 입력이 중지되는 것을 특징으로 하는 데이터 처리 시스템.
  11. 제 2 항에 있어서, 상기 리드 선입선출기에 상기 데이터 패킷이 입력될 때는 상기 리드 선입선출기의 데이터 저장 공간이 없음을 알리는 리드 선입선출기 풀 신호가 발생되고, 상기 리드 선입선출기 풀 신호가 비액티브 레벨일 경우 상기 데이터 패킷이 입력되며, 상기 리드 선입선출기 풀 신호가 액티브 레벨일 경우 상기 데이터 패킷의 입력이 중지되는 것을 특징으로 하는 데이터 처리 시스템.
  12. 제 2 항에 있어서, 상기 라이트 선입선출기로부터 상기 데이터 패킷이 출력될 때는 상기 라이트 선입선출기 내에 저장된 데이터가 없음을 알리는 라이트 선입선출기 엠프티 신호가 발생되고, 상기 라이트 선입선출기 엠프티 신호가 비액티브 레벨일 경우 상기 데이터 패킷이 출력되며, 상기 라이트 선입선출기 엠프티 신호가 액티브 레벨일 경우 상기 데이터 패킷의 출력이 중지되는 것을 특징으로 하는 데이터 처리 시스템.
  13. 제 2 항에 있어서, 상기 리드 선입선출기로부터 상기 데이터 패킷이 출력될 때는 상기 리드 선입선출기 내에 저장된 데이터가 없음을 알리는 리드 선입선출기 엠프티 신호가 발생되고, 상기 리드 선입선출기 엠프티 신호가 비액티브 레벨일 경우 상기 데이터 패킷이 출력되며, 상기 리드 선입선출기 엠프티 신호가 액티브 레벨일 경우 상기 데이터 패킷의 출력이 중지되는 것을 특징으로 하는 데이터 처리 시스템.
  14. 제 1 항에 있어서, 상기 데이터 패킷은,
    상기 제어 관련 정보가 저장되는 패킷해드 영역; 및
    상기 데이터가 저장되는 데이터 영역을 포함하는 것을 특징으로 하는 데이터 처리 시스템.
  15. 제 14 항에 있어서, 상기 패킷해드 영역은 32비트가 할당되는 것을 특징으로 하는 데이터 처리 시스템.
  16. 제 14 항에 있어서, 상기 데이터 영역은 32비트가 할당되는 것을 특징으로 하는 데이터 처리 시스템.
  17. 제 14 항에 있어서, 상기 데이터 패킷에는 다수개의 데이터 영역이 포함되는 것을 특징으로 하는 데이터 처리 시스템.
  18. 제 14 항에 있어서, 상기 패킷해드에는,
    상기 데이터 패킷의 길이를 나타내는 패킷 길이;
    상기 데이터 패킷의 유효 데이터의 비트를 나타내는 유효 비트;
    상기 데이터 패킷의 억세스 유닛을 나타내는 억세스 유닛;
    상기 데이터 패킷이 전달될 어드레스의 수정 여부를 나타내는 어드레스 수정;
    상기 데이터 패킷의 타입을 나타내는 패킷 타입; 및
    상기 데이터 패킷의 아이디를 나타내는 패킷 아이디 정보 중 적어도 어느 하나가 포함되는 것을 특징으로 하는 데이터 처리 시스템.
  19. 제 18 항에 있어서, 상기 패킷해드는 상기 패킷 길이, 유효 비트, 억세스 유닛, 어드레스 수정, 패킷 타입 및 패킷 아이디를 저장하기 위해 16비트, 5비트, 2 비트, 1비트, 4비트 및 4비트의 영역을 각각 할당되는 것을 특징으로 하는 데이터 처리 시스템.
  20. 제 18 항에 있어서, 상기 패킷 아이디를 나타내는 정보가 저장되는 영역은 기능 확장용 필드로 사용되는 것을 특징으로 하는 데이터 처리 시스템.
  21. 제 18 항에 있어서, 상기 유효 비트는 상기 데이터 패킷의 마지막 워드에서 몇 비트만 유효한 데이터인지를 나타내는 정보인 것을 특징으로 하는 데이터 처리 시스템.
  22. 제 18 항에 있어서, 상기 억세스 유닛은 바이트, 하프 워드 및 워드 중 어느 하나인 것을 특징으로 하는 데이터 처리 시스템.
  23. 제 14 항에 있어서, 패킷해드가 입력 및 출력 될 때는 상기 데이터 패킷의 시작을 알리는 데이터 패킷 시작 신호가 액티브 레벨이 되는 것을 특징으로 하는 데이터 처리 시스템.
  24. 제 23 항에 있어서, 상기 데이터 인터페이스 모듈은 상기 데이터 패킷 시작 신호를 이용하여, 상기 입출력되는 데이터 패킷마다 에프에스엠을 초기화시키는 것을 특징으로 하는 데이터 처리 시스템.
  25. 제 1 항에 있어서, 상기 데이터에는 대상 데이터 및 상기 대상 데이터를 전달할 어드레스가 포함되는 것을 특징으로 하는 데이터 처리 시스템.
  26. 제 1 항에 있어서, 상기 데이터 버스는 표준 인터페이스 버스인 것을 특징으로 하는 데이터 처리 시스템.
  27. 제 1 항에 있어서, 상기 고유의 데이터 처리 기능은 상기 데이터 처리 시스템의 핵심 기능인 것을 특징으로 하는 데이터 처리 시스템.
  28. 데이터 버스와 연결된 외부 데이터 처리 시스템으로 데이터를 전송하기 위해 서, 상기 데이터 및 상기 데이터의 전송을 위한 제어 관련 정보로 구성된 데이터 패킷을 제 1 클록에 동기되게 출력하는 단계;
    상기 출력된 데이터 패킷을 상기 제 1 클록에 동기되게 순차적으로 저장하고, 상기 저장된 데이터 패킷을 상기 데이터 버스의 동작 클록인 제 2 클록에 동기되게 선입선출로 인출하는 단계; 및
    프로토콜 변환을 통해서, 상기 인출된 데이터 패킷을 상기 데이터 버스에 적합한 형태로 변환시킨 뒤, 상기 제 2 클록에 동기되게 상기 데이터 버스로 전송하는 단계를 포함하는 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  29. 제 28 항에 있어서, 상기 제 1 클록과 상기 제 2 클록은 동일하지 않은 클록인 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  30. 제 28 항에 있어서, 상기 제 1 클록과 상기 제 2 클록은 동일한 클록인 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  31. 제 28 항에 있어서, 상기 데이터 패킷은,
    상기 제어 관련 정보가 저장되는 패킷해드 영역; 및
    상기 데이터가 저장되는 데이터 영역을 포함하는 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  32. 제 31 항에 있어서, 상기 패킷해드 영역은 32비트가 할당되는 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  33. 제 31 항에 있어서, 상기 데이터 영역은 32비트가 할당되는 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  34. 제 31 항에 있어서, 상기 데이터 패킷에는 다수개의 데이터 영역이 포함되는 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  35. 제 31 항에 있어서, 상기 패킷해드에는,
    상기 데이터 패킷의 길이를 나타내는 패킷 길이;
    상기 데이터 패킷의 유효 데이터의 비트를 나타내는 유효 비트;
    상기 데이터 패킷의 억세스 유닛을 나타내는 억세스 유닛;
    상기 데이터 패킷이 전달될 어드레스의 수정 여부를 나타내는 어드레스 수정;
    상기 데이터 패킷의 타입을 나타내는 패킷 타입; 및
    상기 데이터 패킷의 아이디를 나타내는 패킷 아이디 정보 중 적어도 어느 하나가 포함되는 것을 특징으로 송신모드에서의 데이터 인터페이스 방법.
  36. 제 35 항에 있어서, 상기 패킷해드는 상기 패킷 길이, 유효 비트, 억세스 유닛, 어드레스 수정, 패킷 타입 및 패킷 아이디를 저장하기 위해 16비트, 5비트, 2비트, 1비트, 4비트 및 4비트의 영역을 각각 할당되는 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  37. 제 35 항에 있어서, 상기 패킷 아이디를 나타내는 정보가 저장되는 영역은 기능 확장용 필드로 사용되는 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  38. 제 35 항에 있어서, 상기 유효 비트는 상기 데이터 패킷의 마지막 워드에서 몇 비트만 유효한 데이터인지를 나타내는 정보인 것을 특징으로 하는 송신모드에서 의 데이터 인터페이스 방법.
  39. 제 35 항에 있어서, 상기 억세스 유닛은 바이트, 하프 워드 및 워드 중 어느 하나인 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  40. 제 31 항에 있어서, 패킷해드가 입력 및 출력 될 때는 상기 데이터 패킷의 시작을 알리는 데이터 패킷 시작 신호가 액티브 레벨이 되는 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  41. 제 40 항에 있어서, 상기 데이터 패킷 시작 신호를 이용하여, 상기 입출력되는 데이터 패킷마다 에프에스엠을 초기화시키는 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  42. 제 28 항에 있어서, 상기 데이터에는 대상 데이터 및 상기 대상 데이터를 전달할 어드레스가 포함되는 것을 특징으로 하는 송신모드에서의 데이터 인터페이스 방법.
  43. 데이터 버스로부터 전송되는 데이터 및 상기 데이터의 전송을 위한 제어 관련 정보를 상기 데이터 및 제어 관련 정보로 이루어진 데이터 패킷으로 변환시켜 상기 데이터 버스의 동작 클록인 제 2 클록에 동기되게 출력하는 단계; 및
    상기 출력된 데이터 패킷을 상기 제 2 클록에 동기되게 순차적으로 저장하고, 상기 저장된 데이터 패킷을 내부 클록인 제 1 클록에 동기되게 선입선출로 인출하여 입력받는 단계를 포함하는 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  44. 제 43 항에 있어서, 상기 제 1 클록과 상기 제 2 클록은 동일하지 않은 클록인 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  45. 제 43 항에 있어서, 상기 제 1 클록과 상기 제 2 클록은 동일한 클록인 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  46. 제 43 항에 있어서, 상기 데이터 패킷은,
    상기 제어 관련 정보가 저장되는 패킷해드 영역; 및
    상기 데이터가 저장되는 데이터 영역을 포함하는 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  47. 제 43 항에 있어서, 상기 패킷해드 영역은 32비트가 할당되는 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  48. 제 43 항에 있어서, 상기 데이터 영역은 32비트가 할당되는 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  49. 제 43 항에 있어서, 상기 데이터 패킷에는 다수개의 데이터 영역이 포함되는 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  50. 제 43 항에 있어서, 상기 패킷해드에는,
    상기 데이터 패킷의 길이를 나타내는 패킷 길이;
    상기 데이터 패킷의 유효 데이터의 비트를 나타내는 유효 비트;
    상기 데이터 패킷의 억세스 유닛을 나타내는 억세스 유닛;
    상기 데이터 패킷이 전달될 어드레스의 수정 여부를 나타내는 어드레스 수정;
    상기 데이터 패킷의 타입을 나타내는 패킷 타입; 및
    상기 데이터 패킷의 아이디를 나타내는 패킷 아이디 정보 중 적어도 어느 하나가 포함되는 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  51. 제 50 항에 있어서, 상기 패킷해드는 상기 패킷 길이, 유효 비트, 억세스 유닛, 어드레스 수정, 패킷 타입 및 패킷 아이디를 저장하기 위해 16비트, 5비트, 2비트, 1비트, 4비트 및 4비트의 영역을 각각 할당되는 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  52. 제 50 항에 있어서, 상기 패킷 아이디를 나타내는 정보가 저장되는 영역은 기능 확장용 필드로 사용되는 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  53. 제 50 항에 있어서, 상기 유효 비트는 상기 데이터 패킷의 마지막 워드에서 몇 비트만 유효한 데이터인지를 나타내는 정보인 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  54. 제 50 항에 있어서, 상기 억세스 유닛은 바이트, 하프 워드 및 워드 중 어느 하나인 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  55. 제 46 항에 있어서, 패킷해드가 입력 및 출력 될 때는 상기 데이터 패킷의 시작을 알리는 데이터 패킷 시작 신호가 액티브 레벨이 되는 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  56. 제 55 항에 있어서, 상기 데이터 패킷 시작 신호를 이용하여, 상기 입출력되는 데이터 패킷마다 에프에스엠을 초기화시키는 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
  57. 제 43 항에 있어서, 상기 데이터에는 대상 데이터 및 상기 대상 데이터를 전달할 어드레스가 포함되는 것을 특징으로 하는 수신모드에서의 데이터 인터페이스 방법.
KR1020050010064A 2005-02-03 2005-02-03 데이터 처리 시스템 및 송수신 모드에서의 데이터인터페이스 방법 KR100597468B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050010064A KR100597468B1 (ko) 2005-02-03 2005-02-03 데이터 처리 시스템 및 송수신 모드에서의 데이터인터페이스 방법
US11/340,706 US7558285B2 (en) 2005-02-03 2006-01-27 Data processing system and data interfacing method thereof
CN2006100089468A CN1819554B (zh) 2005-02-03 2006-02-05 数据处理系统及其数据接口连接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050010064A KR100597468B1 (ko) 2005-02-03 2005-02-03 데이터 처리 시스템 및 송수신 모드에서의 데이터인터페이스 방법

Publications (1)

Publication Number Publication Date
KR100597468B1 true KR100597468B1 (ko) 2006-07-05

Family

ID=36756494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050010064A KR100597468B1 (ko) 2005-02-03 2005-02-03 데이터 처리 시스템 및 송수신 모드에서의 데이터인터페이스 방법

Country Status (3)

Country Link
US (1) US7558285B2 (ko)
KR (1) KR100597468B1 (ko)
CN (1) CN1819554B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8510485B2 (en) * 2007-08-31 2013-08-13 Apple Inc. Low power digital interface
CN102253916B (zh) * 2010-05-21 2013-09-18 淮阴工学院 同异步转换的双端双通道fifo
CN102339258B (zh) * 2010-07-16 2015-07-22 瑞昱半导体股份有限公司 控制装置与应用该控制装置的数据传送系统及其方法
WO2012033856A1 (en) * 2010-09-07 2012-03-15 Revel Systems, Inc. Point of sale system
CN102404339B (zh) * 2011-12-16 2014-06-18 山石网科通信技术（北京）有限公司 防火墙系统和基于该防火墙系统的数据处理方法
JP5527830B2 (ja) 2012-08-30 2014-06-25 Ｎｅｃインフロンティア株式会社 主装置間インターフェース装置、それを含む主装置システム及び主装置間インターフェース方法
US9706508B2 (en) * 2013-04-05 2017-07-11 Honeywell International Inc. Integrated avionics systems and methods
CN111339003B (zh) * 2020-01-08 2023-12-12 中国船舶集团有限公司第七二四研究所 一种基于fpga的通用多通道数据发送系统及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10254811A (ja) 1997-03-12 1998-09-25 Sony Corp 電子機器制御装置および方法
KR100258866B1 (ko) 1997-12-16 2000-06-15 김영환 피씨아이 버스의 브릿지회로
US6304936B1 (en) 1998-10-30 2001-10-16 Hewlett-Packard Company One-to-many bus bridge using independently and simultaneously selectable logical FIFOS
US7250797B1 (en) * 2001-03-30 2007-07-31 Agere Systems Inc. Event edge synchronization system and method of operation thereof
DE10147148A1 (de) * 2001-09-25 2003-04-24 Siemens Ag Netzübergangseinrichtung und Kommunikationssystem für Echtzeitkommunikationsverbindungen
KR100476895B1 (ko) 2002-05-21 2005-03-18 삼성전자주식회사 가변 가능한 데이터 전송 모드를 갖는 인터페이스 장치 및그것의 동작 방법
CN1549520A (zh) * 2003-05-10 2004-11-24 贵州以太科技信息产业有限责任公司 智能家居系统中通用简化的网关设备实现方法
EP1615106A1 (en) * 2004-07-05 2006-01-11 STMicroelectronics Limited Reset in a system-on-chip circuit
US7366803B1 (en) * 2005-02-23 2008-04-29 Xilinx, Inc. Integrated circuit for buffering data by removing idle blocks to create a modified data stream when memory device is not near empty

Also Published As

Publication number Publication date
CN1819554B (zh) 2011-04-06
CN1819554A (zh) 2006-08-16
US7558285B2 (en) 2009-07-07
US20060171413A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
KR100597468B1 (ko) 데이터 처리 시스템 및 송수신 모드에서의 데이터인터페이스 방법
US8165120B2 (en) Buffering architecture for packet injection and extraction in on-chip networks
EP0239937B1 (en) Serial communications controller
US6925512B2 (en) Communication between two embedded processors
CN102326363B (zh) 具有使用缓冲器描述表的控制器区域网络模块的微控制器
US7570646B2 (en) Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode
WO2009000794A1 (en) Data modification module in a microcontroller
US6473818B1 (en) Apparatus and method in a network interface device for asynchronously generating SRAM full and empty flags using coded read and write pointer values
US6580711B1 (en) Serial interface circuit and signal processing method of the same
CN100472493C (zh) 一种异步先入先出方法、系统及发送装置
CN114721983B (zh) 一种ddr4加速读写装置
US11169947B2 (en) Data transmission system capable of transmitting a great amount of data
EP1971923B1 (en) Method for managing under-runs and a device having under-run management capabilities
CN112231261A (zh) 一种用于axi总线的id号压缩装置
JP3255113B2 (ja) パケットスイッチシステム、これを含む集積回路、パケットスイッチ制御方法、パケットスイッチ制御プログラム記録媒体
CN116048893B (zh) 光纤总线接口的测试方法及相关设备
US20240137025A1 (en) Method of operating a storage device
KR20090027983A (ko) 다중 포트 메모리를 이용한 다중 프로세서의 데이터 전송방법, 패킷의 구조가 기록된 기록매체, 다중 포트 메모리를이용한 다중 프로세서의 데이터 전송 프로토콜 및 다중포트 메모리를 가지는 다중 프로세서 시스템
JP5282124B2 (ja) パケット転送装置およびパケット転送方法
KR200309903Y1 (ko) 범용 비동기 송수신기
CN116756073A (zh) 一种提高SPI slave的读写速度的方法
CN115391264A (zh) 一种RapidIO和万兆以太网协议高速交换系统及方法
KR20010084862A (ko) 다기능 직렬 통신 인터페이스 장치
CN117687947A (zh) 基于PCIe读取位流的方法及装置
JPH07319841A (ja) シリアル制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 14