KR100596809B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100596809B1
KR100596809B1 KR1020050058168A KR20050058168A KR100596809B1 KR 100596809 B1 KR100596809 B1 KR 100596809B1 KR 1020050058168 A KR1020050058168 A KR 1020050058168A KR 20050058168 A KR20050058168 A KR 20050058168A KR 100596809 B1 KR100596809 B1 KR 100596809B1
Authority
KR
South Korea
Prior art keywords
active region
field oxide
stepped
semiconductor device
etching
Prior art date
Application number
KR1020050058168A
Other languages
English (en)
Inventor
남기봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058168A priority Critical patent/KR100596809B1/ko
Application granted granted Critical
Publication of KR100596809B1 publication Critical patent/KR100596809B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, STAR(Step-gated asymmetry recess) 셀을 형성하기 위한 반도체 소자의 제조방법으로서, 액티브영역을 한정하는 필드산화막이 구비된 실리콘기판을 제공하는 단계와, 상기 필드산화막을 포함한 기판 상에 액티브영역의 중앙부를 가리는 마스크패턴을 형성하는 단계와, 상기 액티브영역의 중앙부가 돌출되도록 액티브영역의 양측부를 식각하는 단계와, 상기 마스크패턴을 제거하는 단계와, 상기 액티브영역 중앙부의 네 측면이 모두 노출되도록 필드산화막을 식각하는 단계와, 상기 네 측면이 노출된 상태로 돌출된 중앙부를 갖는 단차진 액티브영역의 단차부에 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1a와 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 사시도.
도 2a와 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 실리콘기판 22 : 필드산화막
23 : 식각마스크 24 : 게이트산화막
25 : 게이트도전막 26 : 게이트 하드마스크막
27 : 게이트 A : 액티브영역
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 리세스 채널을 갖는 반도체 소자의 제조방법에 관한 것이다.
최근, 고집적 모스펫(MOSFET) 소자의 디자인 룰이 100nm급 기술로 급격히 감 소함에 따라 그에 대응하는 셀 트랜지스터의 채널 길이도 매우 감소되는 실정이다. 또한, 실리콘기판의 도핑 농도 증가로 인한 전계(Electric field) 증가에 따른 접합 누설 전류 증가 현상으로 인해 기존의 플래너(planer) 채널 구조를 갖는 트랜지스터의 구조로는 리프레쉬 특성을 향상시키는 데 그 한계점에 이르렀다. 이에 따라, 유효 채널 길이(effective channel length)를 확보할 수 있는 다양한 형태의 리세스 채널(recess channel)을 갖는 모스펫 소자의 구현에 대한 아이디어 및 실제 공정개발 연구가 활발히 진행되고 있다.
이러한 노력의 하나로 최근 STAR(Step-gated asymmetry recess) 셀 구조가 제안되었다. STAR 셀은 액티브영역의 일부를 리세스시켜 상기 액티브영역이 단차지도록 만들고, 이렇게 단차진 액티브영역에 게이트를 형성하여 모스펫 소자에서의 유효 채널 길이를 증가시켜 준 구조로서, 단채널효과를 줄여주어 낮은 문턱전압 도우즈로도 원하는 정도의 문턱전압을 얻을 수 있으며, 그러므로, 모스펫 소자에 걸리는 전계를 낮출 수 있어서, 데이터를 갱신하는 리프레쉬 시간을 기존의 평면형 셀 구조에 비해 3배 이상 증가시킬 수 있다.
특히, 이와 같은 STAR 셀은 기존 공정에 간단한 공정을 추가하거나 변경하여 구현할 수 있으므로, 그 적용이 매우 용이해서 현재로선 메모리 반도체 소자의 고집적화에 따른 문턱전압 마진 및 리프레쉬 시간의 감소 문제를 해결할 수 있는 매우 유효한 방법으로 대두되고 있다.
도 1a 및 도 1b는 종래 기술에 따른 STAR 셀 구조를 갖는 반도체 소자의 제조방법을 설명하기 위한 공정별 사시도로서, 이를 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 액티브영역(A)을 한정하는 필드산화막(2)이 구비된 실리콘기판(1)을 제공하고, 상기 실리콘기판(1) 상에 액티브영역(A)의 중앙부를 가리는 바(bar) 타입의 마스크패턴(3)을 형성한다.
그런다음, 도 1b에 도시된 바와 같이, 상기 마스크패턴(3)에 의해 가려지지 않은 액티브영역(A) 양측부와 필드산화막(2) 영역을 식각하여 단차진 액티브영역(A)을 형성한다. 그런 후, 상기 마스크패턴(3)을 제거한다.
이후, 도시하지는 않았지만, 상기 단차진 액티브영역(A) 상에 비대칭 단차 구조를 갖는 수 개의 게이트(asymmetry step gate)들을 형성하고, 이어서, 상기 게이트 양측 기판 영역에 소오스 및 드레인 영역을 형성한 후, 계속해서, 공지된 일련의 후속 공정을 차례로 진행하여 STAR 셀 구조를 갖는 반도체 소자를 제조한다.
전술한 바와 같이, STAR 셀 구조를 갖는 반도체 소자를 제조하면, 채널의 유효 길이가 증가하므로, 문턱전압 이온주입 농도를 낮출 수 있고, 단채널효과를 억제할 수 있어 소자 특성이 개선된다.
그러나, 종래의 STAR 셀 형성 공정에 따라, 액티브영역(A)을 식각하여 단차진 액티브영역을 형성하면, 도 1b의 S영역과 같이 단차가 발생하는 지점에서 액티브영역의 길이향향으로의 측면만 노출되고, 액티브영역의 폭 방향으로의 측면은 필드산화막(2)에 의해 가려져 노출되지 않는다. 그러므로, 종래 기술에서는 소오스와 드레인간의 전류 흐름이 A영역에 해당하는 기판 영역을 통해서만 이루어지고, 상기 필드산화막(2)에 의해 가려져 노출되지 않는 액티브영역 중앙부의 폭 방향으로의 양측 기판 영역은 채널 영역으로 사용할 수 없어 전류 이동 경로가 매우 제한적이라는 한계가 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 한계를 극복하기 위해 안출된 것으로서, STAR 셀 구조를 갖는 반도체 소자를 제조함에 있어서, 네 측면이 모두 노출된 중앙부를 갖는 단차진 액티브영역을 형성함으로써, 소오스와 드레인간 전류 이동 경로를 확장시켜 소자의 특성을 더욱 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자는, STAR 셀 구조를 갖는 반도체 소자로서, 중앙부가 네 측면이 노출된 상태로 돌출된 액티브영역을 갖는 실리콘기판; 상기 실리콘기판 내에 액티브영역을 한정하도록 형성된 필드산화막; 및 상기 네 측면이 노출된 상태로 돌출된 중앙부를 갖는 단차진 액티브영역의 단차부에 형성된 비대칭 단차 구조의 게이트;를 포함하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, STAR 셀 구조를 갖는 반도체 소자의 제조방법으로서, 액티브영역을 한정하는 필드산화막이 구비된 실리콘기판을 제공하는 단계; 상기 필드산화막을 포함한 기판 상에 액티브영역의 중앙부를 가리는 마스크패턴을 형성하는 단계; 상기 액티브영역의 중앙부가 돌출되도록 액티브영역의 양측부를 식각하는 단계; 상기 마스크패턴을 제거하는 단계; 상기 액티브영역 중앙부의 네 측면이 모두 노출되도록 필드산화막을 식각하는 단계; 및 상기 네 측면이 노출된 상태로 돌출된 중앙부를 갖는 단차진 액티브영역의 단차부에 게이트를 형성하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 마스크패턴은 바(bar) 타입인 것을 특징으로 한다.
상기 필드산화막을 식각하는 단계는 식각된 액티브영역 부분과 유사 높이가 될 때까지 필드산화막을 식각하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2c는 본 발명에 따른 STAR셀 구조를 갖는 반도체 소자를 도시한 사시도이다. 도시된 바와 같이, 본 발명에 따른 반도체 소자는 액티브영역의 중앙부에 있어서 길이 방향에 대해 양측부는 물론 폭 방향에 대한 양측부도 함께 노출된다. 다시말해, 본 발명에 있어서는 돌출된 액티브영역 중앙부의 네 측면 모두가 필드산화막에 의해 덮힘이 없이 노출된다.
그리고, 본 발명의 반도체 소자는 상기 액티브영역을 한정하도록 형성된 필드산화막(22)을 포함하며, 또한, 도 2d에 도시된 바와 같이, 상기 네 측면이 노출된 상태로 돌출된 중앙부를 갖는 단차진 액티브영역의 단차부에 비대칭 단차 구조의 게이트(27)가 형성된 구조를 갖는다.
이 경우, 본 발명은 액티브영역의 길이 방향에 대한 양측면 뿐만 아니라, 폭 방향에 대한 양측면도 전류 이동 경로로 이용할 수 있고, 결과적으로 3차원 구조의 채널을 형성할 수 있으므로, 종래와 비교해 소자 특성을 더욱 향상시킬 수 있다.
이하에서는 전술한 본 발명에 따른 반도체 소자의 제조방법을 도 2a 내지 도 2d를 참조하여 설명하도록 한다.
도 2a를 참조하면, 먼저 액티브영역(A)을 한정하는 필드산화막(22)이 구비된 실리콘기판(21)을 제공하고, 상기 실리콘기판(21) 상에 액티브영역(A)의 중앙부를 가리는 바(bar) 타입의 마스크패턴(23)을 형성한다.
그런다음, 도 2b에 도시된 바와 같이, 상기 마스크패턴(23)에 의해 가려지지 않은 액티브영역(A) 양측부를 선택적으로 식각하여 액티브영역의 중앙부가 돌출되도록 한다. 그런 후, 상기 마스크패턴(23)을 제거한다.
여기서, 상기 액티브영역(A)의 식각시에는 액티브영역(A)만 선택적으로 식각되고 필드산화막(22) 부분은 식각되지 않도록 산화막 대비 실리콘막에 고선택비를 갖는 조건으로 식각공정을 수행한다.
그러므로, 본 발명에서는, 상기 액티브영역(A)의 식각시 바(bar) 타입의 마스크패턴이 형성되지 않은 영역의 노출된 필드산화막(22) 부분이 식각되지 않고, 노출된 액티브영역(A)의 일부 두께만 선택적으로 식각된다.
도 2c를 참조하면, 상기 기판 결과물에 대해 실리콘막 대비 산화막에 고선택비를 갖는 식각조건으로 식각공정을 수행하여 액티브영역(A)은 식각되지 않고 액티브영역(A) 주위의 필드산화막(22)이 선택적으로 식각되도록 한다.
상기 필드산화막(22) 식각은 상기 식각된 액티브영역(A)의 두께 정도로 필드산화막(22)이 제거되도록 수행하며, 이를 통해, 상기 액티브영역(A) 중앙부의 네 측면이 모두 노출되도록 한다.
그러므로, 본 발명에서는, 액티브영역의 길이 방향에 대한 양측면 뿐만 아니라, 폭 방향에 대한 양측면도 전류 이동 경로로 이용되는데, 도 2c에서 액티브 영역의 단자진 부분에 도시된 화살표가 상기한 전류 이동 경로를 나타낸다.
도 2d를 참조하면, 상기 네 측면이 노출된 상태로 돌출된 중앙부를 갖는 단차진 액티브영역(A)의 단차부에 비대칭 단차 구조의 게이트(27)를 형성한다. 도 2d에서 미설명된 도면부호 24, 25, 26은 각각 게이트절연막(24), 게이트도전막(25) 및 게이트 하드마스크막(26)을 가리킨다.
이후, 도시하지는 않았으나, 상기 게이트(27) 양측 기판 영역에 소오스 및 드레인 영역을 형성한 후, 계속해서, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 STAR 셀 구조를 갖는 반도체 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명에 따른 STAR셀 구조를 갖는 반도체 소자는 액티브영역의 중앙부에 있어서 길이 방향에 대해 양측부는 물론 폭 방향에 대한 양측부도 필드산화막에 의해 덮힘이 없이 노출되므로, 액티브영역의 길이 방향에 대한 양측면 뿐만 아니라, 폭 방향에 대한 양측면도 전류 이동 경로로 이용할 수 있다. 그러므로, 본 발명에 따른 STAR셀 구조를 갖는 반도체 소자는, 종래와 비교해 채널 면 적이 증가하여 저항이 감소하고 전류 이동 특성이 효과적으로 향상된다.

Claims (4)

  1. STAR(Step-gated asymmetry recess) 셀 구조를 갖는 반도체 소자로서,
    중앙부가 네 측면이 노출된 상태로 돌출된 액티브영역을 갖는 실리콘기판;
    상기 실리콘기판 내에 액티브영역을 한정하도록 형성된 필드산화막; 및
    상기 네 측면이 노출된 상태로 돌출된 중앙부를 갖는 단차진 액티브영역의 단차부에 형성된 비대칭 단차 구조의 게이트;를 포함하는 것을 특징으로 하는 반도체 소자.
  2. 액티브영역을 한정하는 필드산화막이 구비된 실리콘기판을 제공하는 단계;
    상기 필드산화막을 포함한 기판 상에 액티브영역의 중앙부를 가리는 마스크패턴을 형성하는 단계;
    상기 액티브영역의 중앙부가 돌출되도록 액티브영역의 양측부를 식각하는 단계;
    상기 마스크패턴을 제거하는 단계;
    상기 액티브영역 중앙부의 네 측면이 모두 노출되도록 필드산화막을 식각하는 단계; 및
    상기 네 측면이 노출된 상태로 돌출된 중앙부를 갖는 단차진 액티브영역의 단차부에 게이트를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서, 상기 마스크패턴은 바(bar) 타입인 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 2 항에 있어서, 상기 필드산화막을 식각하는 단계는 식각된 액티브영역 부분과 유사 높이가 될 때까지 필드산화막을 식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020050058168A 2005-06-30 2005-06-30 반도체 소자 및 그 제조방법 KR100596809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058168A KR100596809B1 (ko) 2005-06-30 2005-06-30 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058168A KR100596809B1 (ko) 2005-06-30 2005-06-30 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100596809B1 true KR100596809B1 (ko) 2006-07-04

Family

ID=37183647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058168A KR100596809B1 (ko) 2005-06-30 2005-06-30 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100596809B1 (ko)

Similar Documents

Publication Publication Date Title
KR100511045B1 (ko) 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법
KR100608380B1 (ko) 메모리 소자의 트랜지스터 및 그 제조방법
KR101026479B1 (ko) 반도체 소자 및 그의 제조 방법
KR100510541B1 (ko) 고전압 트랜지스터 및 그 제조 방법
KR20080018710A (ko) 반도체 소자의 제조방법
KR101078726B1 (ko) 반도체 소자 및 그의 제조방법
KR100906643B1 (ko) 웨이브형 리세스게이트의 레이아웃 및 그를 이용한리세스게이트의 제조 방법
KR100596809B1 (ko) 반도체 소자 및 그 제조방법
KR100713915B1 (ko) 돌기형 트랜지스터 및 그의 형성방법
KR100650773B1 (ko) 돌기형 트랜지스터 및 그의 형성방법
KR100973269B1 (ko) 반도체 소자의 게이트 및 그 형성방법
JP3950092B2 (ja) Ｎａｎｄ型不揮発性メモリー装置
KR100695496B1 (ko) 반도체 소자 및 그의 제조 방법
KR20080029660A (ko) 반도체 소자 및 그의 제조 방법
KR100376271B1 (ko) 스플리트 게이트형 플래쉬 메모리 소자의 제조방법
KR100701700B1 (ko) 트랜지스터 및 그 제조방법
KR100713942B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100618710B1 (ko) 반도체 소자의 제조방법
KR20070021504A (ko) 반도체 소자의 제조방법
KR100668840B1 (ko) 반도체 소자의 제조방법
KR100876887B1 (ko) 반도체 소자 및 그의 제조방법
KR100905787B1 (ko) 반도체 소자 및 그의 제조 방법
KR101204917B1 (ko) 한 개의 게이트에 대해 두 개의 트랜지스터를 구비한메모리 소자 및 상기 메모리 소자의 제조 방법
KR100818110B1 (ko) 반도체 소자 및 그의 제조 방법
KR100691009B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee