KR100589023B1 - 안테나 듀플렉서 - Google Patents

안테나 듀플렉서 Download PDF

Info

Publication number
KR100589023B1
KR100589023B1 KR1020000028000A KR20000028000A KR100589023B1 KR 100589023 B1 KR100589023 B1 KR 100589023B1 KR 1020000028000 A KR1020000028000 A KR 1020000028000A KR 20000028000 A KR20000028000 A KR 20000028000A KR 100589023 B1 KR100589023 B1 KR 100589023B1
Authority
KR
South Korea
Prior art keywords
duplexer
acoustic wave
surface acoustic
filter
antenna
Prior art date
Application number
KR1020000028000A
Other languages
English (en)
Other versions
KR20010007114A (ko
Inventor
이카타오사무
사토요시오
마츠다다카시
니시하라도키히로
Original Assignee
후지쯔 가부시끼가이샤
후지쓰 메디아 데바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤, 후지쓰 메디아 데바이스 가부시키가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20010007114A publication Critical patent/KR20010007114A/ko
Application granted granted Critical
Publication of KR100589023B1 publication Critical patent/KR100589023B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2250/00—Indexing scheme relating to dual- or multi-band filters

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Transceivers (AREA)

Abstract

본 발명은 안테나 듀플렉서에 관한 것으로서, 2개의 듀플렉서를 하나의 패키지에 수납한 경우에, 안테나 듀플렉서를 소형화하는 것을 과제로 한다. 2개의 듀플렉서와, 상기 듀플렉서와 외부 회로를 접속하기 위한 접속 단자군으로 구성되고, 상기 각각의 듀플렉서가 각각 중심 주파수가 다른 2개의 탄성 표면파(surface acoustic wave) 필터로 구성되며, 상기 접속 단자군이 외부 안테나와 접속하기 위한 안테나용 단자군과, 외부 회로와 접속하기 위한 송신 단자군과, 외부 회로와 접속하기 위한 수신 단자군으로 이루어져, 상기 안테나 단자군, 송신 단자군 및 수신 단자군이 배치되는 영역이 서로 교차하지 않고 평면적으로 분리되어 있는 것을 특징으로 한다.

Description

안테나 듀플렉서{ANTENNA DUPLEXER}
도 1은 본 발명의 안테나 듀플렉서의 기본 구성도.
도 2는 본 발명의 안테나 듀플렉서에서 이용하는 중심 주파수의 주파수 배치의 실시예를 도시한 도면.
도 3은 본 발명의 안테나 듀플렉서에서 이용하는 중심 주파수의 주파수 배치의 실시예를 도시한 도면.
도 4는 본 발명의 안테나 듀플렉서 패키지 구조의 단면도.
도 5는 본 발명의 안테나 듀플렉서 패키지 구조의 접속 단자 배치도의 일실시예를 도시한 도면.
도 6은 본 발명의 안테나 듀플렉서 패키지 구조의 접속 단자 배치도의 일실시예를 도시한 도면.
도 7은 본 발명의 안테나 듀플렉서와 외부 회로와의 접속 개념도.
도 8은 본 발명의 안테나 듀플렉서 패키지에 있어서의 접속 단자 배선도의 일실시예를 도시한 도면.
도 9는 본 발명의 안테나 듀플렉서 패키지에 있어서의 접속 단자 배선도의 일실시예를 도시한 도면.
도 10은 본 발명의 안테나 듀플렉서 패키지의 각 그룹의 듀플렉서에 있어서, 정합 회로와 접속 단자 사이의 용량 성분과, 상대측 통과 대역의 감쇠량과의 관계 그래프의 일실시예를 도시한 도면.
도 11은 본 발명의 도 6의 접속 단자 배치도에 대응하는 안테나 듀플렉서 패키지의 접속 단자 배선도의 일실시예를 도시한 도면.
도 12는 인쇄 회로 기판상에 스위치를 구비한 경우의 본 발명의 안테나 듀플렉서와 외부 회로와의 접속 개념도.
도 13은 2개의 듀플렉서의 송신 필터 T1, T2 서로 및 수신 필터 Rl, R2 서로의 통과 대역이 오버랩하고 있는 경우의 통과 강도와 주파수의 관계 그래프.
도 14는 본 발명의 안테나 듀플렉서와 외부 회로와의 접속 구성의 개념도.
도 15는 낮은 중심 주파수를 갖는 탄성 표면파 필터(송신용 필터 T1, T2)의 회로 구성도의 일실시예를 도시한 도면.
도 16은 높은 중심 주파수를 갖는 탄성 표면파 필터(수신용 필터 R1, R2)의 회로 구성도의 일실시예를 도시한 도면.
도 17은 도 15의 탄성 표면파 필터가 송신용 필터(T1)로 사용되고 도 16의 탄성 표면파 필터가 수신용 필터(R1)로 사용된 경우의 본 발명의 듀플렉서(D1)의 개략 구성도.
도 18은 도 17에 대응하는 듀플렉서(D1)의 구체적인 회로 구성도의 일실시예를 도시한 도면.
도 19는 도 17에 대응하는 듀플렉서(D1)의 구체적인 회로 구성도의 일실시예를 도시한 도면.
도 20은 사다리형 탄성 표면파 필터의 특성 비교도.
도 21은 수신용 필터(Rl, R2)의 수신 단자측을 공통화한 경우의 듀플렉서의 회로 구성 구성도의 실시예를 도시한 도면.
도 22는 수신용 필터(R1, R2)의 수신 단자측을 공통화한 경우의 듀플렉서의 회로 구성 구성도의 실시예를 도시한 도면.
도 23은 본 발명의 안테나 듀플렉서에 이용하는 듀플렉서의 주파수 특성의 그래프.
도 24는 800 MHz 대의 듀플렉서와, 1.9 GHz 대의 듀플렉서로 이루어지는 안테나 듀플렉서를 도 6에 나타내는 패키지에 탑재한 경우의 주파수 특성의 그래프.
도 25는 정합 회로와 외부 회로에의 배선이 교차하고 있는 경우의 안테나 듀플렉서의 주파수 특성의 그래프.
도 26은 정합 회로와 외부 회로에의 배선이 교차하고 있는 경우의 안테나 듀플렉서의 주파수 특성의 그래프.
도 27은 종래의 안테나 듀플렉서의 구성도.
도 28은 안테나 듀플렉서의 기생 인덕턴스를 변화시킨 경우의 탄성 표면파 필터의 주파수 특성의 그래프.
도 29는 탄성 표면파의 속도와 규격화된 전극막 두께와의 관계 그래프.
도 30은 종래부터 이용되어 있는 휴대 전화의 고주파부의 구성 블럭도.
도 31은 본 발명의 안테나 듀플렉서에 이용하는 필터 칩의 내부 구성의 배치도의 일실시예를 도시한 도면.
도 32는 본 발명의 안테나 듀플렉서에 이용하는 필터 칩의 내부 구성의 배치도의 일실시예를 도시한 도면.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 필터 칩(filer chip)
2 : 필터 칩
3 : 정합 회로(matching circuit)
4 : 캡(cap)
5 : 배선
6 : 외부 회로와의 접속 단자
9 : 안테나 듀플렉서 탑재 위치
10 : 인쇄 회로 기판
D1 : 듀플렉서
D2 : 듀플렉서
D3 : 안테나 듀플렉서
L1 : 정합 회로
L2 : 정합 회로
PA : 전력 증폭기
LNA : 저잡음 증폭기(low noise amplifier)
T1 : 송신용 필터
T2 : 송신용 필터
R1 : 수신용 필터
R2 : 수신용 필터
ANT1 : 안테나 단자
ANT2 : 안테나 단자
Tx1 : 송신 단자
Tx2 : 송신 단자
Rx1 : 수신 단자
Rx2 : 수신 단자
본 발명은 안테나 듀플렉서에 관한 것으로서, 특히 이동체 통신 기기 등에서 이용되는 탄성 표면파 필터를 이용한 안테나 듀플렉서를 여러개 조합한 구성에 관한 것이다.
최근, 이동 통신 시스템의 발전에 따라, 휴대 전화, 휴대형의 정보 단말 등의 이동 통신 기기가 급속히 보급되어, 이들 기기의 소형화 및 고성능화의 요구로부터 이들에 사용되는 부품의 소형화 및 고성능화가 요구되고 있다. 또한, 휴대 전화에 있어서는 아날로그 방식과 디지털 방식의 2개의 종류의 무선 통신 시스템이 이용되고 있고, 무선 통신에 사용하는 주파수도 800MHz ∼ 1GHz 대와, 1.5GHz ∼ 2.0GHz 대로 다방면에 걸쳐 있다.
이들 이동 통신 기기에서는 안테나를 통해서 송수신되는 신호의 분기 및 생성을 행하는 RF부의 부품으로서 안테나 듀플렉서가 이용되고 있다.
도 30은 종래부터 이용되고 있는 휴대 전화의 고주파부의 구성 블럭도를 나타낸다.
마이크로부터 입력된 음성 신호(100)는 변조기(101)에 의해서 휴대 전화 시스템의 변조 방식에 따라 변조 신호(modulated signal)로 변조되고, 국부 발진기(108)에 의해서 소정의 반송 주파수로 변환된 후, 소정의 송신 주파수의 신호만을 선택하는 단간(interstage) 필터(102)를 통과하여, 전력 증폭기(103)에 의해서 원하는 신호 강도까지 증폭되고, 안테나 듀플렉서(105)에 보내여진다. 안테나 듀플렉서(105)는 소정의 송신 주파수의 신호만을 안테나(104)에 이송하고, 안테나(104)에서 무선 신호로서 공기중에 송신된다.
한편, 안테나(104)로 수신된 신호는 안테나 듀플렉서(105)에 보내여지고, 소정의 주파수의 신호만이 선택된다. 선택된 수신 신호는 저잡음 증폭기(106)에 의해 증폭되어, 단간 필터(107)를 경유한 후, 통화 신호만을 IF 필터에 의해 선택하여 복조기(111)에 의해 음성 신호(100)로서 추출된다. 안테나 듀플렉서(105)는 안테나(104)와 소위 음성 신호 처리 회로와의 사이에 위치하며, 송신 신호 및 수신 신호를 분배하여, 각각 서로 간섭하지 않도록 하는 기능을 구비한 것이다.
또한, 무선 통신 시스템의 다양화에 대응하여 휴대 전화의 고기능화를 위한 듀얼 모드(dual-mode) 및 듀얼 밴드(dual-band) 기술 등이 있다.
듀얼 모드 기술은 예컨대, 하나의 휴대 전화로 아날로그 방식과 디지털 방식의 양 방식에 대응할 수 있도록 하는 것, 또는 디지털 방식의 TDMA(시간 분할 다중 접속)와, CDMA(코드 분할 다중 접속)의 양 방식에 대응할 수 있도록 하는 것을 의미한다.
듀얼 밴드 기술은 하나의 휴대 전화로, 800 MHz 대와 1.9 GHz 대의 주파수를 병용할 수 있도록 하는 것, 또는 900 MHz 대와 1.8 GHz 대(또는 1.5 GHz 대)의 주파수를 병용할 수 있도록 하는 것을 의미한다.
이러한 고기능화에 대응하기 위해서, 휴대 전화에 이용되는 각종 필터도 듀얼 포트 또는 듀얼 밴드 기능(이후 양 기능을 포함하여 듀얼화라고 부름)이 요구되고 있다. 필터를 듀얼화하는 경우, 2 입력 2 출력의 것과 1 입력 2 출력의 것이 개발되어 있지만, 1 입력 2 출력의 것에서는 공통화된 측의 단자를 하나로 통합할 필요가 있기 때문에, 통상 필터의 외부에 위상 정합 회로가 부가되어 있다.
또한, 안테나와의 사이에서 신호의 분기 및 생성을 하는 RF부와, IF부 등의 단 사이에서 이용되는 필터(소위 단간 필터)의 경우에는 송신용 필터만의 조합, 또는 수신용 필터만의 조합에 의해서 듀얼화가 실용화되어 있다.
한편, 안테나 듀플렉서에 있어서는 듀얼 밴드 기능을 위해서, 적어도 한쪽의 통과 대역 신호의 분기 및 생성을 위해서 유전체 듀플렉서를 이용하는 것이 개발되어 있다.
도 27은 듀얼화된 안테나 듀플렉서의 구성도를 나타낸다. 안테나 듀플렉서(D3)는 통과 대역이 고주파수측인 신호를 분기 및 생성하기 위한 듀플렉서 D1과, 통과 대역이 저주파수측인 신호를 분기 및 생성하기 위한 듀플렉서 D2를 포함한다.
여기서, PA는 전력 증폭기이며, LNA는 저잡음 증폭기이고, SW1, SW2, SW3은 회로 전환 스위치이다. 또한, 듀플렉서 D1, D2는 각각 송신용 필터(T1 또는 T2), 수신용 필터(R1 또는 R2) 및 위상 정합 회로(L1 또는 L2)를 포함한다.
그러나, 송수신 주파수의 간격이 좁은 사양이 요구되는 북미 PCS 방식 또는 유럽 DCS1800 방식에서는 유전체 듀플렉서를 이용한 경우에 듀플렉서 그 자체의 사이즈가 2.8 cm×0.9 cm×0.5 cm 정도로 커지고 휴대 단말 기기의 소형화 및 박형화는 곤란하다.
또한, 도 27에서 도시된 송신용 필터(T1, T2) 및 수신용 필터(R1, R2)로 탄성 표면파 필터를 이용한 것도 개발되어 있다.
이 탄성 표면파 필터를 이용하여 구성한 듀플렉서로서는 인쇄 회로 기판상에 패키징된 2개의 탄성 표면파 필터와 정합 회로를 탑재한 모듈형 듀플렉서와, 다층 세라믹 패키지에 베어(bare) 타입의 2개의 탄성 표면파 필터 칩을 탑재하고 그 패키지 내부에 정합 회로를 탑재한 일체형 듀플렉서가 제안되어 있다. 이 탄성 표면파 필터는 유전체 타입의 필터보다도 체적비에서 1/3로부터 1/5 정도의 소형화와, 두께에서 1/2로부터 1/3 정도의 박형화가 가능하다.
도 27에 있어서, 하나의 듀플렉서(D1)는 ANT1, Tx1, Rx1의 3개의 단자와 도시되지 않은 접지 단자를 가지고, 이들의 단자와 외부 회로(SW1, SW2, SW3 및 PA 등)는 패키지에 준비된 단자를 통해서 배선 결합 등에 의해서 필터 칩에 접속된다.
도 27에서 도시된 바와 같은 하나의 듀플렉서는 3개의 단자(ANT1, Tx1 및 Rx1)를 갖는 소위 3 포트 디바이스이나, 이것을 2개 조합한 안테나 듀플렉서(D3)에서는 외부 회로와의 접속이라는 관점에 있어서 송신 회로(Tx1, Tx2, SW2 및 PA), 수신 회로(Rx1, Rx2, SW3 및 LNA) 및 안테나 회로(SW1, ANT1 및 ANT2)를 분리하는 회로 구성이 어렵다.
즉, Tx1, Rx1 등의 외부 접속 단자의 부적절한 배치가 접속 배선의 교차를 초래할 수 있기 때문에, 신호의 간섭이나 잡음의 영향을 받아서 원하는 필터 특성을 얻지 못하는 경우도 있다.
필터 칩을 탑재하는 인쇄 회로 기판상에 배선을 잘 설계함으로써, 상기 3가지의 회로 구성을 분리하는 것이 어느 정도 가능하나, 회로 설계 단계에서, 각 신호 사이의 간섭과 듀얼화했을 때의 소형화의 원하는 사양을 고려하여 회로 형태 및 배치를 결정하는 것은 매우 곤란하다.
따라서, 듀얼화 및 소형화의 요구에 대해서, 2개의 듀플렉서(D1, D2)를 포함하는 안테나 듀플렉서(D3)의 패키지측에서 접속 단자의 배치 등을 고안해야 할 필요가 있다. 또한, 듀플렉서의 송신용 필터(T1), 수신용 필터(R1)로 사용되는 탄성 표면파 필터에서, 일반적으로 하나의 필터 패키지 내에 많은 수의 필터 칩을 탑재하거나, 또는 하나의 필터 칩상에 많은 수의 탄성 표면파 필터를 형성함으로써, 그의 소형화가 가능하다고 간주된다.
그러나, 2쌍의 송신용 필터 및 수신용 필터로 이루어진 각각의 필터 칩상에 많은 수의 탄성 표면파 필터를 형성하더라고, 이들을 듀플렉서로서 구성하는 경우에는 역시 송신용 필터와 수신용 필터의 상호 필터 특성을 간섭하지 않도록 설계할 필요가 있다. 그러기 위해서는 위상 정합 회로를 설치할 필요가 있고, 또한 인쇄 회로 기판상의 단자와의 접속 관계를 고려하여 각 필터의 단자 배치를 결정할 필요가 있는데, 이 경우도 회로 설계가 매우 곤란하다.
또한, 일반적으로 안테나 듀플렉서를 탑재하는 인쇄 회로 기판의 단자 배치는 미리 먼저 정해져 있는 경우가 많고, 안테나 듀플렉서의 회로 설계는 이 인쇄 회로 기판측의 단자 배치에 크게 의존한다. 즉, 안테나 듀플렉서의 회로 설계에 있어서, 위상 정합 회로나 필터 칩 단자의 배치 설계는 신호 간섭의 방지와 인쇄 회로 기판측의 단자 배치를 고려해야 할 필요가 있다.
특히, 최근의 단말의 소형화 요구로 인해서 듀플렉서 패키지의 소형화도 요구되며, 위상 정합 회로로서 이용되는 스트립 선로와 신호 단자간 또는 외부 회로와의 배선이 교차하지 않도록 설계하거나, 또는 소형화의 요망을 위해 그 교차하는 설계가 필요해지는 경우라도, 그 교차 영역에 있어서 신호의 간섭을 방지하는 구성을 취할 필요가 있다.
또한, 듀플렉서 패키지의 소형화를 위해서, 위상 정합 회로를 듀플렉서 패키지내에 내장한 일체형 패키지에서는 각 층간에 기생 인덕턴스가 발생하여, 이것이 대역외 감쇠량을 열화시키는 원인이 되는 것으로 알려져 있다.
도 28의 (a), (b), (c)는 안테나 듀플렉서의 기생 인덕턴스(L)를 변화시킨 경우의 탄성 표면파 필터의 주파수 특성 그래프를 나타낸다.
이들의 그래프에 따르면, 기생 인덕턴스(L)가 클수록, 대역외 감쇠량이 적은 것을 알 수 있다.
일반적으로, 위상 정합 회로를 패키지 내부에 내장하면 필요한 회로가 다층화되어 소형화 할 수 있으나, 이 다층화가 기생 인덕턴스를 증가시키는 요인이 되고 있고, 대역외 감쇠량의 개선을 위해서는 듀플렉서 패키지의 저등화가 필요해진다.
또한, 듀플렉서 패키지를 소형화하기 위해서, 스트립 선로와 신호 단자 사이의 간격을 좁히면, 이 사이에 용량적인 결합이 커지는 경향이 있고, 이 때문에, 주파수 특성중에 대역외 감쇠량이 열화하는 요인이 된다. 따라서, 듀플렉서 패키지의 저등화와 같이, 용량 결합에도 고려한 회로 설계를 하는 것이 요구된다
또한, 주파수차가 큰 2개의 듀플렉서를 하나의 안테나 듀플렉서로 구성하는 경우에는 듀플렉서에 접속되는 외부 회로를 개별로 구비할 필요가 있다. 한편, 주파수차가 작은 2개의 듀플렉서를 하나의 안테나 듀플렉서에 구성하는 경우에는 소형화의 요망으로부터 일부 회로를 공용하여 RF 스위치 등을 이용하여 회로를 전환하는 구성도 생각할 수 있다. 그러나, 소형화의 요망 및 주파수 특성의 개선의 관점에서, RF 스위치의 갯수는 될 수 있는 한 적은 쪽이 바람직하다.
흔히, 주파수차가 큰 2개의 듀플렉서를 하나의 안테나 듀플렉서에 구성하는 경우에는 각각의 듀플렉서가 구성하는 탄성 표면파 필터의 프로세스 조건이나 부가하는 정합 회로의 패턴 길이도 크게 다르기 때문에, 이들의 차이를 충분히 고려하 여 듀플렉서의 패키지의 레이아웃을 설계할 필요가 있다.
도 29는 탄성 표면파 필터로 이용하는 탄성 표면파(이하, SAW라고 부름)의 속도(V)와 규격화된 전극막 두께(h/λ)와의 관계 그래프를 나타낸다. 여기서, h는 전극막 두께이며, λ는 전극 주기이다. 일반적으로 필터의 중심 주파수(f0)와 속도(V), 주기(λ)의 관계는 fo= V/λ 로 나타내여진다. 따라서, V 및 λ를 최적화하여 원하는 fo를 얻는다. 예컨대, 도 29에 나타낸 바와 같이, SAW 속도 V를 작게 하기 위해서는 규격화된 전극막 두께 h/λ를 크게 할 필요가 있으나, h의 변화에 대한 V의 변화가 커져, f0가 안정되지 않는다고 하는 것 같은 문제가 생긴다.
즉, SAW 속도가 크게 다른 것 같은 주파수차가 큰 2개의 듀플렉서를 하나의 패키지내에 형성하는 경우에는 각 듀플렉서의 탄성 표면파 필터를 구성하는 빗형 전극막 두께, 전극 주기, 전극의 패턴 폭이 크게 다르기 때문에 제조시의 노광 조건, 에칭 조건 등을 바꾸는 것도 필요하다.
이상과 같은 사정을 고려하여, 본 발명은 안테나 듀플렉서 패키지의 단자 배치 등을 연구함으로써, 요구되는 필터 특성을 유지한 채로, 탄성 표면파 필터를 이용한 안테나 듀플렉서의 소형화를 꾀하는 것을 과제로 한다.
본 발명은 2개의 듀플렉서와 상기 듀플렉서와 외부 회로를 접속하기 위한 접속 단자군으로 구성되고, 상기 각 듀플렉서가 각각 중심 주파수가 다른 2개의 탄성 표면파 필터로 구성되며, 상기 접속 단자군이 외부 안테나와 접속하기 위한 안테나 용 단자군과, 외부 회로와 접속하기 위한 송신 단자군과, 외부 회로와 접속하기 위한 수신 단자군으로 이루어져, 상기 안테나 단자군, 송신 단자군 및 수신 단자군이 배치되는 영역이 평면적으로 분리되어 있는 것을 특징으로 하는 안테나 듀플렉서를 제공하는 것이다.
이에 따라, 요구되는 필터 특성을 유지한 채로, 안테나 듀플렉서의 소형화를 꾀할 수 있다.
또한, 상기 듀플렉서가 2개의 송신용 탄성 표면파 필터로 이루어지는 제1 듀플렉서와, 2개의 수신용 탄성 표면파 필터로 이루어지는 제2 듀플렉서로 구성되고, 상기송신 단자군이 상기 제1 듀플렉서에 근접 배치되어, 상기 수신 단자군이 상기 제2 듀플렉서에 근접 배치되는 것을 특징으로 하는 안테나 듀플렉서를 제공하는 것이다.
또한, 상기 제1 듀플렉서를 구성하는 제1 송신용 탄성 표면파 필터와 상기 제2 듀플렉서를 구성하는 제1 수신용 탄성 표면파 필터에 의해 제1 듀플렉서가 구성되며, 상기 제1 듀플렉서를 구성하는 제2 송신용 탄성 표면파 필터와 상기 제2 듀플렉서를 구성하는 제2 수신용 탄성 표면파 필터에 의해 제2 듀플렉서가 구성된 경우, 상기 제1 송신용 탄성 표면파 필터와 상기 제1 수신용 탄성 표면파 필터를 연결하는 라인이 상기 제2 송신용 탄성 표면파 필터와 상기 제2 수신용 탄성 표면파 필터를 연결하는 라인과 교차하도록, 상기 송신용 및 수신용 탄성 표면파 필터가 배치되게 하여도 좋다.
또한 본 발명은 상기 듀플렉서가 제1 송신용 탄성 표면파 필터와 제1 수신용 탄성 표면파 필터로 이루어지는 제1 듀플렉서와, 제2 송신용 탄성 표면파 필터와 제2 수신용 탄성 표면파 필터로 이루어지는 제2 듀플렉서로 구성되며, 상기 제1 및 제2 송신용 탄성 표면파 필터가 상기 송신 단자군에 근접 배치되어, 상기 제1 및 제2 수신용 탄성 표면파 필터가 상기 수신 단자군에 근접 배치되는 것을 특징으로 하는 안테나 듀플렉서를 제공하는 것이다.
본 발명에 있어서, 안테나 듀플렉서는 탄성 표면파 필터를 이용하여 구성된 2개의 듀플렉서를 하나의 패키지에 수납한 전자 디바이스를 말한다.
일반적으로 하나의 듀플렉서는 하나의 송신용 탄성 표면파 필터(송신용 필터)와 하나의 수신용 탄성 표면파 필터(수신용 필터)로 구성된다.
한편, 본 발명의 듀플렉서는 2개의 탄성 표면파 필터를 포함하는 것이지만, 하나의 송신용 탄성 표면파 필터와 하나의 수신용 탄성 표면파 필터로 구성되는 경우 외에, 2개의 수신용 탄성 표면파 필터로 구성되는 경우, 또는 2개의 송신용 탄성 표면파 필터로 구성되는 경우도 있다.
또한, 외부 회로는 안테나나, 음성 신호를 전기 신호로 교환하는 회로, 고주파 신호로 변조하는 회로 및 증폭 회로 등의 신호 처리 회로를 말한다.
접속 단자군은 안테나 듀플렉서에 구비되는 단자로서, 듀플렉서상에 설치된 단자 및 외부 회로상에 설치된 단자와, 배선에 의해서 접속되는 단자를 말한다.
접속 단자군은 안테나 듀플렉서를 구성하는 패키지의 표면에 다수 배치되어, Au 도금 처리된 구리 등의 금속 재료로 형성된다. 또한, 통상 패키지의 외형은 다각형, 특히 직사각형인 것이 많으나, 각 단자는 다각형의 바깥 둘레의 각 변의 내 부 근방에 설치된다.
또한, 안테나 듀플렉서 패키지는 다층화된 절연 재료에 의해서 형성되지만, 각 층간에 그라운드 패턴이나 스트립 선로 패턴화된 정합 회로가 내부 삽입된다. 이들의 그라운드 패턴, 정합 회로 및 접속 단자는 각 층간에 걸친 관통 구멍, 캐스털레이션(castellation) 또는 그 양방에 의해서 접속된다.
한편, 듀플렉서를 구성하는 탄성 표면파 필터는 여러개의 탄성 표면파 공진기에 의해 형성되지만, 각 탄성 표면파 공진기는 압전 기판상에 형성된 빗형 형상의 전극에 의해서 구성된다.
도 1은 본 발명의 안테나 듀플렉서(D3)의 기본 구성도를 나타낸다.
안테나 듀플렉서(D3)는 하나의 패키지내에 형성되어 2개의 듀플렉서 D1, D2로 구성된다. 각각의 듀플렉서(D1 또는 D2)는 2개의 탄성 표면파 필터, 즉 송신용 필터(T1 또는 T2) 및 수신용 필터(R1 또는 R2)와, 하나의 정합 회로(L1 또는 L2) 등으로 구성된다.
여기서, 듀플렉서(D1, D2)는 외부 회로와의 접속을 행하기 위한 접속 단자를 갖지만, 안테나와 접속되는 송수신 필터에 공통인 안테나 단자군(ANT1 또는 ANT2)과, 송신 단자군(Tx1, Tx2) 및 수신 단자군(Rx1, Rx2)과 도시되지 않은 접지용 단자 GND로 구성된다.
또한, 정합 회로는 안테나 단자군과 탄성 표면파 필터의 사이에 설치된다. 도 1에서는 안테나 단자군과 수신용 필터 사이에 정합 회로를 설치하고 있으나, 이에 한하는 것이 아니라, 예컨대 듀플렉서에 이용하는 사다리형의 필터의 구성을 도 20에 나타낸 바와 같은 T 형과 π형을 기본으로 하면, 하나의 듀플렉서를 구성하는 송신용 필터와 수신용 필터중 중심 주파수가 높은 쪽의 탄성 표면파 필터측에 설치할 수 있으면 좋다. 따라서, 그와 같은 조건을 만족시키면, 안테나 단자군과 송신용 필터의 사이에 설치하여도 좋다.
본 발명은 이러한 기본 구성을 갖는 안테나 듀플렉서(D3)에 있어서, 안테나 단자군 등의 3가지의 신호 단자군(ANT, Tx, Rx)의 배치나 4개의 탄성 표면파 필터(T1, T2, R1, R2)의 배치 등에 특징을 갖는 것이다.
도 2 및 도 3에 본 발명의 안테나 듀플렉서(D3)에서 이용하는 중심 주파수의 주파수 배치의 실시예를 나타낸다.
하나의 듀플렉서는 하나의 송신용 탄성 표면파 필터와 하나의 수신용 탄성 표면파 필터가 조합되어 구성되고, 각각 그것의 필터는 고유의 중심 주파수를 갖고 있다.
도 2는 2개의 듀플렉서에 있어서의 2개의 송신용 필터의 중심 주파수(Tx1, Tx2)와 2개의 수신용 필터의 중심 주파수(Rx1, Rx2)가 교대로 배치되는 경우를 나타내고 있고, 도 3은 2개의 송신용 필터의 중심 주파수(Tx1, Tx2)끼리와 2개의 수신용 필터의 중심 주파수(Rx1, Rx2)끼리가 각각 근접하고 있는 경우를 나타내고 있다.
예컨대, 주로 북미에서 이용되고 있는 AMPS 방식(Advanced Mobile Phone System : 800 MHz 대)와, PCS 방식(Personal Communication System : 1.9 GHz 대)의 2개의 듀플렉서를 하나의 안테나 듀플렉서에 구성하는 경우는 도 2의 주파수 배 치가 된다.
또한, Cdma One 시스템(800 MHz 대)의 Low 채널 및 Upper 채널과, PCS 방식(1.9 GHz 대)의 Low 채널 및 Upper 채널의 2개의 듀플렉서를 하나의 안테나 듀플렉서에 구성하는 경우는 도 3의 주파수 배치가 된다.
이하에 설명하는 이 발명의 안테나 듀플렉서는 도 2 및 도 3의 어느쪽의 주파수 배치에도 대응할 수 있는 것이다.
도 4는 본 발명의 안테나 듀플렉서 패키지 구조의 단면도를 나타낸다.
복수층으로 이루어지는 안테나 듀플렉서 패키지는 7.0 × 5.0 × 1.5 (mm) 정도의 크기이고, 그 공동(cavity) 내의 각각에 2개의 필터 칩(1, 2)이 탑재되고, 패키지 바깥 둘레의 소정 위치에 필터 칩 및 외부 회로와의 접속 단자(7)가 설치되어 있다.
필터 칩과 패키지의 접속 단자는 A1, Au, Cu 등의 배선(5)에 의해서 접속된다.
또한, 외부 회로와의 접속 단자(6)는 패키지의 하부 표면에 설치하고 있지만 이것에 한정되는 것은 아니다.
또한, 패키지 상면에는 필터 칩 전체를 덮도록 캡(4)이 배치되어, 패키지의 내부에는 정합 회로(3)가 스트립 선로 패턴화되어 소정의 레이아웃으로 배치된다.
도 4의 필터 칩(1, 2)에는 도 1에 도시된 4개의 탄성 표면파 필터(T1, T2, R1, R2) 중에, 듀플렉서 패키지의 접속 단자의 위치를 고려하여, 어떤 2개의 필터가 조합되어 배치된다. 예컨대, 송신용 필터(T1)와 수신용 필터(R1)를 필터 칩(1) 에 탑재하고, 송신용 필터(T2)와 수신용 필터(R2)를 필터 칩(2)에 탑재하여도 좋다. 또한 송신용 필터 T1과 T2를 필터 칩(1)에 탑재하고, 수신용 필터 R1과 R2를 필터 칩(2)에 탑재하여도 좋다.
도 5 및 6은 본 발명의 안테나 듀플렉서 패키지 구조의 접속 단자 배치도의 일실시예를 나타낸다.
도 5 및 6의 ANT1, ANT2, Tx1, Tx2, Rx1 및 Rx2의 각 접속 단자는 도 1의 회로 부호와 대응하고, 부호 GND는 접지 단자를 의미한다.
도 5 및 6에 있어서, 송신 단자군(Tx1, Tx2), 수신 단자군(Rx1, Rx2) 및 안테나 단자군(ANT1, ANT2)의 각각에 관해서, 그 단자군 각각에 포함되는 접속 단자들은 서로 근접 배치되고, 각 접속 단자군이 배치된 영역은 서로 분리됨으로써, 패키지의 주변부에 있어서 서로 교차하는 일이 없는 영역에 배치되는 것을 특징으로 한다.
도 6에서는 3가지의 단자군은 각각 직사각형의 다른 변의 영역에 배치되고, 어느쪽의 단자군의 배치 영역도 평면적으로 서로 교차하는 일이 없다.
도 5의 (a) 및 (b)에서는 송신 단자군(Tx1, Tx2)은 좌측 밑의 코너를 사이에 끼운 영역에 근접 배치되고, 수신 단자군(Rx1, Rx2)은 우측 밑의 코너를 사이에 끼운 영역에 근접 배치되고, 안테나 단자군(ANT1, ANT2)은 직사각형의 윗변의 영역에 근접 배치되어 있다. 도 5의 (a)와 도 5의 (b)는 각 단자군 내의 접속 단자의 위치가 교체하고 있는 점이 다르다.
도 5 및 6에 있어서의 필터 칩(1, 2)은 실제로 필터 칩을 탑재하는 위치를 나타내고 있다.
결국 어느 단자군에 속하는 접속 단자와 다른 단자군에 속하는 접속 단자 등이 교대로 인접하여 배치되는 일은 없으며, 어떤 단자군에 속하는 접속 단자를 배치하는 영역과 다른 단자군에 속하는 접속 단자를 배치하는 영역은 도 5 및 6의 평면적인 배치에 있어서는 하나의 경계선으로 분리되어 있다.
도 7은 본 발명의 안테나 듀플렉서와 외부 회로와의 접속 개념도를 나타낸다.
도 7에 있어서, 인쇄 회로 기판(10)상에서는 송신계, 수신계 및 안테나계의 회로의 구성 영역이 그 기능별로 분리되어 있는 경우를 나타내고 있다. 인쇄 회로 기판(10)상에, 안테나의 접속 단자 A1, A2와 안테나 듀플렉서 탑재 위치(9)의 ANT1, ANT2까지의 배선과, 전력 증폭기(PA)와 안테나 듀플렉서 탑재 위치(9)의 Tx1, Tx2까지의 배선과, 저잡음 증폭기(LNA)와 안테나 듀플렉서(9)의 Rx1, Rx2 까지의 배선이 도면과 같이 배치되어 있다.
이러한 배치를 갖는 인쇄 회로 기판에 도 5에서 도시된 안테나 듀플렉서(D3)의 패키지를 도 7의 안테나 듀플렉서 탑재 위치(9)에 실장하려면, 인쇄 회로 기판(10)도 포함시킨 배선에 있어서 3가지 계통의 배선은 서로 전혀 교차하는 일 없이 구성할 수 있다. 즉, 3가지 계통의 배선을 공간적으로 분리할 수 있으므로 2개의 듀플렉서 사이의 간섭을 회피하는 일이 가능해진다.
도 8 및 9는 본 발명의 안테나 듀플렉서 패키지에 있어서의 접속 단자 배선도의 일실시예를 나타낸다.
도 8 및 9의 (a)는 각각 도 5의 (a) 및 (b)에 도시된 접속 단자 배치도 중에서, GND 단자를 제외하는 신호 단자를 나타낸 것이다.
여기서, 부호 P1에서 P6은 필터 칩과 위상 정합 회로와의 접속을 위한 중계 패드(relay pad)(중계 단자)이다.
도 8 및 9의 (b) 및 (c)는 다층 패키지의 소정의 층에 형성된 각 접속 단자사이의 배선 및 정합 회로(L1 또는 L2)의 패턴을 나타낸 것이다. 도 8 및 9에 있어서, (b)와 (c)는 층이 다르고, 이들의 층의 각 접속 단자와 (a)에 나타낸 각 접속 단자는 비아(via)에 의해 접속되어 있다. 또한, 2개의 필터칩(1, 2)이 패키지 내부에 탑재되지만, 도 8 및 9에서는 필터 칩(1)은 도 1에 나타낸 송신용 필터 T1 및 T2로 구성된 송신용 필터 칩이며, 필터 칩(2)은 수신용 필터 R1 및 R2로 구성된 수신용 필터 칩이다.
도 8은 접속 배선, 외부 회로와의 접속 배선, 정합 회로의 패턴 등이 서로 교차하는 일이 없도록 한 접속 단자의 배치의 일실시예를 나타낸 것이다.
도 8의 (b)는 도 1의 그룹(1)의 회로 요소 사이의 접속을 나타낸 것이고, 도 8의 (c)는 도 1의 그룹(2)의 회로 요소의 접속을 나타낸 것이다. 단, 각각 그것의 도면에 있어서 접속에 직접 관계가 없는 단자는 생략하고 있다.
예컨대, 송신용 필터(T1)상의 단자와 패키지상의 단자 Tx1은 배선에 의해서 접속되며, 수신용 필터(R1)상의 단자와 패키지상의 단자 P1은 배선에 의해서 접속 된다.
여기서, 도 8에서 도시된 안테나 듀플렉서(D3)를 도 7의 인쇄 회로 기판에 탑재한 경우를 생각하면, 도 8의 (b)의 송신 단자(Tx1)는 이 좌측에 위치하는 전력 증폭기(PA)와 접속되고, 안테나 단자(ANT1)는 상측에 위치하는 안테나(A1)와 접속되며, 수신 단자(Rx1)는 이 아래쪽으로부터 나가는 배선에 의해서 우측에 위치하는 저잡음 증폭기(LNA)와 접속된다.
따라서, 도 8의 (b)에 있어서, 접속 단자 ANT1, Tx1 및 Rx1과 외부 회로(인쇄 회로 기판)를 접속하는 배선과, 단자 ANT1과 P1 사이에 패턴화된 정합 회로(L1)의 배선은 패키지 내부의 높이 방향에 있어서, 교차하는 일이 없다.
또한, 도 8의 (c)에 있어서, 송신 단자(Tx2)는 이 하측에서 나가는 배선에 의해서 좌측에 위치하는 전력 증폭기(PA)와 접속되며, ANT2 단자는 도 5에서 도시된 안테나(A2)와 접속되고, 수신 단자(Rx2)는 이 우측에 위치하는 저잡음 증폭기(LNA)와 접속된다. 이 경우도, 접속 단자 ANT2, Tx2 및 Tx2와 외부 회로(인쇄 회로 기판)을 접속하는 배선과, 단자 P2, P3 및 ANT2 사이에 패턴화된 정합 회로(L2)의 배선은 패키지 내부의 높이 방향에 있어서 교차하는 일이 없다.
또한, 송신 필터(T1, T2)상에는 송신 단자(Tx1, Tx2)와 접속하기 위한 입력 패드(P12, P14)와, 안테나 단자(ANT1, ANT2)와 접속하기 위한 출력 패드(P11, P13)가 각각 설치되지만, 배선의 교차를 막기 위해서, 도 8의 (b) 및 (c)에 나타낸 바 와 같이, 입력 패드(P12, P14)는 송신 단자(Tx1, Tx2)의 근처에, 출력 패드(P11, P13)는 안테나 단자(ANT1) 및 중계 단자(P3)의 근처에 배치하도록 한다.
또한, 필터 칩의 제조의 용이화를 위해서는 2개의 송신 필터상에 각각 설치되는 입출력 패드의 위치는 서로 닮은 위치에 배치한 쪽이 바람직하다.
한편, 수신용 필터(Rl, R2)상에 설치되는 입력 패드(P21, P24)는 각각 수신 단자(Rx2, Rx1)의 근처에 배치하고, 출력 패드(P22, P23)는 중계 단자(P2, P1)의 근처에 배치하도록 한다.
도 8에서 도시된 바와 같이, 듀플렉서 패키지상에 각 단자군의 접속 단자를 배치하면, 안테나 듀플렉서(D3)와 외부 회로를 접속하는 배선과, 정합 회로(L1 및 L2)가 패키지 내부의 높이 방향에 있어서 공간적으로 입체 교차하는 일이 없기 때문에, 필터 특성 열화가 요인이 되는 결합 용량이 발생하는 일이 없다.
도 8의 안테나 듀플렉서(D3)의 패키지는 7.8(가로) × 5.4(세로) × 1.4(높이) mm 정도의 크기로 실현할 수 있고, 종래의 듀플렉서를 2개 조합하여 작성한 안테나 듀플렉서보다도 70% 정도의 소형화가 가능하다.
도 31은 본 발명의 안테나 듀플렉서에 이용하는 필터 칩의 내부 구성의 배치도의 일실시예를 나타낸다. 이 레이아웃은 상기한 도 5의 (a) 및 도 8에 나타낸 필터 칩에 대응하는 것으로, 도 31의 (a)는 2개의 송신용 탄성 표면파 필터(T1, T2)로부터 이루어지는 필터 칩(1)의 레이아웃이며, 도 31의 (b)는 2개의 수신용 탄성 표면파 필터(R1, R2)로부터 이루어지는 필터 칩(1)의 레이아웃이다. 또한, 도 31의 부호 P11, P41 등은 도 8에 나타낸 입출력 패드에 상당하고, 도면의 좌우 방 향으로 긴 회로 요소는 1 포트 탄성 표면파 공진기이다.
한편, 도 9는 듀플렉서 패키지의 접속 단자와 외부 회로를 접속하는 배선과, 정합 회로의 패턴 등이 공간적으로 교차를 일으키는 부분은 있으나, 듀플렉서 패키지를 도 8보다도 소형화하는 것이 가능한, 접속 단자의 배치의 일실시예를 나타낸 것이다.
도 9의 (b)는 도 1의 그룹(2)의 회로 요소 사이의 접속을 나타낸 것이고, 도 9의 (c)는 도 1의 그룹(1)의 회로 요소 사이의 접속을 나타낸 것이다.
도 9에서는 도 8과 비교하면, 송신용 필터 칩(1)과 수신용 필터 칩(2)의 탑재의 방향, 정합 회로(L1, L2)의 패턴 및 중계 패드(P4, P5)의 위치가 다르다.
도 9에 의하면, 안테나 듀플렉서 패키지는 7.0(가로) × 5.0(세로) × 1.4(높이) mm 정도의 크기가 되고, 도 8보다도 소형의 안테나 듀플렉서를 실현할 수 있다.
도 9의 (b)에 따르면, 송신 단자(Tx2)와 외부 회로 PA를 접속하는 배선과 정합 회로(L2)의 패턴 등이, 송신 단자(Tx2)의 좌측에 공간적으로 교차한다. 또한, 도 9의 (c)에 따르면, 송신 단자(Tx1), 수신 단자(Rx1) 등과 외부 회로 LNA를 접속하는 배선과, 정합 회로(L1)의 패턴 등이, 수신 단자(Rx1)의 우측에서 공간적으로 교차한다.
따라서, 도 9의 경우는 2개의 영역에서 신호선이 교차하기 때문에, 이 교차 영역에서 결합 용량이 발생하고, 필터의 주파수 특성중, 대역외의 감쇠량이 열화하 는 요인이 된다.
이 특성 열화를 피하기 위해서, 도 9의 경우에는 듀플렉서 패키지의 정합 회로의 패턴의 설계 단계에 있어서, 이 정합 회로(L1, L2)와, 각 접속 단자(ANT1, ANT2, Tx1, Tx2, Rx1, Rx2)와의 사이의 용량치가 소정치보다도 낮아지도록 설계할 필요가 있다.
도 10에 본 발명의 안테나 듀플렉서 패키지의 각 그룹의 듀플렉서에 있어서, 정합 회로와 접속 단자 사이의 용량 성분과 상대측 통과 대역의 감쇠량의 관계 그래프의 일실시예를 나타낸다. 여기서, 상대측 통과 대역은 예컨대, 수신용 필터의 통과 대역에 있어서는 송신용 필터의 감쇠량을 의미하고, 송신용 필터의 통과 대역에 있어서는 수신용 필터의 감쇠량을 의미한다.
도 10에 있어서, 송신용 필터에 요구되는 상대측(여기서는 수신측) 대역의 감쇠량을 선분 b1으로 나타내고, 수신용 필터에 요구되는 상대측(여기서는 송신측) 대역의 감쇠량을 선분 b2로 나타내는 것으로 한다.
예컨대, 송신용 필터로서는 상대측 대역의 감쇠량은 선분 b1 이하인 것이 요구되는 것으로 한다.
페이지, 도 10에 따르면, 설계된 송신용 필터의 듀플렉서 특성이 선분 b3으로 나타내고 있으나, 상기 요구 레벨을 만족시키기 위해서는 정합 회로와 단자 사이의 용량치가 0.075 pF 정도 이하인 것이 필요하다.
또한, 설계된 수신용 필터의 듀플렉서 특성이 선분 b4와 같이 표시되어 있으나, 상기 요구 레벨을 만족시키기 위해서는 정합 회로와 단자 사이의 용량치는 0.8 pF 정도 이하인 것이 필요하다.
도 25 및 26은 도 9와 같이 배선이 교차할 때의 결합 용량을 바꾼 경우의 주파수 특성의 일실시예를 나타낸다.
도 25의 (a) 및 도 26의 (a)는 송신측 단자(Tx1)와 외부 회로를 접속하는 배선과 정합 회로(L2)가 교차하고 있는 경우의 그래프이며, 도 25의 (b) 및 도 26의 (b)는 수신측 단자(Rx1)와 외부 회로를 접속하는 배선과 정합 회로(L1)가 교차하고 있는 경우의 그래프이다.
도 25의 (a) 및 (b)는 교차부의 결합 용량이 0.12 pF의 경우의 주파수 특성을 나타내고 있다.
도 26의 (a) 및 (b)는 교차부의 결합 용량이 각각 0.15 pF, 0.10 pF의 경우의 주파수 특성을 나타내고 있다.
어떤 그래프를 보아도 배선이 교차하지 않는 상대측 통과대에 있어서의 대역외 감쇠량이 열화(즉 감쇠량이 감소)하고 있는 것을 알 수 있다.
따라서, 이러한 특성을 갖는 송신용 필터 및 수신용 필터가 조합된 듀플렉서를 이용하는 경우에는 도 10에서 안테나 듀플렉서 패키지에 있어서의, 정합 회로(L1, L2)와 각 접속 단자와의 사이의 용량치를 적어도 0.075 pF 이하가 되도록, 정합 회로의 패턴 형상 및 각 단자의 배치 위치를 결정한다.
이러한 조건을 만족하면, 도 9의 구성의 안테나 듀플렉서에 있어서도, 설계 당초에 요구되어 있던 듀플렉서로서의 실용상의 충분한 감쇠 특성을 실현할 수 있 다.
이상, 도 8 및 9에 나타낸 안테나 듀플렉서 패키지의 접속 단자 등의 구성은 2개의 필터 칩이 각각 송신용 필터 칩(1)과 수신용 필터 칩(2)으로 분리되어 있는 경우에 유효한 것이 있다.
즉, 하나의 송신용 필터 칩(1)내에 도 1의 그룹(1)의 송신용 필터(T1)와 그룹(2)의 송신용 필터(T2)가 조립되고, 하나의 수신용 필터 칩(2)내에 도 1의 그룹(1)의 수신용 필터(R1)와 그룹(2)의 수신용 필터(R2)가 내장되어 있는 경우에, 도 8 또는 도 9의 패키지 구성을 이용할 수 있다.
그런데, 2개의 송신용 필터를 하나의 칩내에 내장하기 위해서는 제조의 용이화의 관점으로부터는 2개의 송신용 필터의 제조 과정이 유사한 것이 바람직하다. 제조 과정이 유사하기 위해서는 2개의 그룹의 듀플렉서의 중심 주파수가 가까운 것이 필요해지지만, 결국 도 8 및 9에 나타낸 구성은 안테나 듀플렉서에 내장되는 2개의 듀플렉서의 중심 주파수의 차가 작은 경우에 유효한 것이다. 예컨대, 2개의 듀플렉서의 중심 주파수의 차가 20% 정도 이하이면, 이 도 8 또는 9의 구성을 이용할 수 있다.
한편, 도 6에 나타낸 패키지의 접속 단자의 배치는 2개의 듀플렉서 D1과 D2의 중심 주파수의 차가 20% 이상 다른 것 같은 경우에 유효한 구성이다.
예컨대, 800 MHz 대의 듀플렉서와 1.9 GHz 대의 듀플렉서를 하나의 안테나 듀플렉서에 내장하는 경우에 도 6의 구성을 이용할 수 있다.
이와 같이, 2개의 듀플렉서의 중심 주파수의 차가 큰 경우에는 제조 과정의 관점으로부터는 탄성 표면파 필터를 각 그룹마다 나누어 필터 칩을 구성하는 것이 바람직하다.
도 11은 도 6의 접속 단자 배치도에 대응한 안테나 듀플렉서 패키지의 접속 단자의 배선도의 일실시예를 나타낸다. 여기서는 도 6의 접지 단자는 생략하고 있다.
또한, 부호 P7, P8, P9는 정합 회로(L1, L2)와 접속 단자를 접속하기 위한 중계 단자이다.
도 11의 (a)는 듀플렉서 패키지의 접속 단자중 신호 단자의 배치를 나타낸 것이고, 도 11의 (b)는 도 1의 그룹(1)의 회로 요소의 접속 구성도이며, 도 11의 (c)는 그룹(2)의 회로 요소의 접속 구성도를 나타낸 것이다.
도 11의 (b)에서 도시된 바와 같이, 필터 칩(1)은 도 1의 그룹(1)에 속하는 송신 필터(T1)와 수신 필터(R1)로 구성되며, 필터 칩(2)은 도 1의 그룹(2)에 속하는 송신 필터(T2)와 수신 필터(R2)로 구성된다.
도 11의 (c)에 있어서, 중계 단자(P8, P9)와 접속하는 스트립 선로는 정합 회로(L2)에 상당하고, 보조 단자 P8과 ANT2 단자를 접속하는 라인은 단자간 접속을 위한 연장선에 상당한다.
상기한 도 8과 같이, 도 11의 안테나 듀플렉서(D3)도, 도 7의 인쇄 회로 기판(10)의 안테나 듀플렉서 탑재 위치(9)에 그대로 탑재할 수 있으며, 송신, 수신 및 안테나의 각 계통마다의 배선이 교차하는 일이 없도록 할 수 있다. 다만, 이 경우에도 도 9와 같이, Rx1 단자의 우측과 Tx2 단자의 좌측에 있어서, 외부 회로에 의 배선이 정합 회로(L1 및 L2)와 교차하고 있기 때문에, 이 영역에서 발생하는 결합 용량을 고려하고, 정합 회로와 단자 사이의 용량을 소정치(0.075 pF) 이하에 억제하도록 설계할 필요가 있다.
도 11의 경우는 안테나 듀플렉서 패키지는 7.5(세로) × 5.0(가로) × 1.5(높이) mm 정도의 크기로 할 수 있고, 도 8 및 9와 같이, 안테나 듀플렉서의 소형화를 할 수 있다.
도 32에 상기한 도 6 및11에서 도시된 필터 칩에 대응하는 내부 구성의 배치도의 일실시예를 나타낸다. 도 32의 (a)는 제1 송신용 탄성 표면파 필터(T1)와 제1 수신용 탄성 표면파 필터(R1)로 이루어지는 필터 칩(1)의 레이아웃이고, 도 32의 (b)는 제2 송신용 탄성 표면파 필터(T2)와 제2 수신용 탄성 표면파 필터(R2)로 이루어지는 필터 칩(2)의 레이아웃이다.
다음에, 도 12는 인쇄 회로 기판(10)상에 스위치를 구비한 경우의 본 발명의 안테나 듀플렉서와 외부 회로의 접속 개념도를 나타낸다.
도 12에서는 3개의 RF 스위치(SW1, SW2, SW3)를 설치하고, 안테나(A1), 송신측 전력 증폭기(PA)와 수신측 저잡음 증폭기(LNA)를 1조라고 하고 있는 점이 도 7과 다르다.
각 RF 스위치는 도시하지 않는 외부 회로에 의해서 전환하지만, 예컨대, 도 12에 나타낸 상태에서는 도 1의 그룹(1)의 듀플렉서(D1)가 사용되는 상태의 접속도를 나타내고 있다. 그룹(2)의 듀플렉서(D2)를 사용하는 경우는 3개의 스위치를 전부 반대측에 전환하면 좋다.
이와 같이 구성하면, RF 스위치는 필요하나, 외부 회로의 일부를 생략할 수 있으므로, 안테나 듀플렉서와 그 주변 회로도 포함한 구성에 있어서, 소형화하는 것이 가능하다.
또한 2개의 듀플렉서의 탄성 표면파 필터에 관해서, 통과 대역의 일부가 오버랩하는 것 같은 경우는 RF 스위치의 일부를 생략할 수 있는 경우가 있다.
도 13은 2개의 듀플렉서의 송신 필터 T1, T2끼리 및 수신 필터 R1, R2끼리의 통과 대역이 오버랩하고 있는 경우의 통과 강도와 주파수의 그래프를 나타낸다. 이러한 경우에는 도 14에서 도시된 바와 같은 안테나 듀플렉서와 외부 회로의 접속 구성으로 할 수 있다.
도 14에 있어서, 송신 단자측 및 안테나 단자측에서는 PA에서 안테나까지의 사이에서의 전력 손실을 최소한으로 하기 위해서 RF 스위치는 필수이지만, 수신측에 있어서는 신호 증폭전(LNA의 앞)이며, 또한 안테나측으로부터의 입력은 나뉘어져 있기 때문에, 수신 단자측의 RF 스위치를 생략하고 있다. 이와 같이 하면, 도 12와 비교하여 RF 스위치를 하나 생략할 수 있기 때문에, 주변 회로를 포함한 구성을 보다 소형화할 수 있고, 또한 RF 스위치의 존재를 위해 생기는 필터 특성의 열화(변조 신호의 왜곡, 손실의 증가)를 억제할 수 있다.
다음에, 각 필터 칩 안에 삽입되는 탄성 표면파 필터의 회로 구성에 관해서 설명한다.
이하의 설명에서는 각 듀플렉서(D1, D2)를 구성하는 송신 필터(T1, T2)의 중 심 주파수 F1이 수신 필터(R1, R2)의 중심 주파수 F2 보다도 낮은 것(F1<F2)으로 하지만, 이에 한하는 것이 아니라, 반대도 좋다.
송신 필터(T1, T2) 및 수신 필터(R1, R2)에는 소형화의 관점에서 탄성 표면파 필터를 이용하지만, 특히 임피던스 정합성의 관점에서, 복수의 탄성 표면파 1 포트 공진기를 직렬-암(arm) 공진기와 병렬-암 공진기 등에 조합한 사다리형의 탄성 표면파 필터를 이용하는 것으로 한다.
도 15는 중심 주파수가 낮은 쪽의 탄성 표면파 필터, 즉 송신용 필터(T1, T2)의 회로 구성도의 일실시예를 나타낸다.
도 15의 (a) 및 (b)에 있어서, S1∼S3은 직렬-암 공진기, P1∼P3은 병렬-암 공진기, K1∼K3은 배선 등의 인덕턴스 성분을 나타내고 있다. 여기서, 도 15의 (a)의 도면 우측의 단자 C2 및 C2', 도 15의 (b)의 단자 C4 및 C4'는 안테나 단자(ANT1 또는 ANT2)측에 접속되는 단자이며, 단자 C1, C1' 및 단자 C3, C3'는 송신 단자(Tx1, Tx2)측에 접속되는 단자이다.
따라서, 도 15의 (a) 및 (b)에서 도시된 중심 주파수가 낮은 탄성 표면파 필터에서는 직렬-암 공진기(S1)가 안테나 단자측에 최초로 접속되는 것을 특징으로 한다. 송신용 필터로서 도 15의 (a) 및 도 15의 (b)에 기재된 어느쪽의 구성을 이용하여도 좋지만, 도 15의 (b)쪽이 병렬-암 공진기가 하나 적기 때문에 소형화가 가능하다.
도 16은 중심 주파수가 높은 쪽의 탄성 표면파 필터, 즉 수신용 필터(R1, R2)의 회로 구성도의 일실시예를 나타낸다.
도 16의 (a) 및 (b)에 있어서, 도면의 좌측의 단자 C5, C5' 및 단자 C7, C7'는 안테나 단자(ANT1 또는 ANT2)측에 접속되는 단자이며, 단자 C6, C6' 및 단자 C8, C8'는 수신 단자(Rx1, Rx2)측에 접속되는 단자이다.
따라서, 도 16의 (a) 및 (b)에 도시된 중심 주파수가 높은 탄성 표면파 필터에서는 병렬형의 공진기(P3)가 안테나 단자측에 최초로 접속되는 것을 특징으로 한다.
또한, 수신용 필터로서, 도 16의 (a) 및 도 16(b)에 기재된 어느쪽의 구성을 이용하여도 좋으나, 도 16의 (b)쪽이 직렬-암 공진기가 하나 적기 때문에 소형화가 가능하다.
도 17은 도 15의 탄성 표면파 필터가 송신용 필터(T1)로 사용되고, 도 16의 탄성 표면파 필터가 수신용 필터(R1)로 사용된 경우의 본 발명의 듀플렉서(D1)의 개략 구성도를 나타낸다.
이와 같이, 도 15 및 16에서 도시된 탄성 표면파 필터를 송신용 필터 및 수신용 필터로 사용하면, 정합 회로(L1)는 중심 주파수가 높은 쪽의 필터측에만 설치할 뿐이고, 듀플렉서로서 거의 만족이 가는 주파수 특성(대역외 감쇠량)을 얻을 수 있다. 이것은 사다리형 회로의 공진기의 접속 배치에 의한 특성의 차이에 의한다.
도 20은 사다리형 탄성 표면파 필터의 특성 비교도를 나타낸다.
도 20의 (a)는 소위 T형 회로의 탄성 표면파 필터이고, 도 15에서 도시된 중 심 주파수가 낮은 측에 이용하는 필터[송신용 필터(T1)]의 기본 구성 부분을 나타낸 것이다.
도 20의 (b)는 도 20의 (a)의 극챠트이다. 이 T형 필터에서는 소위 정지 대역(stop-band)은 통과 대역의 고주파측에 위치한다[도 20의 (e) 참조]. 즉, 극챠트[도 20의 (b)]와 도 20의 (e)의 SB1이 대응하고, 이것을 고주파측 정지 대역(Upper Side Stop-band)이라고 부른다.
한편, 도 20의 (c)는 소위 π형의 탄성 표면파 필터이며, 도 16에서 도시된 중심 주파수가 높은 측에 이용하는 필터[수신용 필터(R1)]의 기본 구성 부분을 나타낸 것이다.
도 20의 (d)는 도 20의 (c)의 극챠트이다.
이 π형 필터에서는 소위 정지 대역은 통과 대역의 저주파측에 위치한다[도 20의 (e) 참조]. 즉, 극챠트[도 20의 (d)]와 도 20의 (e)의 SB2가 대응하고, 이것을 저주파측 정지 대역(Lower Side Stop-band)이라고 부른다.
또한, 도 20의 (b) 및 도 20의 (d)의 극챠트의 중심 부분 PB1 및 PB2는 각각 필터의 통과 대역(Pass-band)을 의미한다.
임피던스 정합의 관점에서는 도 20의 (b)의 극챠트에 따르면, 정지 대역이 통과 대역의 고주파측에 있고, 임피던스도 크고 반사 계수도 크기 때문에(챠트의 원주부에 가까울수록, 반사 계수는 큼), 정합 회로는 불필요하다. 한편, 도 20의 (d)의 극챠트에 따르면, 정지 대역이 통과 대역의 저주파측에 있기 때문에 반사 계수는 크지만, 임피던스가 낮기 때문에, 임피던스를 크게 하기 위한 정합 회로가 필 요하다.
따라서, 도 20의 (a)와 도 20의 (c)의 탄성 표면파 필터의 기본 구성을 조합시킨 도 15 및 16의 탄성 표면파 필터를 이용하여, 도 17과 같은 듀플렉서를 구성하는 경우에는 중심 주파수가 높은 쪽의 탄성 표면파 필터(도 17에서는 수신용 필터)에만 정합 회로(L1)를 설치하면, 듀플렉서의 임피던스 정합성의 관점에서는 충분한 것을 알 수 있다.
도 18 및 19는 도 17에 대응하는 듀플렉서(D1)의 구체적인 회로 구성도의 일실시예를 나타낸다.
도 18은 송신용 필터(T1)에 도 15의 (a)의 탄성 표면파 필터를 이용하고 수신용 필터(R1)에 도 16의 (a)의 탄성 표면파 필터를 이용한 경우의 회로 구성도이며, 도 19는 송신용 필터(T1)에 도 15의 (b)의 탄성 표면파 필터를 이용하고 수신용 필터(R1)에 도 16의 (b)의 탄성 표면파 필터를 이용한 경우의 회로 구성도이다. 어느 것이나 정합 회로(L)는 수신용 필터(R1)측에만 설치된 구성을 나타내고 있다.
여기서, 도 15 및 16에서 도시된 탄성 표면파 필터의 조합은 도 18 및 19에 한하는 것이 아니라, 도 15의 (a)와 도 16의 (b)를 조합한 것, 또는 도 15의 (b)와 도 16의 (a)를 조합시킨 것을 이용하여도 좋다.
또한, 도 15 및 16에서 도시된 사다리형의 탄성 표면파 필터의 소위 사다리의 접속수와, 필터 칩 및 듀플렉서 패키지 사이의 배선의 길이(즉 인덕턴스)를 변화시킴으로써, 원하는 통과 대역 폭 및 대역외 감쇠량이 이루어지도록 조정할 수 있다.
또한, 일반적으로 1 포트 SAW 공진기를 사다리형으로 접속한 탄성 표면파 필터의 입출력 임피던스는 그것을 구성하는 기본 단위 요소인 1포트 공진기의 개구 길이와 전극쌍수에 의해서 조정 가능하고, 또한 사디리형 회로에 있어서의 단자측에 가장 가까이 접속된 공진기의 임피던스 특성이, 필터의 임피던스 특성으로서 반영되기 쉽다.
그래서, 임피던스 정합성의 관점에서 수신용 필터(R1, R2)의 수신 단자(Rx1, Rx2)측을 공통화하는 구성을 이용하는 경우, 수신단자측에서 가까운 1 포트 공진기를 적어도 하나 이용하여 임피던스 제어를 행한다.
도 21 및 22는 수신용 필터(R1, R2)의 수신 단자측을 공통화한 경우의 듀플렉서의 회로 구성도의 일부분의 실시예를 나타낸다.
이와 같이 수신 단자(Rx)측을 공통화한 경우에는 수신용 필터(R1 및 R2)의 수신 단자측의 제1단번째의 공진기(P1 및 S1)의 수신 단자(Rx)측에서 본 입출력 임피던스를 100∼120Ω에 조정함으로써, 안테나 단자(ATN1 및 ATN2)측에서 본 임피던스와 수신 단자측에서 본 수신용 필터의 임피던스를 거의 50Ω로 할 수 있다.
도 21 또는 22에서 도시된 듀플렉서의 회로 구성은 도 14에서 도시된 바와 같은 외부 회로와의 접속 구성의 경우에 그대로 이용할 수 있다. 즉, 외부의 RF 스위치중 수신측의 RF 스위치를 하나 제거한 구성으로 하는 경우에는, 도 21 또는 22의 회로 구성을 갖는 듀플렉서를 안테나 듀플렉서 탑재 위치(9)에 배치하면 좋다.
다음에, 이 발명의 안테나 듀플렉서의 구체예를 나타낸다.
본 발명의 안테나 듀플렉서는 도 4에서 도시된 바와 같이, 다층화 구조를 갖는 패키지부와 그 내부의 공동 부분에 탑재되는 필터 칩(1, 2)으로 이루어지지만, 패키지부의 재료로서는 고유전률(ε= 9.5)의 재료, 예컨대 유리 세라믹을 이용하고, 다층화된 (예컨대 5 내지 6층) 유리 세라믹의 안쪽 끼우기에, 그라운드 패턴이나 정합 회로(L1, L2)가 삽입된다. 특히, 소형화의 관점에서 정합 회로(L1, L2)는 필터 칩 탑재면보다도 위의 다층 부분에, 약 100∼150 μm 폭의 스트립 선로 패턴으로서 형성하는 것이 바람직하다.
유리 세라믹의 다층 구조의 최상부인 실링(ceiling)부와 최하부인 외부 단자 접속부에는 메탈 그라운드를 배치하여, 접속 단자를 배치하는 층(결합 패드부)에는 각 접속 단자가 직접 인접하는 일이 없도록, 접지 단자를 설치한다. 그리고, 스트립 선로 패턴은 이 실링부의 메탈 그라운드와 안쪽 끼우기의 그라운드 사이에서 상하 방향으로 끼어 넣은 것 같은 위치거나 또는, 본딩 패드부의 접속 단자와 외부 단자 접속부에 형성된 메탈 그라운드와의 사이에서 상하 방향으로 끼어 넣은 위치에 형성된다.
또한, 필터 칩(1, 2)의 각 탄성 표면파 필터는 1 포트 탄성 표면파 공진기를 직렬-암 및 병렬-암에 접속한 사다리형 공진기를 이용하여 (도 15 또는 16 참조),그 기판 재료에는 방위 : 42 Yrot-X 전파의 LiTaO3을 이용한다. 또한, 각 공진기의 빗형 전극의 재료에는 알루미늄을 주성분으로 하는 합금(Al-Cu, Al-Mg 등)을 이용하여, 그 다층막(Al-Cu/Cu/Al-Cu, Al/Cu/Al, Al/Mg/Al, Al-Mg/Mg/Al-Mg 등)을 스퍼 터링에 의해 형성하고, 또한, 노광, 에칭의 각 공정을 지나서 빗형 전극 패턴을 형성한다.
또한, 패키지의 접속 단자와 필터 칩상의 입출력 단자를 접속하기 위한 배선의 재료에는 예컨대, Al-Si를 이용할 수 있다.
이상의 패키지 재료 등의 구체예에 대해서는 도 5, 도 6, 도 8, 도 9 및 도 11에 나타낸 구성에 있어서 전부 공통된다.
다음에, 도 23은 본 발명의 안테나 듀플렉서에 이용하는 듀플렉서의 주파수 특성의 그래프를 나타낸다.
이것은, 1.9 GHz 대의 PCS 방식의 안테나 듀플렉서의 주파수 특성이며, 2개의 듀플렉서의 중심 주파수의 차가 비교적 작은 경우의 특성이다. 2개의 필터칩은 송신용과 수신용으로 나누어, 접속 구성은 도 8에서 도시된 것을 이용한다. 다만, 도 9에서 도시된 구성을 이용하여도 좋다.
여기서, 듀플렉서를 구성하는 송신용 필터 및 수신용 필터의 통과 대역폭을 30 MHz 등으로 나눠 설계하고 있다. 또한, 정합 회로는 중심 주파수가 높은 수신용 필터와 안테나 단자와의 사이에 넣는다. 정합 회로(L1)의 패턴 길이는 9.5 mm 정도, L2의 패턴 길이는 10.5 mm 정도로 한다.
도 23의 (a)는 그룹(1)의 듀플렉서(송신 대역: 1.85 GHz∼1.88 GHz, 수신 대역: 1.93 GHz∼1.96 GHz)의 주파수 특성이며, 도 23의 (b)는 그룹(2)의 듀플렉서(송신 대역 : 1.88 GHz∼1.91 GHz, 수신 대역 : 1.96 GHz∼1.99 GHz)의 주파수 특성을 나타내고 있다.
이 도 23의 그래프에 따르면, 그룹(1, 2)의 송신용 필터의 손실은 약 2.0 dB 정도이고, 그룹(1, 2)의 수신용 필터의 손실은 약 4.0 dB 정도이다. 또한, 통과 대역외의 저지역 감쇠량은 그룹(1, 2)의 송신용 필터의 어느쪽도 약 45 dB, 그룹(1, 2)의 수신용 필터 어느쪽도 약 53 dB가 된다. 도 23에서 도시된 안테나 듀플렉서는 접속 단자와 외부 회로를 접속하는 배선과 정합 회로의 패턴 등이 교차하지 않기 때문에, PCS 방식의 안테나 듀플렉서로서는 충분히 실용 레벨의 주파수 특성을 얻는 것이 가능하였다.
휴대 전화로서 내장하는 경우에는 2개의 듀플렉서의 중심 주파수의 차는 비교적 작기 때문에, 이 안테나 듀플렉서를 도 12에서 도시된 인쇄 회로 기판(10)상에 탑재하는 것이 바람직하다. 즉, RF 스위치를 설치한 구성으로 함으로써 보다 소형화가 가능해진다.
1.9 GHz 대의 사다리형 필터 구성을 이용하는 경우에는 탄성 표면파 공진기를 구성하는 빗형 규격화된 전극막 두께는 약 9% 정도로 하고, 그 전극 주기를 1.95∼2.18 μm 정도로 하면 좋다. 또, 패키지의 단자 구성으로서 도 6의 것을 이용하여도 좋고, 도 11에서 도시된 접속 구성으로 하는 것도 가능하다. 이 경우는 정합 회로(L1, L2)의 패턴 길이는 거의 동일한 길이(9.5 mm)로 하면 좋다.
다음에, 도 24는 800 MHz 대의 듀플렉서와, 1.9 GHz 대의 듀플렉서로 이루어지는 안테나 듀플렉서를 도 6에서 도시된 패키지에 탑재한 경우의 주파수 특성의 그래프를 나타낸다. 패키지의 접속 구성은 도 11의 것을 이용한다. 이것은, 2개의 듀플렉서의 중심 주파수가 20% 이상 다른 경우의 안테나 듀플렉서에 상당한다.
여기서, 하나의 필터 칩에는 그룹(1)에 속하는 송신용 필터와 수신용 필터를 탑재하고, 다른 쪽의 필터 칩에는 그룹(2)에 속하는 송신 필터와 수신용 필터를 탑재한다. 또한, 정합 회로(L1)의 길이를 18 mm(800 MHz 대용), L2의 길이를 9.5 mm 정도(1.9 GHz 대용)으로 한다.
도 24에 따르면, 이 경우도 도 23에서 도시된 것과 거의 같은 손실 및 저지 감쇠량을 갖는 주파수 특성의 안테나 듀플렉서를 얻을 수 있었다.
이 안테나 듀플렉서를 휴대 전화로서 내장하는 경우에는 2개의 듀플렉서의 중심 주파수의 차가 꽤 떨어저 있기 때문에, 도 7에서 도시된 인쇄 회로 기판(10)을 이용하는 것이 바람직하다.
800 MHz 대 사리리형 필터의 경우에는 탄성 표면파 공진기를 구성하는 빗형 규격화된 전극막 두께를 9% 정도로 하고, 그 전극 주기를 4.3∼4.8 μm 정도로 하면 좋다. 1.9 GHz 대는 상기한 조건으로 하면 좋다.
또한, 도 21 및 22에서 도시된 바와 같이, 수신용 필터의 수신측 단자(Rx)를 공통화하는 경우, 임피던스 정합을 취하기 위해서, 각 탄성 표면파 1 포트 공진기는 예컨대, 1.9 GHz 대 PCS 필터에 있어서는 다음과 같은 조건하에 설계하면 좋다.
직렬-암 공진기 S1 : 개구 길이 약 30 μm, 전극 쌍수 55∼65쌍
병렬-암 공진기 P1 : 개구 길이 약 40 μm, 전극 쌍수 30∼35쌍
그 밖의 직렬-암 공진기 : 개구 길이 약 30 μm, 전극 쌍수 129쌍
그 밖의 병렬-암 공진기 : 개구 길이 약 40 μm, 전극 쌍수 65쌍
본 발명에 따르면, 안테나 듀플렉서로서의 충분한 주파수 특성을 유지하는 가운데, 2개의 듀플렉서를 하나의 패키지에 수납한 안테나 듀플렉서의 소형화 및 제조의 용이화를 꾀할 수 있다.
또한, 본 발명의 안테나 듀플렉서를 내장한 휴대 전화 등의 고주파 회로 부분의 구성의 소형화와 제조의 용이화를 꾀할 수 있다.

Claims (11)

  1. 각각 중심 주파수가 다른 송신용 및 수신용 탄성 표면파 필터로 구성되고, 안테나 패드, 송신 패드, 수신 패드를 갖는 적어도 2조의 듀플렉서와, 상기 2조의 듀플렉서의 제1 및 제2 안테나 패드와 각각 접속된 제1 및 제2 안테나 단자와, 상기 2조의 듀플렉서의 제1 및 제2 송신 패드와 각각 접속된 제1 및 제2 송신 단자와, 상기 2조의 듀플렉서의 제1 및 제2 수신 패드와 각각 접속된 제1 및 제2 수신 단자와, 상기 2조의 듀플렉서를 수용하고, 제1∼제4 변으로 이루어진 이면을 갖는 패키지를 포함하며,
    상기 제1 및 제2 송신 단자가 상기 제1 변에 형성되고, 상기 제1 및 제2 수신 단자가 상기 제1 변에 대향하는 상기 제2 변에 형성되며, 상기 제1 및 제2 안테나 단자가 상기 제3 변에 형성되고,
    상기 2조의 듀플렉서가 제1 송신용 탄성 표면파 필터 및 제1 수신용 탄성 표면파 필터로 이루어진 제1 듀플렉서와, 제2 송신용 탄성 표면파 필터 및 제2 수신용 탄성 표면파 필터로 이루어진 제2 듀플렉서로 구성되며,
    상기 제1 듀플렉서의 제1 송신용 탄성 표면파 필터가 상기 제1 변측에 배치되고, 상기 제1 듀플렉서의 제1 수신용 탄성 표면파 필터가 상기 제2 변측에 배치되며, 상기 제2 듀플렉서의 제2 송신용 탄성 표면파 필터가 상기 제1 변측에 배치되고, 상기 제2 듀플렉서의 제2 수신용 탄성 표면파 필터가 상기 제2 변측에 배치되는 것을 특징으로 하는 안테나 듀플렉서.
  2. 2조의 듀플렉서와, 상기 듀플렉서와 외부 회로를 접속하기 위한 접속 단자군으로 구성되고, 상기 각 듀플렉서가 각각 중심 주파수가 다른 2개의 탄성 표면파 필터로 구성되며, 상기 접속 단자군이 외부 안테나와 접속하기 위한 안테나용 단자군과, 외부 회로와 접속하기 위한 송신 단자군과, 외부 회로와 접속하기 위한 수신 단자군으로 이루어지고, 상기 안테나 단자군, 송신 단자군 및 수신 단자군이 배치되는 영역이 평면적으로 분리되며,
    상기 2개의 듀플렉서가 공통의 패키지에 수용되고, 또한 상기 각 단자군이 상기 패키지의 주변 영역에 배치되며,
    상기 듀플렉서가 2개의 송신용 탄성 표면파 필터로 이루어진 제1 듀플렉서와, 2개의 수신용 탄성 표면파 필터로 이루어진 제2 듀플렉서로 구성되고, 상기 송신 단자군이 상기 제1 듀플렉서에 근접 배치되고, 상기 수신 단자군이 상기 제2 듀플렉서에 근접 배치되며,
    상기 제1 듀플렉서를 구성하는 제1 송신용 탄성 표면파 필터와 상기 제2 듀플렉서를 구성하는 제1 수신용 탄성 표면파 필터에 의해 제1 듀플렉서 회로가 구성되고, 상기 제1 듀플렉서를 구성하는 제2 송신용 탄성 표면파 필터와 상기 제2 듀플렉서를 구성하는 제2 수신용 탄성 표면파 필터에 의해 제2 듀플렉서 회로가 구성되며, 또한 상기 제1 송신용 탄성 표면파 필터와 상기 제1 수신용 탄성 표면파 필터를 연결하는 라인이 상기 제2 송신용 탄성 표면파 필터와 상기 제2 수신용 탄성 표면파 필터를 연결하는 라인과 교차하도록 상기 송신용 및 수신용 탄성 표면파 필터가 배치되는 것을 특징으로 하는 안테나 듀플렉서.
  3. 제1항에 있어서, 상기 듀플렉서가 정합 회로를 포함하고, 상기 정합 회로가 다층 구조의 패키지에 형성되어 있는 것을 특징으로 하는 안테나 듀플렉서.
  4. 제1항에 있어서, 상기 패키지가 2개의 공동을 구비하고, 상기 듀플렉서가 각각의 공동에 탑재된 것을 특징으로 하는 안테나 듀플렉서.
  5. 제1항에 있어서, 탄성 표면파 필터가 1포트 SAW 공진기를 직렬-암과 병렬-암에 접속한 사다리형 대역 통과형 필터로 구성되어 있는 것을 특징으로 하는 안테나 듀플렉서.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020000028000A 1999-06-04 2000-05-24 안테나 듀플렉서 KR100589023B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15832799A JP3403669B2 (ja) 1999-06-04 1999-06-04 アンテナ分波器
JP99-158327 1999-06-04

Publications (2)

Publication Number Publication Date
KR20010007114A KR20010007114A (ko) 2001-01-26
KR100589023B1 true KR100589023B1 (ko) 2006-06-13

Family

ID=15669228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000028000A KR100589023B1 (ko) 1999-06-04 2000-05-24 안테나 듀플렉서

Country Status (4)

Country Link
US (1) US6380823B1 (ko)
JP (1) JP3403669B2 (ko)
KR (1) KR100589023B1 (ko)
DE (1) DE10024956C2 (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19960299A1 (de) * 1999-12-14 2001-06-21 Epcos Ag Duplexer mit verbesserter Sende-/Empfangsbandtrennung
JP4524864B2 (ja) * 2000-06-08 2010-08-18 パナソニック株式会社 複数周波用アンテナ共用器
WO2001095507A2 (de) * 2000-06-09 2001-12-13 Daimlerchrysler Ag Anordnung zum betrieb mehrerer endgeräte
JP3711846B2 (ja) * 2000-07-27 2005-11-02 株式会社村田製作所 高周波モジュール及びそれを用いた移動体通信装置
JP3532158B2 (ja) * 2001-02-09 2004-05-31 富士通株式会社 分波器デバイス
JP3612031B2 (ja) * 2001-03-29 2005-01-19 Ｔｄｋ株式会社 高周波モジュール
JP3648462B2 (ja) * 2001-04-27 2005-05-18 沖電気工業株式会社 弾性表面波分波器
JP3900013B2 (ja) * 2001-07-30 2007-04-04 株式会社村田製作所 弾性表面波分波器、通信装置
JP3980323B2 (ja) 2001-10-26 2007-09-26 沖電気工業株式会社 弾性表面波分波器
JP2003133903A (ja) * 2001-10-26 2003-05-09 Oki Electric Ind Co Ltd 弾性表面波分波器
TWI315607B (en) * 2001-10-29 2009-10-01 Panasonic Corp Surface acoustic wave filter element, surface acoustic wave filter and communication device using the same
US6765456B2 (en) * 2001-12-17 2004-07-20 Oki Electric Industry Co., Ltd. Surface acoustic wave duplexer and portable communication device using the same
US6801577B2 (en) * 2002-01-24 2004-10-05 Broadcom Corporation Low voltage swing pad driver and receiver
KR20030067901A (ko) * 2002-02-08 2003-08-19 텔레포스 주식회사 Ｓａｗ 듀플렉서
CN1742430B (zh) * 2002-02-12 2010-04-28 松下电器产业株式会社 弹性表面波装置
US7936714B1 (en) 2002-03-11 2011-05-03 Netgear, Inc. Spectrum allocation system and method for multi-band wireless RF data communications
JP2003298305A (ja) 2002-03-28 2003-10-17 Fujitsu Quantum Devices Ltd 高周波スイッチ装置及びこれを用いた電子装置
EP1365509B1 (en) * 2002-05-16 2007-05-16 TDK Corporation Antenna duplexer
JP2004228911A (ja) * 2003-01-22 2004-08-12 Tdk Corp 分波器
US7373171B2 (en) * 2003-02-14 2008-05-13 Tdk Corporation Front end module
JP3853303B2 (ja) * 2003-04-28 2006-12-06 富士通メディアデバイス株式会社 分波器
US7049906B2 (en) * 2003-05-29 2006-05-23 Sony Ericsson Mobile Communications Ab Quad band antenna interface modules including matching network ports
JP2005033246A (ja) * 2003-07-07 2005-02-03 Matsushita Electric Ind Co Ltd Ｓａｗフィルタとそれを用いた電子デバイス
KR101044972B1 (ko) * 2003-07-29 2011-06-29 파나소닉 주식회사 탄성 표면파 디바이스
JP3919194B2 (ja) * 2003-08-11 2007-05-23 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 フロントエンドモジュール
JP2005268878A (ja) 2004-03-16 2005-09-29 Matsushita Electric Ind Co Ltd アンテナ共用器
US7446629B2 (en) * 2004-08-04 2008-11-04 Matsushita Electric Industrial Co., Ltd. Antenna duplexer, and RF module and communication apparatus using the same
US20080116993A1 (en) * 2005-02-28 2008-05-22 Takehiko Yamakawa Piezoelectric Filter, and Duplexer and Communications Apparatus Using the Same
CN101160733B (zh) 2005-04-18 2011-10-05 株式会社村田制作所 高频模块
JP2006311041A (ja) * 2005-04-27 2006-11-09 Matsushita Electric Ind Co Ltd アンテナ共用器
JP4297368B2 (ja) * 2005-06-16 2009-07-15 Ｔｄｋ株式会社 高周波モジュール
CN101467349B (zh) * 2006-06-12 2011-06-01 株式会社村田制作所 弹性波分波器
US7656251B1 (en) * 2007-07-09 2010-02-02 Rf Micro Devices, Inc. Split band duplexer
JP5262413B2 (ja) * 2008-08-12 2013-08-14 株式会社村田製作所 マルチバンドデュプレクサモジュール
JP5187361B2 (ja) 2010-08-16 2013-04-24 株式会社村田製作所 高周波モジュール
US9425850B2 (en) 2010-10-27 2016-08-23 Sai C. Kwok Simultaneous voice and data communication
DE102010050581A1 (de) * 2010-11-05 2012-05-10 Epcos Ag Chip mit vier mit akustischen Oberflächenwellen arbeitenden Filtern
DE112012000657B4 (de) 2011-02-04 2020-10-08 Murata Manufacturing Co., Ltd. Hochfrequenzmodul
JP5823168B2 (ja) 2011-05-24 2015-11-25 太陽誘電株式会社 通信モジュール
JP5777975B2 (ja) * 2011-08-22 2015-09-16 太陽誘電株式会社 通信モジュール
DE102011114642B4 (de) * 2011-09-30 2015-07-30 Epcos Ag Modul und Chip
JP6074167B2 (ja) 2012-06-12 2017-02-01 太陽誘電株式会社 フィルタモジュール及び分波器モジュール
US9312888B2 (en) 2012-06-29 2016-04-12 Qualcomm Incorporated Antenna interface circuits for carrier aggregation on multiple antennas
JP6363378B2 (ja) * 2014-04-10 2018-07-25 太陽誘電株式会社 マルチプレクサ
US9331669B2 (en) * 2014-07-25 2016-05-03 Resonant Inc. High rejection surface acoustic wave duplexer
KR101867792B1 (ko) 2015-06-24 2018-06-15 가부시키가이샤 무라타 세이사쿠쇼 멀티플렉서, 송신 장치, 수신 장치, 고주파 프론트엔드 회로, 통신 장치, 및 멀티플렉서의 임피던스 정합 방법
JP6398895B2 (ja) 2015-06-30 2018-10-03 株式会社村田製作所 分波器
KR102021252B1 (ko) 2015-10-26 2019-09-11 가부시키가이샤 무라타 세이사쿠쇼 스위치 모듈
KR102499634B1 (ko) * 2015-11-09 2023-02-13 가부시키가이샤 와이솔재팬 듀플렉서 디바이스 및 듀플렉서 탑재용 기판
CN109478882B (zh) * 2016-07-15 2022-08-23 株式会社村田制作所 多工器、高频前端电路以及通信终端
WO2018183501A1 (en) * 2017-03-31 2018-10-04 Anokiwave, Inc. Apparatus and method for rf isolation in a packaged integrated circuit
WO2019003791A1 (ja) * 2017-06-27 2019-01-03 株式会社村田製作所 通信モジュール
JP6690608B2 (ja) * 2017-07-20 2020-04-28 株式会社村田製作所 マルチプレクサ、高周波フロントエンド回路および通信装置
US10917072B2 (en) * 2019-06-24 2021-02-09 Resonant Inc. Split ladder acoustic wave filters
WO2021030140A1 (en) * 2019-08-09 2021-02-18 Anokiwave, Inc. Beamforming integrated circuit having rf signal ports using a ground-signal transition for high isolation in a phased antenna array system and related methods
TWI810037B (zh) * 2022-08-24 2023-07-21 三友電子股份有限公司 表面聲波多工器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066170A (ja) * 1992-06-18 1994-01-14 Fujitsu Ltd 弾性表面波分波器
JPH0697761A (ja) * 1992-09-14 1994-04-08 Fujitsu Ltd 分波器及びその製造方法
JPH06310979A (ja) * 1993-04-26 1994-11-04 Fujitsu Ltd 分波器パッケージ
KR19990062840A (ko) * 1997-12-03 1999-07-26 다나카 히사노리 다중대역 고주파수 스위칭 모듈

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2905094B2 (ja) * 1994-07-01 1999-06-14 富士通株式会社 分波器パッケージ
JP3198252B2 (ja) 1995-05-31 2001-08-13 富士通株式会社 分波器及びその製造方法
JP3139327B2 (ja) * 1995-05-31 2001-02-26 株式会社村田製作所 高周波複合部品
TW325607B (en) * 1995-08-24 1998-01-21 Fujitsu Ltd Filter device and dual-band radio system in which the filter device is used
JPH09121138A (ja) * 1995-08-24 1997-05-06 Fujitsu Ltd フィルタ装置及びこれを用いた無線装置
DE69734846T2 (de) * 1996-02-27 2006-08-31 Hitachi Metals, Ltd. Frequenzweiche für Zweiband-Mobilfunkendgeräte
KR100213372B1 (ko) * 1996-05-10 1999-08-02 이형도 모노리틱 쏘 듀플렉서
JP3222072B2 (ja) 1996-10-15 2001-10-22 富士通株式会社 分波器パッケージ
JP3224202B2 (ja) * 1996-11-28 2001-10-29 富士通株式会社 弾性表面波装置
US5815804A (en) 1997-04-17 1998-09-29 Motorola Dual-band filter network
JPH10322105A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 分波器
EP0881763B1 (en) * 1997-05-30 2006-02-15 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave filter circuit having plural passing bands
JP3315644B2 (ja) * 1998-05-14 2002-08-19 富士通株式会社 弾性表面波素子
JP3484090B2 (ja) * 1998-12-22 2004-01-06 株式会社日立製作所 スイッチ型アンテナ共用器および移動無線端末

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066170A (ja) * 1992-06-18 1994-01-14 Fujitsu Ltd 弾性表面波分波器
JPH0697761A (ja) * 1992-09-14 1994-04-08 Fujitsu Ltd 分波器及びその製造方法
JPH06310979A (ja) * 1993-04-26 1994-11-04 Fujitsu Ltd 分波器パッケージ
KR19990062840A (ko) * 1997-12-03 1999-07-26 다나카 히사노리 다중대역 고주파수 스위칭 모듈

Also Published As

Publication number Publication date
KR20010007114A (ko) 2001-01-26
JP3403669B2 (ja) 2003-05-06
JP2000349586A (ja) 2000-12-15
US6380823B1 (en) 2002-04-30
DE10024956A1 (de) 2000-12-21
DE10024956C2 (de) 2003-03-27

Similar Documents

Publication Publication Date Title
KR100589023B1 (ko) 안테나 듀플렉서
KR100847637B1 (ko) 분파기
JP3778902B2 (ja) 分波器及び電子装置
US7135944B2 (en) Branching filter having both saw ladder and dual mode filters, and electronic apparatus using the branching filter
EP1675262B1 (en) Duplexer
JP4335922B2 (ja) 挿入損が低減されている回路および該回路を有する構成素子
US9136817B2 (en) Filter module and duplexer module
GB2388727A (en) Surface acoustic wave duplexer includes inductors
JP3967289B2 (ja) 分波器及び電子装置
WO2008004557A1 (fr) Circuit en dérivation, circuit haute fréquence et module haute fréquence
CN1852026B (zh) 滤波器和双工器
KR20010103579A (ko) 분파기 디바이스
JP3532158B2 (ja) 分波器デバイス
KR100632134B1 (ko) 박막 공진기 사다리형 필터, 송수전환기 및 사다리형 필터접지 방법
JP3710445B2 (ja) アンテナ分波器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 14