KR100585489B1 - 타이밍검출장치 - Google Patents

타이밍검출장치 Download PDF

Info

Publication number
KR100585489B1
KR100585489B1 KR1019970069439A KR19970069439A KR100585489B1 KR 100585489 B1 KR100585489 B1 KR 100585489B1 KR 1019970069439 A KR1019970069439 A KR 1019970069439A KR 19970069439 A KR19970069439 A KR 19970069439A KR 100585489 B1 KR100585489 B1 KR 100585489B1
Authority
KR
South Korea
Prior art keywords
sampling
timing
delay
extracting
output
Prior art date
Application number
KR1019970069439A
Other languages
English (en)
Other versions
KR19990050339A (ko
Inventor
문기태
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1019970069439A priority Critical patent/KR100585489B1/ko
Publication of KR19990050339A publication Critical patent/KR19990050339A/ko
Application granted granted Critical
Publication of KR100585489B1 publication Critical patent/KR100585489B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 멀티-레벨의 PAM 신호에서 타이밍을 정확하게 검출할 수 있는 타이밍 검출 장치에 관한 것이다.
본 발명의 타이밍 검출 장치는 입력신호를 임의의 주기로 샘플링하기 위한 샘플링 수단과, 샘플링 수단에 직렬로 접속되어 입력되는 샘플을 상기 임의의 시간만큼씩 지연시키기 위한 제1 및 제2 지연수단과, 제2 지연수단과 샘플링 수단 각각으로부터 출력되는 각 샘플로부터 부호 변화량을 추출하기 위한 부호 변화량 추출 수단과, 제1 지연수단과 부호 변화량 추출 수단에 접속되어 타이밍 오차 값을 검출하는 타이밍 오차 검출수단과, 제2 지연수단 및 샘플링 수단과 타이밍 오차 검출수단에 접속되어 타이밍 오차를 보정하는 보정수단을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 멀티 레벨 신호에서 성능 저하 없이도 타이밍 오차의 검출이 가능하게 된다.

Description

타이밍 검출 장치{Apparatus for Detecting Timing}
본 발명은 펄스 진폭 변조(Pulse Amplitude Modulation : 이하, PAM 이라 한다) 방식 수신기의 타이밍 복원 장치에 관한 것으로, 특히 멀티-레벨(Multi-level) PAM 신호에서 타이밍을 정확하게 검출할 수 있는 타이밍 검출 장치에 관한 것이다.
최근 들어, 데이터 통신용 수신기에서는 디지털로 구현된 타이밍 복원 방법을 사용하고 있다. 일반적으로, PAM 방식의 수신기에서 사용되는 타이밍 복원 방법에서는 입력 펄스(이하, "심볼”이라 한다) 당 한 개나 둘 또는 그 이상을 샘플링하여 심볼 천이를 추적하고 타이밍 오차를 추정하고 있다. 그런데, 고속 모뎀의 경우 사용되는 샘플 수의 증가는 하드웨어적인 부담을 증가시킬 뿐만 아니라, 고속의 회로를 필요로 하게 된다. 이에 따라, PAM 수신기는 심볼 당 한 개나 두 개의 샘플을 주로 사용한다.
예컨대, PAM 수신기에서 주로 사용되는 가드너(Gardner) 방식의 타이밍 검출기는 심볼 당 두 샘플을 사용하며, 심볼 천이를 추적하고 심볼과 심볼 사이의 중간값을 취하여 타이밍 오차의 추정에 사용한다. 이하, 도 1을 참조하여 가드너 방식의 타이밍 검출 장치를 상세히 살펴보면 다음과 같다.
도 1을 참조하면, 입력라인(1)을 통해 입력되는 심볼을 1/2주기로 샘플링하는 입력 스위치(2)와, 입력 스위치(2)로부터의 샘플을 1/2 주기만큼씩 지연시키는제1 및 제2 딜레이(4, 6)와 입력 스위치(2)로부터의 샘플 값과 제2 딜레이(6)로부터의 샘플 값을 감산하는 감산기(8)와, 감산기(8)의 출력 값과 제1 딜레이(4)로부터의 샘플 값을 승산하는 승산기(10)와, 승산기(10)로부터의 출력 값을 T 주기단위로 출력하는 출력 스위치(12)를 구비하는 타이밍 검출 장치가 도시되어 있다.
도 1의 타이밍 검출 장치에서 입력 스위치(2)는 입력라인(1)을 통해 입력되는 심볼을 1/2 주기(T)마다 샘플링 한다. 제1 딜레이(4)는 입력 스위치(2)로부터 출력되는 샘플(Xn)을 1/2 주기(T) 만큼 지연시킨다. 제2 딜레이(6)는 제1 딜레이(4)로부터 출력되는 샘플(Xn-1/2)을 1/2 주기(T) 만큼 지연시킨다. 감산기(8)는 입력스위치(2)로부터 출력되는 샘플 값(Xn)과 제2 딜레이(6)로부터 출력되는 샘플 값(Xn-1)을 감산하여 승산기(10)로 출력한다. 승산기(10)는 제1 딜레이(4)로부터 출력된 샘플 값(Xn-1/2)과 감산기(8)로부터의 출력 값을 승산하여 타이밍 오차값으로 출력한다. 출력 스위치(12)는 주기(T) 단위로 스위칭 동작을 하여 승산기(10)로부터의 타이밍 오차 값을 출력라인(13)으로 출력한다.
이와 같이, 종래의 가드너 방식의 타이밍 검출 장치는 이진 신호의 심볼 천이를 검출하는데 적합하다. 그러나, 상술한 타이밍 검출 장치를 이용하여 멀티레벨 신호의 심볼 천이를 검출하는 경우 계산된 값, 즉 타이밍 오차 값의 부호와 타이밍 오차의 방향이 보통의 경우와 반대가 되는 경우가 발생함으로써, 타이밍 검출 성능이 저하되게 되는 문제점이 있다.
따라서, 본 발명의 목적은 멀티 레벨의 심볼에서 타이밍 오차를 정확하게 검출할 수 있는 타이밍 검출 장치를 제공하는 것이다.
본 발명의 다른 목적은 심볼의 부호를 추출하여 그를 토대로 하여 심볼의 천이를 검출할 수 있는 타이밍 검출 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 레벨이 서로 다른 심볼 간의 심볼 천이 지점에서 나타나는 경사도 차이를 보정하여 심볼 천이의 검출 성능을 높일 수 있는 타이밍 검출 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 타이밍 검출 장치는 입력신호를 임의의 주기로 샘플링하기 위한 샘플링 수단과, 샘플링 수단에 직렬로 접속되어 입력되는 샘플을 상기 임의의 시간만큼씩 지연시키기 위한 제1 및 제2 지연수단과,제2 지연수단과 샘플링 수단 각각으로부터 출력되는 각 샘플로부터 부호 변화량을 추출하기 위한 부호변화량 추출수단과, 제1 지연수단과 부호 변화량 추출 수단에 접속되어 타이밍 오차 값을 검출하는 타이밍 오차 검출수단과, 제2 지연수단 및 샘플링 수단과 타이밍 오차 검출수단에 접속되어 타이밍 오차를 보정하는 보정수단을 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예를 도 2를 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명에 따른 타이밍 검출 장치를 도시한 블록도이다.
도 2의 타이밍 검출 장치는 입력라인(19)을 통해 입력되는 심볼을 1/2 주기로 샘플링 하는 샘플링 수단으로서의 입력 스위치(20)와, 입력 스위치(2)에 직렬로접속되어 입력 샘플을 1/2 주기만큼씩 지연시키는 제1 및 제2 딜레이(지연수단)(22, 24)와, 제2 딜레이(24)와 입력 스위치(20)에 각각 접속되어 입력 샘플의 부호를 추출하는 제1 및 제2 리미터(26, 28)와, 제1 및 제2 리미터(26, 28)의 출력 값을 감산하는 감산기(30)와, 감산기(30)의 출력 값과 제1 딜레이(24)의 샘플 값을 승산하는 승산기(32)와, 입력 스위치(20)와 제2 딜레이(24)에 각각 접속되어 각 샘플 값에 대해 제곱 연산을 하는 제 1 및 제2 제곱 연산기(34, 36)와, 제1 및 제2 제곱 연산기(34, 36)의 출력값을 가산하는 가산기(38)와, 승산기(32)와 가산기(38)의 출력 값을 제산하는 제산기(40)와, 제산기(40)의 출력 값을 T 주기단위로 출력하는 출력 스위치(12)를 구비한다.
도 2의 타이밍 검출 장치에서 입력 스위치(20)는 입력라인(19)을 통해 입력되는 심볼을 1/2 주기(T)마다 샘플링하는 샘플링 수단이다. 제1 딜레이(22)는 입력 스위치(20)로부터 출력되는 샘플(Xn)을 1/2 주기(T)만큼 지연시킨다. 제2 딜레이(24)는 제1 딜레이(22)로부터 출력되는 샘플(Xn-1/2)을 1/2 주기(T)만큼 지연시킨다.
제1 리미터(26)는 제2 딜레이(24)로부터의 샘플 값을 변수로 하는 시그넘(Signum) 함수(sgn(Xn-1))를 수행하여 부호 값을 추출하는 제1 부호 추출수단이다.제2 리미터(28)는 입력 스위치(20)로부터의 샘플 값(Xn)에 대한 시그넘 함수(sgn(Xn))를 수행하여 부호 값을 추출하는 제2 부호 추출수단이다. 감산기(30)는 제1 및 제2 리미터(26, 28)의 출력 값을 감산하여 승산기(32)로 출력한다. 이들 제1 리미터(26), 제2 리미터(28) 및 감산기(30)는 멀티 레벨 신호의 부호의 변화를 추출하는 부호 변화량 추출수단이 된다.
승산기(32)는 제1 딜레이(22)로부터 출력된 샘플 값(Xn-1/2)과 감산기(30)로부터의 출력 값을 승산하여 타이밍 오차값으로 출력하는 타이밍 오차 검출수단이다.
제1 제곱 연산기(34)는 제2 딜레이(24)를 샘플 값(Xn-1)에 대하여 제곱 연산을 수행하고, 제2 제곱 연산기(36)는 입력 스위치(20)로부터 출력되는 샘플 값(Xn)에 대하여 제곱 연산을 수행한다. 가산기(38)는 제1 및 제2 제곱 연산기(34, 36)의 출력 값을 가산하여 제산기(40)로 출력한다. 제산기(40)는 승산기(32)로부터의 타이밍 오차 값을 가산기(38)로부터의 타이밍 오차 보정 값으로 나누어서 출력한다. 이들 제1 제곱 연산기(34), 제2 제곱 연산기(36), 가산기(38) 및 제산기(40)는 심볼 차이에 의한 타이밍 오차를 보정하는 보정수단이 된다.
출력 스위치(42)는 주기(T) 단위로 스위칭 동작을 하여 제산기(40)로부터의 출력 값을 출력라인(43)으로 출력한다.
상술한 타이밍 검출 장치로부터 출력 값(Yn)을 수학식 1로 나타내면 다음과 같다.
[수학식 1]
Figure pat00003
여기서, x는 샘플 값, sgn()는 부호를 추출하는 함수를 나타낸다. 상기 수식에서 분모 부분은 심볼의 레벨 차이에 의한 타이밍 오차를 보정하는 부분이고, 분자 부분에서 두 번째 항은 멀티 레벨 신호의 부호 변화를 추출하는 부분이 된다.
이상 설명한 바와 같이, 본 발명에 따른 타이밍 검출 장치는 멀티 레벨 신호에서 성능 저하 없이도 타이밍 오차의 검출이 가능함으로써, 타이밍 복원에 적용이 가능하다. 또한, 본 발명의 타이밍 검출 장치는 심볼의 부호를 추출하여 그를 토대로 심볼의 천이를 검출함으로써, 타이밍 오차 검출의 성능을 높일 수 있게 된다.
더불어, 보정수단에 의해 멀티 레벨 신호의 특성상 서로 다른 심볼간의 심볼 천이 지점에서의 경사 차이를 보정할 수 있게 되므로, 타이밍 오차 검출의 성능을 높일 수 있게 된다.
한편, 상술한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.
도 1은 종래의 타이밍 검출 장치를 도시한 블록도.
도 2는 본 발명에 따른 타이밍 검출 장치를 도시한 블록도.
<도면의 주요부분에 대한 부호의 간단한 설명>
2, 20 : 입력 스위치 4, 22 : 제1 딜레이
6, 24 : 제2 딜레이 8, 30 : 감산기
10, 32 : 승산기 12, 44 : 출력 스위치
26, 28 : 제1 및 제2 리미터 34, 36 : 제곱 연산기
38 : 가산기 40 : 제산기

Claims (5)

  1. 입력신호를 임의의 주기로 샘플링하기 위한 샘플링 수단과,
    상기 샘플링 수단에 직렬로 접속되어 입력되는 샘플을 상기 임의의 주기의 시간만큼씩 지연시키기 위한 제1 및 제2 지연수단과,
    상기 제2 지연수단과 샘플링 수단 각각으로부터 출력되는 각 샘플로부터 부호 변화량을 추출하기 위한 부호 변화량 추출수단과,
    상기 제1 지연수단과 부호 변화량 추출 수단에 접속되어 타이밍 오차 값을 검출하는 타이밍 오차 검출수단과,
    상기 제2 지연수단 및 샘플링 수단과 타이밍 오차 검출수단에 접속되어 타이밍 오차를 보정하는 보정수단과,
    상기 보정수단으로부터의 출력 값을 입력신호의 주기로 출력하기 위한 스위칭 수단을 구비하는 것을 특징으로 하는 타이밍 검출 장치.
  2. 제 1 항에 있어서,
    상기 부호변화량 추출수단은
    상기 제2 지연수단으로부터 출력되는 샘플의 부호를 추출하는 제1 부호 추출 수단과,
    상기 샘플링수단으로부터 출력되는 샘플의 부호를 추출하는 제2 부호 추출수단과,
    상기 제1 및 제2 부호추출 수단으로부터의 출력 값을 감산하는 감산수단을 구비하는 것을 특징으로 하는 타이밍 검출 장치.
  3. 제 2 항에 있어서,
    상기 타이밍 오차 검출수단은
    상기 감산수단과 제1 지연수단의 출력 값을 승산하는 승산수단인 것을 특징으로 하는 타이밍 검출 장치.
  4. 제 1 항에 있어서,
    상기 보정수단은
    상기 샘플링 수단과 제2지연수단 각각으로부터 출력되는 각 샘플 값에 대해 제곱 연산을 수행하기 위한 제1 및 제2 제곱 연산수단과,
    상기 제1 및 제2 제곱 연산수단으로부터의 출력 값을 가산하는 가산수단과,
    상기 타이밍 오차 검출수단과 가산수단의 출력 값을 제산하는 제산수단을 구비하는 것을 특징으로 하는 타이밍 검출 장치.
  5. 제 4 항에 있어서,
    상기 보정수단은
    레벨이 서로 다른 심볼 간의 샘플링 지점에서 나타나는 경사 차이를 보정하는 것을 특징으로 하는 타이밍 보정 장치.
KR1019970069439A 1997-12-17 1997-12-17 타이밍검출장치 KR100585489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069439A KR100585489B1 (ko) 1997-12-17 1997-12-17 타이밍검출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069439A KR100585489B1 (ko) 1997-12-17 1997-12-17 타이밍검출장치

Publications (2)

Publication Number Publication Date
KR19990050339A KR19990050339A (ko) 1999-07-05
KR100585489B1 true KR100585489B1 (ko) 2006-08-23

Family

ID=37602679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069439A KR100585489B1 (ko) 1997-12-17 1997-12-17 타이밍검출장치

Country Status (1)

Country Link
KR (1) KR100585489B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191596A (en) * 1989-03-24 1993-03-02 Siemens Telecomunicazioni S.P.A. Apparatus and method for timing recovery in the reception of base band digital signals
US5404379A (en) * 1991-01-28 1995-04-04 Industrial Technology Research Institute Timing recovery method and system
KR0134280B1 (ko) * 1994-10-12 1998-04-27 김광호 펄스진폭변조된 신호를 위한 디지탈 통신 수신기
KR980012815A (ko) * 1996-07-30 1998-04-30 윌리엄 비. 켐플러 인버터 제어 방법 및 장치
KR100198668B1 (ko) * 1996-10-30 1999-06-15 구본준 디지탈 데이타 복원장치
KR100214503B1 (ko) * 1996-09-02 1999-08-02 구본준 피에이엠방식 통신장치의 타이밍 복구회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191596A (en) * 1989-03-24 1993-03-02 Siemens Telecomunicazioni S.P.A. Apparatus and method for timing recovery in the reception of base band digital signals
US5404379A (en) * 1991-01-28 1995-04-04 Industrial Technology Research Institute Timing recovery method and system
KR0134280B1 (ko) * 1994-10-12 1998-04-27 김광호 펄스진폭변조된 신호를 위한 디지탈 통신 수신기
KR980012815A (ko) * 1996-07-30 1998-04-30 윌리엄 비. 켐플러 인버터 제어 방법 및 장치
KR100214503B1 (ko) * 1996-09-02 1999-08-02 구본준 피에이엠방식 통신장치의 타이밍 복구회로
KR100198668B1 (ko) * 1996-10-30 1999-06-15 구본준 디지탈 데이타 복원장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
("Interpolation in digital modems-Part I : Fundamentals", IEEE Trans. on Comm., vol. 41, pp.501-507, Mar. 1993 *

Also Published As

Publication number Publication date
KR19990050339A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
EP0601605A2 (en) Clock recovery circuit of a demodulator
JPH10200594A (ja) ディジタル復調器におけるシンボルタイミング復元回路
GB2213684A (en) Data demodulator baud clock phase locking
EP0866580B1 (en) Error rate estimator for PSK signals
KR950015183B1 (ko) 2진 샘플 제곱근 계산 장치
EP1174721B1 (en) Jitter detecting apparatus and phase locked loop using the detected jitter
KR100585489B1 (ko) 타이밍검출장치
JP3073919B2 (ja) 同期装置
JPH11284669A (ja) デ―タスライサ―
US20110299643A1 (en) Timing Recovery Controller and Operation Method Thereof
EP0783214A2 (en) Data synchronizer phase detector and method of operation thereof
KR100327905B1 (ko) 보간 필터를 사용한 타이밍 복원 병렬 처리 방법 및 그 장치
JPH0310425A (ja) トランスバーサルフィルタ制御回路
US20100254491A1 (en) Dc offset compensating system and method
US5953385A (en) Method and device for detecting the error on the frequency of a carrier
JPH03173236A (ja) 相関パルス発生回路
JP3829703B2 (ja) 多値ｑａｍ信号の同期検出方法、復号判定閾値設定方法および同期検出装置
JP3652039B2 (ja) データ受信装置
EP0649233B1 (en) Method for recovering symbol synchronism in receivers of digitally modulated signals and circuit derived therefrom
KR100291075B1 (ko) 위상의연속성을이용한위상추정장치및그방법
KR20060015306A (ko) 수신된 데이터의 위상을 추적하는 위상 추적기, 이러한위상 추적기를 포함하는 시스템, 디바이스, 프로세서, 위상추적 방법 및 프로세서 프로그램 제품
JPH06261030A (ja) フレーム同期検出回路
KR0136473B1 (ko) 디지탈 영상디코더의 클럭복원회로
KR970064217A (ko) 에이치디티브이(hdtv)용 고속 채널 등화기
JP3022822B2 (ja) 誤り率推定回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140416

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee