KR100583084B1 - Method for Driving Plasma Display Panel - Google Patents

Method for Driving Plasma Display Panel Download PDF

Info

Publication number
KR100583084B1
KR100583084B1 KR1020040034920A KR20040034920A KR100583084B1 KR 100583084 B1 KR100583084 B1 KR 100583084B1 KR 1020040034920 A KR1020040034920 A KR 1020040034920A KR 20040034920 A KR20040034920 A KR 20040034920A KR 100583084 B1 KR100583084 B1 KR 100583084B1
Authority
KR
South Korea
Prior art keywords
electrode
section
bias voltage
pulse
voltage
Prior art date
Application number
KR1020040034920A
Other languages
Korean (ko)
Other versions
KR20050110097A (en
Inventor
정진희
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040034920A priority Critical patent/KR100583084B1/en
Publication of KR20050110097A publication Critical patent/KR20050110097A/en
Application granted granted Critical
Publication of KR100583084B1 publication Critical patent/KR100583084B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 패널에 관한 것으로서, 더욱 자세하게는 플라즈마 표시 패널의 구동 방법에 관한 것이다. The present invention relates to a plasma display panel, and more particularly, to a method of driving a plasma display panel.

본 발명에 따른 플라즈마 표시 패널의 구동 방법은 제1 구간에서 Y전극에 그라운드 레벨에서 소정의 기울기로 증가하는 램프 업 펄스가 인가되는 동시에 Z전극에 네거티브의 제1 바이어스 전압이 인가되며, 제2 구간에서 Y전극에 네거티브의 제2 바이어스 전압이 인가되고 Z전극에 제1 바이어스 전압에서 소정의 기울기로 포지티브의 제3 바이어스 전압까지 증가하는 펄스가 인가되며, 제1 구간과 제2 구간에서 X전극에 그라운드 레벨이 인가되는 것을 특징으로 한다. In the method of driving a plasma display panel according to the present invention, a ramp-up pulse that increases with a predetermined slope at ground level is applied to the Y electrode in a first section, and a negative first bias voltage is applied to the Z electrode, and a second section is applied. In the Y electrode, a negative second bias voltage is applied to the Y electrode, and a pulse that increases from the first bias voltage to the positive third bias voltage with a predetermined slope is applied to the Z electrode. The ground level is applied.

이와 같은 본 발명은 리셋 구간에 면방전만 발생하고 대향 방전은 이루어지지 않음으로써 방전 불량이나 지터 특서의 악화를 방지할 수 있고 구동 회로를 보다 간단하게 구성할 수 있다. In the present invention, only the surface discharge occurs in the reset section and no counter discharge occurs, thereby preventing the discharge failure or the deterioration of the jitter specification, and the driving circuit can be configured more simply.

Description

플라즈마 표시 패널의 구동 방법{Method for Driving Plasma Display Panel}Driving Method for Plasma Display Panel {Method for Driving Plasma Display Panel}

도 1은 플라즈마 표시 패널의 구동을 위한 종래의 구동 파형도이다.1 is a view of a conventional driving waveform for driving a plasma display panel.

도 2는 본 발명에 따른 플라즈마 표시 패널의 구동을 위한 파형도이다.2 is a waveform diagram for driving a plasma display panel according to the present invention.

도 3은 본 발명에 따른 파형이 인가되었을 때 리셋 구간에서 Y전극과 Z전극 사이에 형성되는 전위차와 Y전극과 X전극 사이에 형성되는 전위차의 나타낸 것이다.Figure 3 shows the potential difference formed between the Y electrode and the Z electrode and the potential difference formed between the Y electrode and the X electrode in the reset period when the waveform according to the present invention is applied.

본 발명은 플라즈마 표시 패널에 관한 것으로서, 더욱 자세하게는 플라즈마 표시 패널의 구동 방법에 관한 것이다. The present invention relates to a plasma display panel, and more particularly, to a method of driving a plasma display panel.

도 1은 플라즈마 표시 패널의 구동을 위한 종래의 구동 파형도이다. 도 1에 도시된 바와 같이 리셋 구간, 어드레싱 구간 및 서스테인 구간을 포함한다. 또한, 리셋 구간은 셋업 구간과 셋다운 구간을 포함한다.1 is a view of a conventional driving waveform for driving a plasma display panel. As shown in FIG. 1, the controller includes a reset period, an addressing period, and a sustain period. In addition, the reset section includes a setup section and a set-down section.

셋업 구간에서는 Y전극에 고전압의 램프 업 펄스가 인가되어 Y전극과 Z전극 사이의 면방전과 Y전극과 X전극에 대향 방전이 일어나면서 많은 벽전하가 형성된다.In the setup period, a high voltage ramp-up pulse is applied to the Y electrode, and surface discharge between the Y electrode and the Z electrode and opposite discharge occurs at the Y electrode and the X electrode form a large amount of wall charge.

셋다운 구간에서는 Y전극에 램프 다운 펄스가 인가되어 전극 상에 형성된 벽전하가 일정 정도 소거되면서 각 셀에 균일한 벽전하가 형성된다.In the set-down period, a ramp down pulse is applied to the Y electrode, and the wall charges formed on the electrode are erased to some extent, thereby forming uniform wall charges in each cell.

어드레싱 구간에서는 Y전극에 전압(-Vy)인 스캔 펄스가 인가되고 X전극에 전압(Va)인 데이터 펄스가 인가되어 턴온된 셀이 선택된다. In the addressing period, a scan pulse having a voltage (-Vy) is applied to the Y electrode and a data pulse having a voltage Va is applied to the X electrode to select the turned-on cell.

서스테인 구간에서는 전압(Vs)인 서스테인 펄스가 교번되게 Y전극과 Z전극에 인가됨으로써 선택된 셀에 서스테인 방전이 일어난다.In the sustain period, a sustain pulse, which is a voltage Vs, is alternately applied to the Y electrode and the Z electrode, thereby causing sustain discharge in the selected cell.

이와 같은 종래의 구동 파형에서는 셋업 구간에 고전압의 램프 업 펄스가 인가되어 Y전극과 X전극 사이에 대향 방전이 일어나고 이에 따라 X전극 상에 포지티브(positive)의 전하가 형성된다.In such a conventional driving waveform, a high voltage ramp-up pulse is applied to the setup section so that a counter discharge occurs between the Y electrode and the X electrode, thereby forming a positive charge on the X electrode.

셋업 구간에서 램프 업 펄스의 인가로 인하여 X전극 상에 쌓이는 포지티브의 전하의 양은 형광체의 대전 특성에 따라 다르다. 즉, X전극 상에 있는 R,G,B의 형광체 각각은 서로 다른 대전 특성을 가지고 있기 때문에 셋업 구간에서 대향 방전으로 인하여 쌓이는 전하의 양은 형광체의 종류에 따라 달라진다. 이에 따라 방전 불량 또는 지터(jitter) 특성이 악화되는 문제점이 발생한다.The amount of positive charge accumulated on the X electrode due to the application of the ramp-up pulse in the setup period depends on the charging characteristics of the phosphor. That is, since each of the phosphors of R, G, and B on the X electrode has different charging characteristics, the amount of charge accumulated due to the counter discharge in the setup period varies depending on the type of the phosphor. As a result, there is a problem in that a discharge failure or a jitter characteristic is deteriorated.

본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 리셋 구간에 면방전만 일어나게 하는 리셋 구간의 파형을 을 제공하기 위한 것이다.The present invention is to solve the above problems, and to provide a waveform of the reset section to cause only the surface discharge in the reset section.

상기 목적을 달성하기 위하여 본 발명에 따른 플라즈마 표시 패널의 구동 방법은 제1 구간에서 Y전극에 그라운드 레벨에서 소정의 기울기로 증가하는 램프 업 펄스가 인가되는 동시에 Z전극에 네거티브의 제1 바이어스 전압이 인가되며, 제2 구간에서 Y전극에 네거티브의 제2 바이어스 전압이 인가되고 Z전극에 제1 바이어스 전압에서 소정의 기울기로 포지티브의 제3 바이어스 전압까지 증가하는 펄스가 인가되며, 제1 구간과 제2 구간에서 X전극에 그라운드 레벨이 인가되는 것을 특징으로 한다. In order to achieve the above object, in the method of driving the plasma display panel according to the present invention, a ramp-up pulse that increases with a predetermined slope from the ground level is applied to the Y electrode in the first section and a negative first bias voltage is applied to the Z electrode. In the second period, a negative second bias voltage is applied to the Y electrode, and a pulse increasing from the first bias voltage to the positive third bias voltage with the predetermined slope is applied to the Z electrode. In the second section, the ground level is applied to the X electrode.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 플라즈마 표시 패널의 구동을 위한 파형도이다. 도 2에 도시된 바와 같이 리셋 구간의 제1 구간에서 Y전극에 그라운드 레벨에서 소정의 기울기로 증가하는 램프 업 펄스가 인가되고 Z전극에 네거티브의 제1 바이어스 전압(Vb1)이 인가된다. 또한, 리셋 구간의 제2 구간에서 Y전극에 네거티브의 제2 바이어스 전압(Vb2)이 인가되고 Z전극에 제1 바이어스 전압(Vb1)에서 소정의 기울기로 포지티브의 제3 바이어스 전압(Vb3)까지 증가하는 펄스가 인가된다. 이 때, 제1 구간과 제2 구간에서 X전극에 인가되는 전압은 그라운드 레벨이다. 2 is a waveform diagram for driving a plasma display panel according to the present invention. As shown in FIG. 2, a ramp-up pulse that increases with a predetermined slope at ground level is applied to the Y electrode in the first section of the reset section, and a negative first bias voltage Vb1 is applied to the Z electrode. In addition, in the second section of the reset section, a negative second bias voltage Vb2 is applied to the Y electrode and increases to a positive third bias voltage Vb3 at a predetermined slope from the first bias voltage Vb1 to the Z electrode. Pulse is applied. At this time, the voltage applied to the X electrode in the first section and the second section is the ground level.

도 3은 본 발명에 따른 파형이 인가되었을 때 리셋 구간에서 Y전극과 Z전극 사이에 형성되는 전위차와 Y전극과 X전극 사이에 형성되는 전위차의 나타낸 것이다. 도 3에 도시된 바와 같이 Y전극과 Z전극 사이에 형성되는 전위차는 종래의 리셋 구간에서의 리셋 파형과 동일함을 알 수 있다. 즉, Y전극과 Z전극 사이에 발생하는 면방전은 종래와 같다. Figure 3 shows the potential difference formed between the Y electrode and the Z electrode and the potential difference formed between the Y electrode and the X electrode in the reset period when the waveform according to the present invention is applied. As shown in FIG. 3, it can be seen that the potential difference formed between the Y electrode and the Z electrode is the same as the reset waveform in the conventional reset period. That is, the surface discharge generated between the Y electrode and the Z electrode is the same as before.

하지만, Y전극과 X전극 사이에 형성되는 전위차는 종래와 다르다. 즉, 본 발명에 따른 리셋 파형에서는 Y전극과 X전극 간에 형성되는 전위차가 방전 개시 전압(firing voltage)보다 낮게 형성된다. 또한, Y전극과 Z전극 사이에 면방전이 일어날 때도 Y전극과 X전극 간에 형성되는 전위차(200V)가 Y전극과 Z전극 사이에 형성되는 전위차(350V)의 중간 정도이기 때문에 X전극이 공간의 양의 전하나 음의 전하를 잡지 않는다. 바람직하게는 램프 업 펄스의 전압의 크기와 제1 바이어스 전압(Vb1)의 크기의 차가 50V 이내이다. However, the potential difference formed between the Y electrode and the X electrode is different from the conventional one. That is, in the reset waveform according to the present invention, the potential difference formed between the Y electrode and the X electrode is formed to be lower than the firing voltage. Also, even when surface discharge occurs between the Y electrode and the Z electrode, since the potential difference (200 V) formed between the Y electrode and the X electrode is about the middle of the potential difference (350 V) formed between the Y electrode and the Z electrode, It does not take a positive charge or a negative charge. Preferably, the difference between the magnitude of the voltage of the ramp-up pulse and the magnitude of the first bias voltage Vb1 is within 50V.

따라서 리셋 구간이 끝난 후에 X전극 상에는 어떠한 벽전하도 쌓여있지 않는다. 즉, 리셋 구간에 X전극 상에 쌓이는 벽전하가 없기 때문에 형광체의 대전 특성의 다름으로 인한 방전 불량이나 지터 특성의 악화와 같은 문제점을 해결할 수 있다. Therefore, no wall charges are accumulated on the X electrode after the reset period is over. That is, since there is no wall charge accumulated on the X electrode in the reset section, problems such as poor discharge or deterioration of jitter characteristics due to different charging characteristics of the phosphor can be solved.

또한, 종래에는 리셋 구간의 램프 업 펄스를 형성하기 위하여 도 1에 도시된 바와 같이 전압원 Vst가 필요하였으나 본 발명에 따른 제1 구간에서의 램프 업 펄스의 최대값이 서스테인 구간의 서스테인 전압일 경우 별도의 전압원이 필요없으므로 구동 회로를 보다 간단하게 형성할 수 있다. In addition, in the related art, a voltage source Vst is required as shown in FIG. 1 to form a ramp-up pulse in the reset section, but when the maximum value of the ramp-up pulse in the first section according to the present invention is the sustain voltage in the sustain section, Since no voltage source is required, the driving circuit can be formed more simply.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한 다. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

이상에서와 같이 본 발명은 리셋 구간에 면방전만 발생하고 대향 방전은 이루어지지 않음으로써 방전 불량이나 지터 특서의 악화를 방지할 수 있고 구동 회로를 보다 간단하게 구성할 수 있다. As described above, in the present invention, only surface discharge occurs in the reset section and no counter discharge occurs, thereby preventing discharge failure or deterioration of the jitter specification, and the driving circuit can be configured more simply.

Claims (4)

리셋 구간에 X전극, Y전극 및 Z전극에 해당 전압을 인가하는 플라즈마 표시 패널의 구동 방법에 있어서,A method of driving a plasma display panel in which a corresponding voltage is applied to an X electrode, a Y electrode, and a Z electrode in a reset period, 상기 리셋 구간은 제1 구간과 제2 구간을 포함하며,The reset section includes a first section and a second section, 상기 제1 구간에서 상기 Y전극에 그라운드 레벨에서 소정의 기울기로 증가하는 램프 업 펄스가 인가되는 동시에 상기 Z전극에 네거티브의 제1 바이어스 전압이 인가되어, 상기 Y전극 및 상기 Z전극 사이의 면방전으로 벽전하를 생성하며, In the first section, a ramp-up pulse that increases at a predetermined slope at ground level is applied to the Y electrode, and a negative first bias voltage is applied to the Z electrode, thereby performing surface discharge between the Y electrode and the Z electrode. To generate wall charges, 상기 제2 구간에서 상기 Y전극에 네거티브의 제2 바이어스 전압이 인가되고 상기 Z전극에 상기 제1 바이어스 전압에서 소정의 기울기로 포지티브의 제3 바이어스 전압까지 증가하는 펄스가 인가되어, 상기 Y전극 및 상기 Z전극 사이의 면방전으로 벽전하를 소거하며,In the second section, a negative second bias voltage is applied to the Y electrode, and a pulse that increases from the first bias voltage to a positive third bias voltage with a predetermined slope is applied to the Z electrode, thereby providing the Y electrode and The wall charge is erased by the surface discharge between the Z electrodes, 상기 제1 구간과 상기 제2 구간에서 상기 X전극에 그라운드 레벨이 인가되어, 상기 Y전극과 상기 X전극의 전위차가 방전개시전압보다 낮게 형성되는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법. And wherein a ground level is applied to the X electrode in the first section and the second section so that a potential difference between the Y electrode and the X electrode is lower than a discharge start voltage. 제1항에 있어서,The method of claim 1, 상기 램프 업 펄스의 전압의 크기와 상기 제1 바이어스 전압의 크기의 차가 50V 이내인 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법. And the difference between the magnitude of the voltage of the ramp-up pulse and the magnitude of the first bias voltage is within 50V. 삭제delete 제1항에 있어서,The method of claim 1, 상기 램프 업 펄스의 전압이 서스테인 전압인 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법. And the voltage of the ramp up pulse is a sustain voltage.
KR1020040034920A 2004-05-17 2004-05-17 Method for Driving Plasma Display Panel KR100583084B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040034920A KR100583084B1 (en) 2004-05-17 2004-05-17 Method for Driving Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040034920A KR100583084B1 (en) 2004-05-17 2004-05-17 Method for Driving Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20050110097A KR20050110097A (en) 2005-11-22
KR100583084B1 true KR100583084B1 (en) 2006-05-25

Family

ID=37285665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040034920A KR100583084B1 (en) 2004-05-17 2004-05-17 Method for Driving Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100583084B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047381B1 (en) 2009-03-02 2011-07-07 단국대학교 산학협력단 Apparatus and Method for Applying Negative Driving Waveform of Plasma Display Panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047381B1 (en) 2009-03-02 2011-07-07 단국대학교 산학협력단 Apparatus and Method for Applying Negative Driving Waveform of Plasma Display Panel

Also Published As

Publication number Publication date
KR20050110097A (en) 2005-11-22

Similar Documents

Publication Publication Date Title
JP2005301259A (en) Driving method for plasma display panel and plasma display panel
US7924242B2 (en) Apparatus and method of driving plasma display panel
KR100748989B1 (en) The operating method of plasma display panel device
US7352341B2 (en) Plasma display panel driving method and plasma display device
KR100646187B1 (en) Driving Method for Plasma Display Panel
KR100583084B1 (en) Method for Driving Plasma Display Panel
KR100476338B1 (en) Method for driving plasma display panel
KR100577765B1 (en) Driving Method of Plasma Display Panel
KR100589377B1 (en) Driving method of plasma display panel and plasma display device
KR100570610B1 (en) Driving method of plasma display panel and plasma display device
KR100571199B1 (en) Driving device of plasma display panel
KR100579330B1 (en) Driving Method of Plasma Display Panel
KR20060004172A (en) Device for driving plasma display panel including temperature compensating part
KR100508950B1 (en) Driving method of plasma display panel and plasma display device
KR100551038B1 (en) Driving method of plasma display panel and plasma display device
KR100585528B1 (en) Driving Method of Plasma Display Panel
KR100801702B1 (en) Method for driving plasma display panel
KR100646184B1 (en) Driving Method for Plasma Display Panel
KR100521472B1 (en) Driving method of plasma display panel and plasma display device
KR100551057B1 (en) Driving method of plasma display panel and plasma display device
KR100622698B1 (en) Method for Driving Plasma Display Panel
KR100727296B1 (en) Plasma display apparatus and driving method thereof
KR100508926B1 (en) Driving method of plasma display panel and plasma display device
KR100738586B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100817793B1 (en) A NEW DRIVING METHOD FOR HIGH DARK ROOM CONTRAST RATIO AND REDUCTION OF THE RESET PERIOD IN AC PDPs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee