KR100582568B1

KR100582568B1 - 덱트 시스템의 동기화 제어 장치

Info

Publication number: KR100582568B1
Application number: KR1019990035424A
Authority: KR
Inventors: 천무철
Original assignee: 삼성전자주식회사
Priority date: 1999-08-25
Filing date: 1999-08-25
Publication date: 2006-05-23
Also published as: KR20010019146A

Abstract

본 발명은 덱트 시스템의 동기화 제어 장치에 관한 것으로서, 이중화로 구성되며, 그 각각의 동기화 제어 장치는 상기 덱트 인터페이스들의 동기 신호를 생성하기 위한 기준신호를 시스템 클럭과 동기시켜 출력하는 PLL 회로부와, 상기 PLL 회로에서 출력된 기준신호를 카운팅하여 덱트 동기 신호 주기의 1/2에 해당되는 신호를 발생시키는 카운터부와, 상기 카운터의 출력 신호 및 외부 제어 신호를 받아 상기 다수개의 덱트 인터페이스 카드의 동기를 위한 동기 신호를 발생하는 제어부로 구성되어, 하나의 메인 컨트롤 카드에서 각 덱트 인터페이스 카드의 동기를 위한 기준 클럭을 공급하도록 함으로써, 용이하게 해당 기지국들 간의 동기를 맞출 수 있도록 한다는 장점이 있다.

Description

덱트 시스템의 동기화 제어 장치{Synchronization control apparatus of the DECT system}

도 1은 일반적인 덱트 시스템에 대한 구성도,

도 2는 본 발명의 일 실시예에 따른 덱트 시스템에 대한 구성도,

도 3은 본 발명의 일 실시예에 따라 이중화로 구성된 동기화 제어 장치에 대한 구성도,

도 4는 본 발명의 일 실시예에 따른 동기화 제어 장치에 대한 구성도,

도 5는 본 발명의 일 실시예에 따른 동기화 제어 장치의 제어부에 대한 회로도,

도 6은 본 발명의 일 실시예에 따는 동기화 관련 신호들의 상세 타이밍도.

<도면의 주요부분에 대한 부호의 설명>

100 : 덱트 시스템 110 : 중앙 처리 장치

120 : 덱트 인터페이스부 130 : 동기화 제어 장치

20, 30, 40 : 기지국 200 : PLL 회로

300 : 16진 카운터 400 : 제어부

본 발명은 덱트(DECT:Digital European Cordless Telephone) 시스템의 동기화 장치에 관한 것으로서, 특히, 하나의 덱트 시스템 내에 다수개의 인터페이스 카드가 존재하는 경우 그 인터페이스 카드들 간의 동기를 맞추어 주기 위한 덱트 시스템의 동기화 장치에 관한 것이다.

덱트 시스템이란 ETSI(European Telecommunications Standards Institute)에 의해 표준화된 무선 접속방식으로, TDMA(Time Division Multiple Access)/TDD에 따라 무선통화 서비스를 제공하는 시스템을 말하는 것으로서, 도 1에 이러한 덱트 시스템의 일반적인 구성이 나타나 있다.

도 1을 참조하면, 종래의 일반적인 덱트 시스템은 다수개의 덱트 단말기(21~23, 31~33, 41~43)와, 그 단말기들을 관할하는 다수의 기지국(20, 30, 40)과, 그 기지국들을 관할하는 덱트 시스템(10)을 포함하여 구성되며, 상기 덱트 시스템(10)은 그 덱트 시스템(10)의 전반적인 동작을 제어하는 중앙 처리 장치(11)와, 상기 덱트 시스템이 관할하는 기지국들간 동기를 맞추어주기 위한 다수개의 덱트 인터페이스 카드(12)를 포함한다.

이 때, 상기 덱트 인터페이스 카드(12) 자체에서 동기 신호를 발생시켜 해당 기지국들간의 동기를 맞추어 주도록 되어 있는데, 이 경우 다수의 덱트 인터페이스 카드를 사용하게 되면 각 인터페이스 카드들마다 자체적으로 동기 신호를 발생하므로 해당 기지국들간에 동기를 맞추기가 어려운 단점이 있었다.

따라서, 본 발명에서는 상기와 같은 문제점을 해결하기 위해, 다수의 덱트 인터페이스 카드를 포함하여 구성된 덱트 시스템에서 그 인터페이스 카드들간에 동기를 맞추기 위한 기준 클럭을 메인 컨트롤 카드에서 공급하도록 함으로써, 용이하게 해당 기지국들 간의 동기를 맞출 수 있도록 하는 덱트 시스템의 동기화 제어 장치를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해 본 발명에서 제공하는 덱트 시스템의 동기화 제어 장치는 이중화로 구성되며, 그 각각의 동기화 제어 장치는 상기 덱트 인터페이스들의 동기 신호를 생성하기 위한 기준신호를 시스템 클럭과 동기시켜 출력하는 PLL 회로부와, 상기 PLL 회로에서 출력된 기준신호를 카운팅하여 덱트 동기 신호 주기의 1/2에 해당되는 신호를 발생시키는 카운터부와, 상기 카운터의 출력 신호 및 외부 제어 신호를 받아 상기 다수개의 덱트 인터페이스 카드의 동기를 위한 동기 신호를 발생하는 제어부로 구성된 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 동기화 제어 장치를 좀 더 상세히 설명하면 다음과 같다.

도 2는 본 발명의 일 실시예에 따른 덱트 시스템에 대한 구성도이고, 도 3은 본 발명의 일 실시예에 따라 이중화로 구성된 동기화 제어 장치에 대한 구성도이고, 도 4는 본 발명의 일 실시예에 따른 동기화 제어 장치에 대한 구성도이고, 도 5는 본 발명의 일 실시예에 따른 동기화 제어 장치의 제어부에 대한 회로도이고, 도 6은 본 발명의 일 실시예에 따는 동기화 관련 신호들의 상세 타이밍도이다.

먼저, 도 2를 참조하면, 본 발명의 일 실시예에 따른 덱트 시스템은 다수개의 덱트 단말기(21~23, 31~33, 41~43)와, 그 단말기들을 관할하는 다수의 기지국(20, 30, 40)과, 그 기지국들을 관할하는 덱트 시스템(100)을 포함하여 구성되며, 상기 덱트 시스템(100)은 그 덱트 시스템(100)의 전반적인 동작을 제어하는 중앙 처리 장치(110)와, 상기 덱트 시스템이 관할하는 기지국들간 동기를 맞추어주기 위한 다수개의 덱트 인터페이스 카드(120)와, 상기 중앙 처리 장치(110)의 제어 신호에 의해 상기 다수개의 덱트 인터페이스 카드(120)들의 동기를 위한 신호를 출력하는 동기화 제어 장치(130)를 포함하여 구성된다.

도 3은 상기 동기화 제어 장치(130)가 이중화로 구성된 상태를 나타내는 도면으로서, 상기 동기화 제어 장치(130)는 동작 상태(Active)에서 각 덱트 인터페이스 카드들의 동기를 맞추어 주는 주 제어부(131)와, 대기 상태(Standby)에서 주 제어부(131)에서 전송되는 신호(SYNC_1600A)를 받아 자체 동기를 맞추도록 하여 절체시에도 시차 없이 동기를 맞출 수 있도록 구성된 부 제어부(132)로 구성되며, 이 때, 상기 주 제어부(131)는 각 덱트 인터페이스 카드(DECT I/F Card)(120)로 동기 신호(DECT_SYNC)를 공급하고, 상기 부 제어부(132)와 동기를 맞추기 위한 신호(SYNC_1600A)를 부 제어부(132)측으로 전달한다. 한편, 상기 부 제어부(132)는 덱트 동기 신호(DECT_SYNC)신호의 출력을 비활성화(Disable)하도록 되어 있다.

도 4는 이와 같이 이중화로 구성된 동기화 제어 장치 각각에 대한 구성도로서, 상기 덱트 인터페이스들의 동기 신호를 생성하기 위한 8khz의 기준신호를 시스템 클럭과 동기시켜 출력하는 PLL 회로(200)와, 상기 PLL 회로(200)에서 출력된 기 준신호를 카운팅하여 덱트 동기 신호 주기의 1/2에 해당되는 800msec 신호를 발생시키는 16진 카운터(300)와, 상기 16진 카운터(300)에서 출력되는 800msec 신호 및 외부 제어 신호를 받아 다수 개로 구성된 덱트 인터페이스 카드들의 동기를 맞추어주는 동기 신호(DECT_SYNC)를 발생하는 제어부(400)로 구성된다.

이 때, 제어부(400)로 입력되는 외부 제어 신호는 중앙 처리 장치(도 2에 도시됨)에서 출력되는 어드레스 정보(ADD)와 제어 신호(CONTROL)를 포함하며, 이중화와 관련된 신호로서, 동작/대기 상태(Active/Standby) 여부 판별을 위한 신호(ACT)와, 이중화된 장치 상호간에 동기를 위해 타측으로부터 전달받는 신호(IN_SYNC _1600)가 있고, 제어부(400)에서 출력되는 신호는 제어 결과에 의해 발생된 동기화 신호(DECT_SYNC)와, 이중화된 장치 상호간의 동기를 위해 타측으로 전달하는 신호(O_SYNC_1600)와, 상기 동기화 신호(DECT_SYNC)의 상승 에지(Rising Edge)에서 인터럽트(interrupt)를 발생시켜 중앙 처리 장치에서 그 동기화 신호(DECT_SYNC)가 발생된 것을 알려주기 위한 신호(IRQ)를 포함한다.

또한, 상기 IRQ 신호는 동기 신호(DECT_SYNC)를 사용하지 않는 경우에 중앙 처리 장치(CPU)가 상기 인터럽트를 비활성화(Disable)할 수 있도록 구성된다.

한편, 상기 제어부(400)에서 출력되는 O_SYNC_1600 신호는 이중화와 관련된 동기를 맞추기 위한 것으로서, 대기측(Standby side)장치에서 이 신호를 받아 자체 카운터를 동작하도록 한다.

도 5는 상기 동기화 제어 장치의 제어부에 대한 회로도로서, 도 5를 참조하면, 본 발명에 의한 제어부는 하나의 D-플립플롭으로 구성되며, 상기 16진 카운터( 도 4의 300에 도시됨)의 출력신호를 클럭신호로 받아 덱트용 동기 신호(Sf_out)를 발생시키는 동기신호 발생부(401)와, 하나의 D-플립플롭으로 구성되며, 상기 동기신호 발생부(401)의 출력신호를 클럭신호로 받아 메시지 전송 상태를 표시하는 인터럽트 신호(INT)를 발생시키는 인터럽트 신호 발생부(402)와, 외부 제어 신호에 의해 상기 동기신호 발생부(401)를 구성하는 D-플립플롭을 클리어시켜 덱트용 동기 신호의 상태를 반전시키도록 하는 동기 신호 제어부(403)와, 외부 제어 신호에 의해 상기 인터럽트 신호 발생(402)부를 구성하는 D-플립플롭을 클리어시켜 인터럽트 신호의 상태를 반전시키도록 하는 인터럽트 신호 제어부(404)와, 외부 제어 신호 및 상기 16진 카운터의 상태 신호를 받아 그 카운터를 초기화하는 초기화 제어부(405)로 구성된다.

상기 동기 신호 제어부(403)는 외부에서 입력되는 제어 신호(Cnt0_Ico, /ACT, /Load)를 받아 상기 동기 신호 발생부(401)의 D-플립플롭을 클리어(CLR)시킴으로써, 16진 카운터로부터 입력되는 800msec 신호를 반전시키도록 한다.

상기 인터럽트 신호 제어부(404)는 외부에서 입력되는 어드레스 신호(A3~A0) 및 제어 신호(FC3~FC0, /INT_ALK, /AS, /POR, /RST, TC)신호를 받아 상기 인터럽트 신호 발생부(32)의 D-플립플롭을 클리어(CLR)시킴으로써, 상기 동기 신호 발생부(401)로부터 입력되는 신호를 반전시키도록 한다.

상기 초기화 제어부(405)는 상기 16진 카운터에서 출력되는 카운터 복구 신호(Cnt0_rco) 및 외부 제어 신호(/POR, /ACT, Load)를 받아 16진 카운터를 초기화시키는 신호(Cnt0_Ldn)를 발생시켜 그 16진 카운터로 입력한다.

도 6은 본 발명의 일 실시예에 따는 동기화 관련 신호들의 상세 타이밍도로서, (a)는 동작 상태(Active)의 동기화 제어 장치에서 출력되는 동기신호(Active 1600msec)이고, (b)는 그 동기 신호와 동기된 시스템 동기 신호(SYNC)이고, (c)는 기지국간 메시지 교환 상태를 나타내는 인터럽트 신호(Interrupt)이고, (d)는 기지국간 메시지 교환이 종료된 경우 인터럽트 신호(Interrupt)를 비활성화(Disable)하도록 덱트 시스템의 중앙 처리 장치에서 출력되는 신호(IACK cycle)이고, (e)는 상기 (a)신호에 의해 자체 동기를 맞춘 대기 상태의 동기화 제어 장치에서 출력되는 동기 신호(Standby 1600msec)를 나타낸다.

도 6을 참조하면, 덱트 시스템을 구성하는 다수의 덱트 인터페이스 카드들의 동기를 위한 동기 신호는 시스템의 기준 신호인 8khz에 의해 1600msec를 주기로 동작하도록 구성되었는데, 이는 실험에 의해 각 기지국간의 메시지 전송 상태를 가장 양호하게 유지시켜주는 동기 신호의 주기 값이 1600msec라고 판단되었기 때문이다.

이 때, 상기 인터럽트 신호는 동기 신호(DECT_SYNC)에 의해 기지국간 메시지 전송이 수행되고 있는 경우 상기 동기 신호의 상승 에지(Rising Edge)에서 발생되며, 그 전송이 완료되어 동기 신호(DECT_SYNC)를 사용하지 않는 경우 덱트 시스템의 중앙 처리 장치의 제어에 의해 비활성화(Disable)되므로, 그 타이밍이 경우에 따라 다르다.

상기와 같은 본 발명의 동기화 제어 장치는 덱트 시스템 내에 다수 개로 구성된 덱트 인터페이스 카드에서 기지국간의 동기화를 위해 각각 발생되던 동기 신 호들을 동기화 하기 위해 하나의 메인 컨트롤 카드에서 기준 클럭을 공급하도록 함으로써, 해당 기지국들 간의 동기를 맞출 수 있도록 한다는 장점이 있다.

Claims

다수개의 덱트 인터페이스 카드에 의해 해당 기지국간 동기를 맞추어 주도록 구성된 덱트 시스템에 있어서,

상기 덱트 인터페이스들의 동기 신호를 생성하기 위한 기준신호를 시스템 클럭과 동기시켜 출력하는 PLL 회로부와,

상기 PLL 회로부에서 출력된 기준신호를 카운팅하여 덱트 동기 신호 주기의 1/2에 해당되는 신호를 발생시키는 카운터부와,

상기 카운터부의 출력 신호 및 외부 제어 신호를 받아 상기 다수개의 덱트 인터페이스 카드의 동기를 위한 동기 신호를 발생하는 제어부로 구성된 것을 특징으로 하는 덱트 시스템의 동기화 제어 장치.
제 1 항에 있어서, 상기 덱트 시스템의 동기화 장치는

이중화로 구현되어,

동작 상태인 동기화 장치에서 대기 상태인 동기화 장치로 동기 신호를 출력하면, 상기 대기 상태인 동기화 장치는 그 동기 신호를 받아 자체 동기를 맞추도록 구성된 것을 특징으로 하는 덱트 시스템의 동기화 장치.
제 1 항에 있어서, 상기 제어부는

하나의 D-플립플롭으로 구성되며, 상기 카운터의 출력신호를 클럭신호로 받 아 덱트용 동기 신호를 발생시키는 동기신호 발생부와,

하나의 D-플립플롭으로 구성되며, 상기 동기신호 발생부의 출력신호를 클럭신호로 받아 메시지 전송 상태를 표시하는 인터럽트 신호를 발생시키는 인터럽트 신호 발생부와,

외부 제어 신호에 의해 상기 동기신호 발생부를 구성하는 D-플립플롭을 클리어시켜 덱트용 동기 신호의 상태를 반전시키도록 하는 동기 신호 제어부와,

외부 제어 신호에 의해 상기 인터럽트 신호 발생부를 구성하는 D-플립플롭을 클리어시켜 인터럽트 신호의 상태를 반전시키도록 하는 인터럽트 신호 제어부와,

외부 제어 신호 및 상기 카운터의 상태 신호를 받아 그 카운터를 초기화하는 초기화 제어부로 구성된 것을 특징으로 하는 덱트 시스템의 동기화 장치.
제 1 항에 있어서, 상기 PLL회로부는

8khz의 기준 신호를 출력하는 것을 특징으로 하는 덱트 시스템의 동기화 장치.
제 1 항 또는 제 4 항에 있어서, 상기 카운터부는

16진 카운터로 구성되어,

상기 PLL회로부에서 출력되는 8khz의 기준 신호를 가지고 800msec의 신호를 출력하는 것을 특징으로 하는 덱트 시스템의 동기화 장치.
제 1 항에 있어서, 상기 제어부는

상기 카운터부의 출력 신호를 받아 1600msec의 동기 신호를 출력하는 것을 특징으로 하는 덱트 시스템의 동기화 장치.