JP4921773B2 - 無線通信装置及び無線エントランスシステム - Google Patents

Description

本発明は、伝送データ部と、第１メモリ回路及び第１ＰＬＬ回路を有する現用系装置と、第２メモリ回路及び第２ＰＬＬ回路を有する待機系装置とを備える無線通信装置及びこの無線通信装置を備える無線エントランスシステムに関する。

従来より、送信側及び受信側に無線通信装置を配置した無線エントランスシステムでは、送信側無線通信装置に現用系装置及び待機系装置の２つの装置を具備した冗長構成とすることにより、該送信側無線通信装置の保守に必要な前記現用系装置から前記待機系装置への切替時に回線断とならないような信頼性の高いシステムを実現している。

この場合、前記受信側無線通信装置は、前記送信側無線通信装置と同様に、現用系装置及び待機系装置を配置した冗長構成となっているので、送信側及び受信側のどちらかで前記切替を行うことが可能であるが、本明細書では、前記送信側での切替について説明する。

送信側で現用系装置から待機系装置に切り替える際に、受信側無線通信装置が安定に動作して無瞬断とならないようにするためには、前記現用系装置と前記待機系装置との間で送信信号に係るフレーム同期と変調シンボルクロック（伝送データ）の位相同期とが各々取れていることが必要である。

図６は、前記現用系装置で生成されるフレーム化された送信信号と、前記待機系装置で生成されるフレーム化された送信信号とを各々示すものであり、前記各送信信号は、伝送データにフレーム同期信号を挿入することにより生成される。この場合、前記現用系装置から前記待機系装置に切り替えても、前記現用系装置のフレーム同期信号と前記待機系装置のフレーム同期信号とが互いに位相同期し、且つ前記現用系装置の伝送データと前記待機系装置の伝送データとが互いに位相同期していれば、受信側無線通信装置でのフレーム同期信号の保持や前記伝送データのタイミング保持が保証される。

図７は、特許文献１に係る送信側無線通信装置２のブロック図であり、この送信側無線通信装置２では、上記した位相同期を行っている。

すなわち、送信側無線通信回路２は、伝送データ部４と現用系装置６ａと待機系装置６ｂとを備え、現用系装置６ａは、メモリ回路８ａ、無線フレーム処理部１０ａ、変調部１２ａ及びＰＬＬ回路１４ａを有し、一方で、待機系装置６ｂは、メモリ回路８ｂ、無線フレーム処理部１０ｂ、変調部１２ｂ及びＰＬＬ回路１４ｂを有する。また、各メモリ回路８ａ、８ｂは、書込カウンタ１６ａ、１６ｂとメモリ１８ａ、１８ｂと読出カウンタ２０ａ、２０ｂとスイッチ２２ａ、２２ｂとを有する。

ここで、伝送データ部４は、メモリ回路８ａ、８ｂに、伝送データと該伝送データに基づく第１クロック及び第１タイミング信号とを各々出力する。書込カウンタ１６ａ、１６ｂは、入力された第１タイミング信号の周期内に順次取り込まれる前記第１クロックをカウントし、そのカウント値をメモリ１８ａ、１８ｂに順次出力する。メモリ１８ａ、１８ｂは、入力された前記カウント値に基づいて前記伝送データを順次書き込む。この結果、メモリ１８ａでの前記伝送データの書込タイミングと、メモリ１８ｂでの前記伝送データの書込タイミングとの同期を取ることができる。

メモリ１８ａ、１８ｂは、読出カウンタ２０ａ、２０ｂからの第２又は第３タイミング信号に基づいて、書き込まれている前記伝送データを順次読み出して無線フレーム処理部１０ａ、１０ｂに出力する。無線フレーム処理部１０ａ、１０ｂは、順次入力された前記伝送データにフレーム同期信号を挿入して送信信号を生成し、生成した前記送信信号を変調部１２ａ、１２ｂに出力する。変調部１２ａ、１２ｂは、入力された前記送信信号を変調して図示しない周波数変換部に出力する。

この場合、読出カウンタ２０ａには、スイッチ２２ａの切替動作によって自己の第２タイミング信号又は読出カウンタ２０ｂの第３タイミング信号が入力され、且つＰＬＬ回路１４ａからの第２クロックが入力される。一方、読出カウンタ２０ｂには、スイッチ２２ｂの切替動作によって自己の第３タイミング信号又は読出カウンタ２０ａの第２タイミング信号が入力され、且つＰＬＬ回路１４ｂからの第３クロックが入力される。

この結果、読出カウンタ２０ａは、自己の第２タイミング信号が入力したとき、前記第２タイミング信号に基づいて、入力された前記第２クロックをカウントし、そのカウント値を第２タイミング信号としてメモリ１８ａに順次出力し、一方で、前記第３タイミング信号が入力したとき、前記第３タイミング信号に基づいて、入力された前記第２クロックをカウントし、そのカウント値を第２タイミング信号としてメモリ１８ａに出力する。

また、読出カウンタ２０ｂは、自己の第３タイミング信号が入力したとき、前記第３タイミング信号に基づいて、入力された前記第３クロックをカウントし、そのカウント値を第３タイミング信号としてメモリ１８ｂに出力し、一方で、前記第２タイミング信号が入力したとき、前記第２タイミング信号に基づいて、入力された前記第３クロックをカウントし、そのカウント値を第３タイミング信号としてメモリ１８ｂに出力する。

従って、メモリ回路８ａ、８ｂでは、読出カウンタ２０ａ、２０ｂに第２タイミング信号あるいは第３タイミング信号を各々供給することにより、メモリ１８ａでの伝送データの読出タイミングと、メモリ１８ｂでの伝送データの読出タイミングとの同期を取ることができる。

さらに、ＰＬＬ回路１４ａは、第２及び第３クロックが同相となるように、前記第２クロックを出力し、一方で、ＰＬＬ回路１４ｂは、前記第２及び第３クロックが同相となるように、前記第３クロックを出力する。従って、ＰＬＬ回路１４ａを自走型の同期回路とし、且つＰＬＬ回路１４ｂをＰＬＬ回路１４ａに同期させるようにすれば、現用系装置６ａでの伝送データと待機系装置６ｂでの伝送データとの位相同期や、伝送データの変調シンボルクロックの位相同期が可能である。

特開２００４−２６６５５３号公報

前述した特許文献１の送信側無線通信装置２では、下記の問題点がある。

（１）第２及び第３クロックを高速化させると、第２及び第３タイミング信号も高速化するので、読出カウンタ２０ａ、２０ｂから前記第２及び第３タイミング信号を出力することが困難となる。

（２）ＰＬＬ回路１４ａ、１４ｂの一方の回路を自走型の回路とし、他方の回路を前記自走型回路に同期する回路とし、ＰＬＬ回路１４ａ、１４ｂの動作中に自走型回路及びこれに同期する回路の切替を行う場合には、前記第２及び第３クロックの変動を考慮したＰＬＬ回路１４ａ、１４ｂのループ設計や切替のタイミング制御が必要となる。

（３）ＰＬＬ回路１４ａとＰＬＬ回路１４ｂとの間で第２及び第３クロックの伝送経路に起因する位相差が発生する。

（４）第２及び第３クロックと第１クロックとの同期が取られていない。

図８は、本出願人が（４）の問題に鑑みて案出した送信側無線通信装置３０のブロック図である。

この送信側無線通信装置３０において、ＰＬＬ回路１４ａ、１４ｂは、第１クロックと第２又は第３クロックとの間で位相比較を行うと共に、ＰＬＬ回路１４ａ、１４ｂ内の図示しない発振器の位相同期を行っている。

しかしながら、送信側無線通信装置３０では、上記の（１）〜（３）の問題を解決することができない。

本発明は、上述した課題を解決するためになされたものであり、現用系装置と待機系装置との間での位相同期を効率よく行うことを可能とする無線通信装置及びこの無線通信装置を備える無線エントランスシステムを提供することを目的とする。

本発明に係る無線通信装置は、伝送データ部と、第１メモリ回路及び第１ＰＬＬ回路を有する現用系装置と、第２メモリ回路及び第２ＰＬＬ回路を有する待機系装置とを備え、前記伝送データ部は、伝送データ、第１クロック及び第１タイミング信号を前記第１及び第２メモリ回路に各々出力すると共に、前記第１タイミング信号を前記第１及び第２ＰＬＬ回路に出力し、前記第１メモリ回路は、入力された前記第１タイミング信号に基づいて該第１メモリ回路に入力される前記第１クロックの個数をカウントし、そのカウント値に基づいて前記伝送データを順次書き込み、一方で、前記第１ＰＬＬ回路から前記第１メモリ回路に入力される第２クロックの個数をカウントし、そのカウント値に基づいて、書き込まれている前記伝送データを順次読み出すと共に、第２タイミング信号を前記第１ＰＬＬ回路に出力し、前記第２メモリ回路は、入力された前記第１タイミング信号に基づいて該第２メモリ回路に入力される前記第１クロックの個数をカウントし、そのカウント値に基づいて前記伝送データを順次書き込み、一方で、前記第２ＰＬＬ回路から前記第２メモリ回路に入力される第３クロックの個数をカウントし、そのカウント値に基づいて、書き込まれている前記伝送データを順次読み出すと共に、第３タイミング信号を前記第２ＰＬＬ回路に出力し、前記第１ＰＬＬ回路は、前記第１及び第２タイミング信号が同期するように、前記第２クロックを前記第１メモリ回路に出力し、前記第２ＰＬＬ回路は、前記第１及び第３タイミング信号が同期するように、前記第３クロックを前記第２メモリ回路に出力することを特徴とする。

この構成によれば、前記第２及び第３タイミング信号や前記第２及び第３クロック信号を前記現用系装置と前記待機系装置との間でやり取りする必要がなくなる。そのため、前記現用系装置の伝送データと前記待機系装置の伝送データとの位相誤差は、前記第１及び第２ＰＬＬ回路の定常位相誤差のみとなる。さらに、前記第１及び第２ＰＬＬ回路は、互いに独立して動作しているので、前記第１及び第２ＰＬＬ回路の切替制御が不要となり、この結果、前記第２及び第３クロックの出力変動が抑制される。

従って、本発明に係る無線通信装置は、従来技術に係る無線通信装置や、本出願人が案出した無線通信装置と比較して、前記現用系装置と前記待機系装置との間での位相同期を効率よく行うことが可能となる。

ここで、前記第１及び第２メモリ回路は、書込カウンタとメモリと読出カウンタとを有し、前記書込カウンタは、入力された前記第１タイミング信号に基づいて、入力される前記第１クロックをカウントし、そのカウント値を前記メモリに順次出力し、前記読出カウンタは、前記第２又は第３タイミング信号を生成し、且つ入力される前記第２又は第３クロックをカウントし、そのカウント値を前記メモリに順次出力し、前記メモリは、順次入力された前記第１クロックのカウント値に基づいて前記伝送データを書き込み、一方で、順次入力された前記第２又は第３クロックのカウント値に基づいて、書き込まれている前記伝送データを順次読み出すことが好ましい。

これにより、前記メモリへの前記伝送データの書き込みや前記メモリからの前記伝送データの読み出しを効率よく行うことができる。

この場合、前記メモリは、前記第１クロックに対する前記第１タイミング信号の分周数以上、前記第２クロックに対する前記第２タイミング信号の分周数以上、且つ前記第３クロックに対する前記第３タイミング信号の分周数以上の容量を有することが好ましい。

また、前記第１及び第２メモリ回路は、前記書込カウンタから出力された前記第１クロックのカウント値を所定数だけオフセットして、オフセットされた前記カウント値を前記メモリに出力するオフセット部をさらに有することが好ましい。

これにより、前記メモリに書き込まれるデータと、前記メモリから読み出されるデータとの衝突を回避することが可能となる。

ここで、前記現用系装置及び前記待機系装置は、前記メモリ回路から順次読み出された前記伝送データに前記第２又は第３クロックに基づくフレーム同期信号を挿入して送信信号を生成するフレーム生成部と、前記第２又は第３クロックに基づいて前記送信信号を変調する変調部とをさらに有する。

また、上記した無線通信装置は、無線エントランスシステムの送信側の無線通信装置として好適である。

本発明によれば、現用系装置と待機系装置との間の位相同期を効率よく行うことが可能となる。

本発明に係る無線通信装置及びこの無線通信装置を備える無線エントランスシステムについて、好適な実施の形態を挙げ、添付の図面を参照しながら以下に説明するが、その説明に先立ち、本実施形態の前提となる無線エントランスシステムの構成とその課題について説明する。

先ず、本実施形態の前提となる無線エントランスシステム５０の構成について、図１及び図２を参照しながら説明する。

図１は、無線エントランスシステム５０を含む通信システム５２の全体ブロック図である。図２は、無線エントランスシステム５０の送信側と受信側とに各々配置される無線エントランス装置（無線通信装置）５４、５６の内部構成を示すブロック図である。

無線エントランスシステム５０は、有線による公衆回線網や電話網を用いて回線を接続することが困難である地域（例えば、本島と離島との間）で、無線により回線を確実に接続するために設けられるシステムであり、図１に示すように、通信システム５２の送信側（図１の左側）に無線エントランス装置（送信側無線通信装置）５４及びアンテナ５８が各々配置され、一方で、その受信側（図１の右側）に無線エントランス装置（受信側無線通信装置）５６及びアンテナ６０が各々配置されている。そして、無線エントランス装置５４は、アンテナ５８から無線回線６２を介して受信側のアンテナ６０及び無線エントランス装置５６と接続される。

通信システム５２の送信側には、上記した無線エントランス装置５４及びアンテナ５８以外に、例えば、アンテナ６６が設置された基地局６４及びマルチプレクサ（ＭＵＸ）６８が配置され、該マルチプレクサ６８と無線エントランス装置５４とは、光ファイバケーブル７０を介して接続されている。

一方、通信システム５２の受信側には、上記した無線エントランス装置５６及びアンテナ６０以外に、例えば、マルチプレクサ７２、７４、７８、無線エントランスシステム５０と同一構成の無線エントランスシステム７６及びアンテナ８２が設置された基地局８０が各々配置されている。この場合、無線エントランス装置５６とマルチプレクサ７２とは光ファイバケーブル８４を介して接続され、マルチプレクサ７２とマルチプレクサ７４とは電話回線等の公衆回線網８６を介して接続され、マルチプレクサ７４と無線エントランスシステム７６とは光ファイバケーブル８８を介して接続され、無線エントランスシステム７６とマルチプレクサ７８とは光ファイバケーブル９０を介して接続されている。

この通信システム５２では、無線エントランスシステム５０、７６を用いることにより、基地局６４のアンテナ６６に無線回線９２を介して接続される携帯電話機９４と、基地局８０のアンテナ８２に無線回線９６を介して接続される携帯電話機９８との間で、通話内容等の伝送データを伝送することが可能である。

図２は、無線エントランス装置５４、５６の内部構成を示すブロック図であり、無線エントランスシステム７６（図１参照）の図示しない無線エントランス装置も無線エントランス装置５４、５６と同様の構成を有する。ここでは、代表的に、無線エントランス装置５４の構成について説明する。

無線エントランス装置５４は、インターフェース部１００と、送信用現用系装置１０２ａと、送信用待機系装置１０２ｂと、受信用現用系装置１０４ａと、受信用待機系装置１０４ｂと、監視制御部１１０と、送受信部１１２とを備えている。

ここで、携帯電話機９４（図１参照）の通話者の通話内容が伝送データとして該携帯電話機９４から無線回線９２を介して基地局６４のアンテナ６６に送信され、マルチプレクサ６８が、光ファイバケーブル７０の伝送速度（例えば、ＳＴＭ−１）に対応し且つ前記伝送データを含むフレーム信号を生成し、このフレーム信号を電気信号から光に変換してインターフェース部１００に出力する場合、該インターフェース部１００は、入力された前記光を電気信号に変換して前記フレーム信号に含まれる前記伝送データをハイブリッド部（ＨＹＢ）１２０を介して送信用現用系装置１０２ａと送信用待機系装置１０２ｂとに各々出力する。

送信用現用系装置１０２ａは、送信用無線フレーム処理部１２２ａ及びフレーム変調部（ＭＯＤ）１２４ａを備える変調部１２６ａと、周波数変換部（ＴＸ）１２８ａとを有する。一方、送信用待機系装置１０２ｂは、送信用現用系装置１０２ａと同様の構成を有し、送信用無線フレーム処理部１２２ｂ及びフレーム変調部１２４ｂを備える変調部１２６ｂと、周波数変換部１２８ｂとを有する。また、送受信部１１２は、スイッチ１３０、送信フィルタ１３２、受信フィルタ１３４、低雑音増幅器１３６及びハイブリッド部１３８を有する。

送信用無線フレーム処理部１２２ａ、１２２ｂは、入力された前記伝送データにフレーム同期信号を挿入して第１及び第２無線フレーム（送信信号）を各々生成し、生成した前記第１及び第２無線フレームをフレーム変調部１２４ａ、１２４ｂに出力する。フレーム変調部１２４ａ、１２４ｂは、入力された前記第１及び第２無線フレームに所定周波数（例えば、４００［ＭＨｚ］）の搬送波信号を重畳させてディジタル変調を行い、変調された前記第１及び第２無線フレームを周波数変換部１２８ａ、１２８ｂに出力する。周波数変換部１２８ａ、１２８ｂは、入力された前記第１及び第２無線フレームを前記所定周波数よりも高周波の信号（例えば、１０［ＧＨｚ］）に変換する。

ここで、監視制御部１１０によるスイッチ１３０の切替動作によって、送信用現用系装置１０２ａと送信フィルタ１３２とが接続されているとき、周波数変換部１２８ａは、周波数変換した前記第１無線フレームをスイッチ１３０及び送信フィルタ１３２を介してアンテナ５８に出力する。これにより、アンテナ５８から無線回線６２を介して受信側のアンテナ６０に前記第１無線フレームが電波として送信される。

一方、監視制御部１１０によるスイッチ１３０の切替動作によって、送信用待機系装置１０２ｂと送信フィルタ１３２とが接続されているとき、周波数変換部１２８ｂは、周波数変換した前記第２無線フレームをスイッチ１３０及び送信フィルタ１３２を介してアンテナ５８に出力する。これにより、アンテナ５８から無線回線６２を介して受信側のアンテナ６０に前記第２無線フレームが電波として送信される。

一方、携帯電話機９８（図１参照）の通話者の通話内容が伝送データとして無線エントランス装置５６に伝送され、前記伝送データを含む第１又は第２無線フレームがアンテナ６０から無線回線６２を介してアンテナ５８に電波として送信された場合、アンテナ５８で電波から電気信号に変換された前記無線フレームは、受信フィルタ１３４を通過して低雑音増幅器１３６で増幅され、増幅された前記無線フレームは、ハイブリッド部１３８を介して受信用現用系装置１０４ａと受信用待機系装置１０４ｂとに各々出力される。

受信用現用系装置１０４ａは、周波数変換部（ＲＸ）１４０ａと、フレーム復調部（ＤＥＭ）１４２ａ及び受信用無線フレーム処理部１４４ａを備える復調部１４６ａとを有する。一方、受信用待機系装置１０４ｂは、受信用現用系装置１０４ａと同様の構成を有し、周波数変換部１４０ｂと、フレーム復調部１４２ｂ及び受信用無線フレーム処理部１４４ｂを備える復調部１４６ｂとを有する。

ここで、監視制御部１１０によるインターフェース部１００内のスイッチ１５０の切替動作で、受信用現用系装置１０４ａとインターフェース部１００とが接続されるとき、受信用現用系装置１０４ａの周波数変換部１４０ａは、入力された前記第１又は第２無線フレームを所定周波数（例えば、１０［ＧＨｚ］）よりも低周波の信号（例えば、４００［ＭＨｚ］）に変換し、周波数変換した前記第１又は第２無線フレームをフレーム復調部１４２ａに出力する。フレーム復調部１４２ａは、入力された前記第１又は第２無線フレームを復調して受信用無線フレーム処理部１４４ａに出力する。受信用無線フレーム処理部１４４ａでは、入力された前記第１又は第２無線フレームに含まれるフレーム同期信号に基づいて前記第１又は第２無線フレームから前記伝送データを取り出し、取り出した前記伝送データをインターフェース部１００に出力する。インターフェース部１００では、入力された前記伝送データを含むＳＴＭ−１のフレーム信号を生成して、生成した前記フレーム信号を電気信号から光に変換し、変換した前記光を光ファイバケーブル７０を介してマルチプレクサ６８に出力する。

なお、監視制御部１１０によるインターフェース部１００内のスイッチ１５０の切替動作で、受信用待機系装置１０４ｂとインターフェース部１００とが接続されるときには、受信用待機系装置１０４ｂは、受信用現用系装置１０４ａと同様に、受信した前記第１又は第２無線フレームから前記伝送データを取り出し、取り出した前記伝送データをインターフェース部１００に出力する。

監視制御部１１０は、（１）インターフェース部１００、送信用現用系装置１０２ａ、送信用待機系装置１０２ｂ、受信用現用系装置１０４ａ、受信用待機系装置１０４ｂ及び送受信部１１２を監視・制御すると共に、（２）スイッチ１３０、１５０の切替動作を制御することにより、無線エントランス装置５４内で動作する装置を、送信用現用系装置１０２ａ及び受信用現用系装置１０４ａの現用系装置から送信用待機系装置１０２ｂ及び受信用待機系装置１０４ｂの待機系装置に切り替え、あるいは、前記待機系装置から前記現用系装置に切り替える。

以上が、無線エントランスシステム５０の構成に関する説明である。

次に、無線エントランスシステム５０の課題について、図１〜図３を参照しながら説明する。

無線エントランスシステム５０は、システム全体の信頼性を確保するために、図２に示すように、送信用現用系装置１０２ａ及び受信用現用系装置１０４ａの現用系装置と、送信用待機系装置１０２ｂ及び受信用待機系装置１０４ｂの待機系装置とを備えたセット予備構成を採用している。この場合、前述したように、スイッチ１３０、１５０の切替動作により、前記現用系装置（送信用現用系装置１０２ａ及び受信用現用系装置１０４ａ）から前記待機系装置（送信用待機系装置１０２ｂ及び受信用待機系装置１０４ｂ）への切替、あるいは、前記待機系装置から前記現用系装置への切替が可能である。

このような切替には、（１）無線エントランス装置５４の保守作業時に、作業員による監視制御部１１０の操作により、前記現用系装置から前記待機系装置へ切り替え、あるいは前記待機系装置から前記現用系装置へ切り替える手動切替と、（２）前記現用系装置の異常時に、監視制御部１１０の制御に基づくスイッチ１３０、１５０の切替動作によって、前記現用系装置から前記待機系装置に自動的に切り替わり、あるいは、前記待機系装置から前記現用系装置に切り替わる自動切替とがある。

ここで、前記手動切替は、無線エントランス装置５４の正常時での切替を想定しているので、切替時に無線回線６２及び無線エントランス装置５６に与える受信側への衝撃をできる限り少なくすることを可能とする切替方式が要求されている。

また、前記現用系装置と前記待機系装置との切替には、スイッチ１３０の切替動作により送信用現用系装置１０２ａと送信用待機系装置１０２ｂとを切り替える送信側切替と、スイッチ１５０の切替動作により受信用現用系装置１０４ａと受信用待機系装置１０４ｂとを切り替える受信側切替とがある。

以下の説明では、切替時の受信側への衝撃が問題となる前記送信側切替、特に、送信用現用系装置１０２ａから送信用待機系装置１０２ｂに切り替える場合について説明する。この場合、受信側のスイッチ１５０は切替動作を行わず、インターフェース部１００と受信用現用系装置１０４ａ及び受信用待機系装置１０４ｂとが各々接続されているものとする。また、スイッチ１３０の切替前に送信用現用系装置１０２ａから送受信部１１２に第１無線フレームが出力され、切替後に送信用待機系装置１０２ｂから送受信部１１２に第２無線フレームが出力されるものとする。

さらに、以下の説明では、通信システム５２の送信側（図１の無線エントランス装置５４側）から受信側（図１の無線エントランス装置５６側）に第１及び第２無線フレームが送信されるものとして説明する。

図３は、送信用現用系装置１０２ａから送信用待機系装置１０２ｂへの切替により受信側｛無線エントランス装置５６（図１及び図２参照）側｝に加えられる衝撃の原因となる５つのオフセット要素を図示したブロック図である。

図２及び図３において、スイッチ１３０の切替動作により、送信用現用系装置１０２ａと送受信部１１２との接続を、送信用待機系装置１０２ｂと送受信部１１２との接続に切り替えると、その切替時において、送信用現用系装置１０２ａから送受信部１１２に出力される第１無線フレームと、送信用待機系装置１０２ｂから送受信部１１２に出力される第２無線フレームとの間で、前記各無線フレームに関する下記の５つのオフセット要素が発生する。

すなわち、５つのオフセット要素とは、（１）送信用無線フレーム処理部１２２ａ、１２２ｂでの第１及び第２無線フレームのタイミング差、（２）フレーム変調部１２４ａ、１２４ｂでの搬送波信号（前述した４００［ＭＨｚ］の信号）の周波数誤差及び位相差や周波数変換部１２８ａ、１２８ｂでの高周波信号（前述した１０［ＧＨｚ］の信号）の周波数誤差及び位相差、（３）フレーム変調部１２４ａ、１２４ｂ及び周波数変換部１２８ａ、１２８ｂでの第１及び第２無線フレームの遅延差、（４）送信用現用系装置１０２ａから送信用待機系装置１０２ｂへの切替時間、（５）送信用現用系装置１０２ａから送受信部１１２に出力される第１無線フレームの電力と送信用待機系装置１０２ｂから送受信部１１２に出力される第２無線フレームの電力との偏差である。

上記した（１）のタイミング差は、図示しない電源から送信用無線フレーム処理部１２２ａ、１２２ｂへの通電のタイミングに起因する。（２）の周波数誤差や位相差は、フレーム変調部１２４ａ、１２４ｂや周波数変換部１２８ａ、１２８ｂでの配線パターンに起因するものであり、このような周波数誤差や位相差が存在すると、第１及び第２無線フレームの位相差が大きくなる。（３）の遅延差は、フレーム変調部１２４ａ、１２４ｂや周波数変換部１２８ａ、１２８ｂでの配線パターンに起因するものであり、このような遅延差が存在すると、第１及び第２無線フレームの位相差が大きくなる。（４）の切替時間は、スイッチ１３０の切替時刻から第２無線フレームが安定化するまでの時間である。（５）の偏差は、送信用現用系装置１０２ａや送信用待機系装置１０２ｂの構造に起因する。

そこで、受信側の無線エントランス装置５６では、送信用現用系装置１０２ａから送信用待機系装置１０２ｂへの切替時に、（１）〜（５）のオフセット要素に起因する第１及び第２無線フレーム間の位相オフセットやゲインオフセット（衝撃）を確実に吸収して、前記第１及び第２無線フレームから伝送データを効率よく取り出すために、送信用現用系装置１０２ａからの第１無線フレームと、送信用待機系装置１０２ｂからの第２無線フレームとのフレーム同期を取る必要がある。

前記フレーム同期を取るために必要な送信側での切替方式としては、下記の（Ａ）及び（Ｂ）の２つの方式が考えられている。

（Ａ）の方式は、送信用現用系装置１０２ａと送信用待機系装置１０２ｂとの間で、第１及び第２無線フレームの同期や、搬送周波数の同期や、高周波信号の同期を取ることにより、切替時に発生する前記第１及び第２無線フレームの位相オフセットやゲインオフセットを最小限に抑え、この結果、無線エントランス装置５６の受信用現用系装置１０４ａ及び受信用待機系装置１０４ｂにおける前記第１及び第２無線フレームの保持時間内、及び該無線エントランス装置５６のインターフェース部１００におけるＳＴＭ−１のフレーム信号の同期保持時間内で、フレーム復調部１４２ａ、１４２ｂへの伝送データの入力を完了させる方式（以下、高速引き込み方式又はヒットレス切り替え方式という。）である。

（Ｂ）の方式は、スイッチ１３０の切替前に、無線エントランス装置５６に切替を予告する切替予告信号を伝送データに挿入して第１無線フレームを構成し、スイッチ１３０の切替時（切替後）に、無線エントランス装置５６に切替が完了したことを通知するオフセット推定信号を伝送データに挿入して第２無線フレームを構成して、前記第１及び第２無線フレームを無線エントランス装置５６に送信するという方式（以下、エラーレス切り替えという。）である。これにより、無線エントランス装置５６の復調部１４６ａ、１４６ｂでは、切替時に発生する位相オフセットやゲインオフセットを受信側で瞬時に吸収することが可能となり、インターフェース部１００では、前記伝送データを含むＳＴＭ−１のフレーム信号を生成する際に、エラー発生を防止することが可能となる。

しかしながら、（Ａ）の高速引き込み方式では、送受信間でのシーケンスが不要となり且つＳＴＭ−１のフレーム信号のエラー頻出時間が短縮されるという利点がある一方で、無線回線６２の状態（フェージングの発生や降雨による伝搬経路の変化等）に左右されやすい上に、搬送周波数や高周波信号の同期を取るためのハードウェア構成が複雑になるという問題がある。

一方、（Ｂ）のエラーレス切り替え方式は、切替時の無線回線６２の品質が確保されるという利点はあるが、（Ａ）の高速引き込み方式と同様に、無線回線６２の状態に左右されやすく且つ搬送周波数や高周波信号の同期を取るためのハードウェア構成が複雑になる上に、切替シーケンスが複雑化するという問題がある。

さらに、（Ａ）及び（Ｂ）では、第１及び第２無線フレームの変調方式が多値変調方式で且つ高シンボルレートである程、スイッチ１３０の切替時に発生する上記の（１）〜（５）のオフセット要素に対応することが困難になるという問題がある。

従って、第１及び第２無線フレームの変調方式に関わり無く、送信用現用系装置１０２ａから送信用待機系装置１０２ｂへの切替前後に発生する前記第１及び第２無線フレームのオフセット（位相オフセット及びゲインオフセット）を、受信側の無線エントランス装置５６で効率よく吸収することが可能な無線エントランスシステムが望まれている。

以上が、無線エントランスシステム５０の課題に関する説明である。

次に、本実施形態に係る無線エントランスシステム１６０について、図４及び図５を参照しながら説明する。なお、本実施形態の前提となる無線エントランスシステム５０（図１〜図３参照）や、従来技術に係る送信側無線通信装置２（図７参照）や、本出願人が案出した送信側無線通信装置３０（図８参照）の構成要素と同一の構成要素については、同一の参照符号を付け、その詳細な説明については省略する。

この無線エントランスシステム１６０は、上記の（Ａ）高速引き込み方式を採用し且つ（Ａ）の欠点を改善したシステムであり、図４に示すように、送信用現用系装置１０２ａの変調部１２６ａにオフセット部１６２ａを有するメモリ回路（第１メモリ回路）８ａ及びＰＬＬ回路（第１ＰＬＬ回路）１４ａを各々配置し、且つ送信用待機系装置１０２ｂの変調部１２６ｂ内にオフセット部１６２ｂを有するメモリ回路（第２メモリ回路）８ｂ及びＰＬＬ回路（第２ＰＬＬ回路）１４ｂを各々配置し、ＰＬＬ回路１４ａで第１及び第２タイミング信号の位相比較を行い且つＰＬＬ回路１４ｂで第１及び第３タイミング信号の位相比較を行うことにより、第１及び第２無線フレームに含まれるフレーム同期信号や伝送データの位相同期を行う点で、本実施形態の前提となる無線エントランスシステム５０（図１〜図３参照）とは異なる。

なお、図４は、本実施形態に係る無線エントランスシステム１６０の特徴的な構成を図示しやすくするために、本実施形態の前提となる無線エントランスシステム５０と同一の構成要素については、その一部を省略して図示している。

以下の説明では、無線エントランス装置５４は、第１及び第２無線フレーム（送信信号）をディジタル変調し、変調した前記第１及び第２無線フレームを無線回線６２（図１参照）を介して無線エントランス装置５６に送信するものとして説明する。なお、無線エントランス装置５４では、送信用現用系装置１０２ａと送信用待機系装置１０２ｂとの間で、前述した各種同期が取られているものとする。

先ず、送信用現用系装置１０２ａ、送信用待機系装置１０２ｂ及びインターフェース部１００の構成について、図４を参照しながら説明する。

インターフェース部１００は、従来技術に係る無線送信装置２（図７参照）や本出願人が案出した送信側無線通信装置３０（図８参照）の伝送データ部４に対応し、伝送データをメモリ１８ａ、１８ｂに各々出力し、第１クロック及び第１タイミング信号を書込カウンタ１６ａ、１６ｂに各々出力すると共に、ＰＬＬ回路１４ａ、１４ｂに前記第１タイミング信号を出力する。

オフセット部１６２ａ、１６２ｂは、書込カウンタ１６ａ、１６ｂから出力されたカウント値を所定数ｆだけオフセットし、オフセットした前記カウント値をＤＰ−ＲＡＭで構成されるメモリ１８ａ、１８ｂに出力する。

読出カウンタ２０ａは、ＰＬＬ回路１４ａから順次入力される第２クロックをカウントし、そのカウント値（例えば、８ビットのデータで表現されたカウント値）をメモリ１８ａに順次出力すると共に、前記カウント値のＭＳＢ（最上位ビット）を１ビットの第２タイミング信号としてＰＬＬ回路１４ａ及び送信用無線フレーム処理部１２２ａに出力する。一方、読出カウンタ２０ｂは、ＰＬＬ回路１４ｂから順次入力される第３クロックをカウントし、そのカウント値をメモリ１８ｂに順次出力すると共に、前記カウント値のＭＳＢを１ビットの第３タイミング信号としてＰＬＬ回路１４ｂ及び送信用無線フレーム処理部１２２ｂに出力する。

ＰＬＬ回路１４ａは、入力された前記第１及び第２タイミング信号の位相比較を行い、これらの信号が同相となるように、第２クロックを読出カウンタ２０ａ、送信用無線フレーム処理部１２２ａ及びフレーム変調部１２４ａに各々出力する。一方、ＰＬＬ回路１４ｂは、入力された前記第１及び第３タイミング信号の位相比較を行い、これらの信号が同相となるように、第３クロックを読出カウンタ２０ｂ、送信用無線フレーム処理部１２２ｂ及びフレーム変調部１２４ｂに各々出力する。

また、前記第１タイミング信号が前記第１クロックに対して分周数ｓで分周され、前記第２タイミング信号が前記第２クロックに対して分周数ｔで分周され、前記第３タイミング信号が前記第３クロックに対して分周数ｔで分周されている場合、メモリ１８ａ、１８ｂは、これらの分周数ｓ、ｔ以上の容量を有することが好ましい。そして、メモリ１８ａ、１８ｂは、オフセットされた前記第１クロックのカウント値に基づいて前記伝送データを順次書き込み、一方で、既に書き込まれている伝送データを前記第２又は第３クロックのカウント値に基づいて順次読み出し、送信用無線フレーム処理部１２２ａ、１２２ｂに出力する。

なお、これらの分周数ｓ、ｔ（分周比１／ｓ、１／ｔ）は、ＰＬＬ回路１４ａ、１４ｂが正常に動作するような値に設定されていることが必要である。

送信用無線フレーム処理部１２２ａは、入力された前記第２クロック及び前記第２タイミング信号に基づいて、メモリ１８ａから順次読み出された前記伝送データにフレーム同期信号を挿入して第１無線フレーム（送信信号）を生成し、生成した前記第１無線フレームをフレーム変調部１２４ａに出力する。フレーム変調部１２４ａは、入力された前記第１無線フレームを変調して周波数変換部１２８ａ（図２参照）に出力する。

一方、送信用無線フレーム処理部１２２ｂは、入力された前記第３クロック及び前記第３タイミング信号に基づいて、メモリ１８ｂから順次読み出された前記伝送データにフレーム同期信号を挿入して第２無線フレーム（送信信号）を生成し、生成した前記第２無線フレームをフレーム変調部１２４ｂに出力する。フレーム変調部１２４ｂは、入力された前記第２無線フレームを変調して周波数変換部１２８ｂ（図２参照）に出力する。

次に、送信用現用系装置１０２ａと送信用待機系装置１０２ｂとの間の伝送データ及びフレーム同期信号（第１及び第２無線フレーム）の位相同期について、図４のブロック図及び図５のタイムチャートを参照しながら説明する。

ここでは、図５に示すように、図示しない第１クロックを分周数ｓで分周したパルス信号を第１タイミング信号とし、図示しない第２クロックを分周数ｔで分周したパルス信号を第２タイミング信号とし、図示しない第３クロックを分周数ｔで分周したパルス信号を第３タイミング信号とする。なお、図５では、ｓ＜ｔである。また、時刻Ｔ０から時刻Ｔ１までの時間を第１タイミング信号の１周期とする。

時刻Ｔ０において、インターフェース部１００（図４参照）は、書込カウンタ１６ａ、１６ｂ及びＰＬＬ回路１４ａ、１４ｂに第１タイミング信号のパルスを各々出力すると共に、メモリ１８ａ、１８ｂへの伝送データの出力及び書込カウンタ１６ａ、１６ｂへの第１クロックの出力を開始する。

この場合、書込カウンタ１６ａ、１６ｂは、時刻Ｔ０で入力された前記第１タイミング信号に基づいて、順次入力される前記第１クロックをカウントし、そのカウント値をオフセット部１６２ａ、１６２ｂに順次出力する。また、書込カウンタ１６ａ、１６ｂは、時刻Ｔ１で前記第１タイミング信号のパルスが再度入力されたときに前記カウント値をリセットする。

前述したように、前記第１クロックの分周数はｓであり、図５を参照すると、書込カウンタ１６ａ、１６ｂ（図４参照）は、時刻Ｔ０で前記第１クロックのカウントを開始し、０から（ｓ−１）までカウンタした後に、時刻Ｔ１で０にリセットして、前記第１クロックのカウントを再度実行する（図５の「オフセット前書込カウンタ」のデータストリームを参照）。

また、オフセット部１６２ａ、１６２ｂ（図４参照）は、順次入力されたカウント値を所定数ｆだけオフセットし、オフセットした前記カウント値をメモリ１８ａ、１８ｂに出力する。すなわち、図５を参照すると、オフセット部１６２ａ、１６２ｂは、上記したカウント値０〜（ｓ−１）をｆ〜（ｆ−１）にオフセットする（図５の「オフセット後書込カウンタ」のデータストリームを参照）。

この結果、メモリ１８ａ、１８ｂ（図４参照）は、オフセットされた前記カウント値ｆ〜（ｆ−１）に基づいて、インターフェース部１００からの伝送データを順次書込む。

さらに、ＰＬＬ回路１４ａ（図４参照）は、インターフェース部１００から入力された前記第１タイミング信号の位相と、読出カウンタ２０ａから入力された第２タイミング信号の位相とが同期するように、第２クロックを出力し、一方で、ＰＬＬ回路１４ｂは、前記第１タイミング信号の位相と、読出カウンタ２０ｂから入力された第３タイミング信号の位相とが同期するように、第３クロックを出力している。従って、前記第１〜第３タイミング信号の各位相は、図５に示すように、互いに同期し且つその周期も一致する（図５の「タイミング１」、「タイミング２」及び「タイミング３」を参照）。

読出カウンタ２０ａは、時刻Ｔ０において、ＰＬＬ回路１４ａから順次入力される前記第２クロックのカウントを開始し、そのカウント値をメモリ１８ａに順次出力すると共に、前記第１タイミング信号に同期した第２タイミング信号を生成する。また、読出カウンタ２０ａは、時刻Ｔ１で前記第１タイミング信号に同期する前記第２タイミング信号のパルスを再度生成したときに前記カウント値をリセットする。

すなわち、前記第２クロックの分周数はｔであるので、図５を参照すると、読出カウンタ２０ａ（図４参照）は、時刻Ｔ０で前記第２クロックのカウントを開始し、０から（ｔ−１）までカウンタした後に、時刻Ｔ１で０にリセットして、前記第２クロックのカウントを再度実行する（図５の「読出カウンタ１」のデータストリームを参照）。

一方、読出カウンタ２０ｂ（図４参照）は、読出カウンタ２０ａと同様に、時刻Ｔ０において、ＰＬＬ回路１４ｂから順次入力される前記第３クロックのカウントを開始し、そのカウント値をメモリ１８ｂに順次出力すると共に、前記第１タイミング信号に同期した第３タイミング信号を生成する。また、読出カウンタ２０ｂは、時刻Ｔ１で前記第１タイミング信号に同期する前記第３タイミング信号のパルスを再度生成したときに前記カウント値をリセットする。すなわち、図５を参照すると、前記第３クロックの分周数もｔであるので、読出カウンタ２０ｂは、時刻Ｔ０で前記第３クロックのカウントを開始し、０から（ｔ−１）までカウンタした後に、時刻Ｔ１で０にリセットして、前記第３クロックのカウントを再度実行する（図５の「読出カウンタ２」のデータストリームを参照）。

これにより、メモリ１８ａ、１８ｂ（図４参照）は、前記第２又は第３クロックのカウント数に基づいて、書き込まれている伝送データを読み出して送信用無線フレーム処理部１２２ａ、１２２ｂに出力する。

すなわち、図５を参照すると、第１タイミング信号の１周期（時刻Ｔ０から時刻Ｔ１までの時間）では、メモリ１８ａ、１８ｂは、前記第２又は第３カウンタのカウント値０〜（ｔ−１）に基づいて、書き込まれている伝送データを順次読み出す。

ここで、メモリ１８ａ、１８ｂには、カウント数ｆ〜（ｆ−１）分｛オフセットがない場合には０〜（ｓ−１）分｝の伝送データが書き込まれ、且つ前述したようにｓ＜ｔであるので、メモリ１８ａ、１８ｂ内には、前記第２又は第３クロックのカウント値ｓ〜（ｔ−１）に対応する伝送データの書き込みがない。

この結果、前記１周期内でメモリ１８ａ、１８ｂから送信用無線フレーム処理部１２２ａ、１２２ｂに伝送データを順次読み出す際に、メモリ１８ａ、１８ｂは、前記第２又は第３クロックのカウント値が０〜（ｓ−１）では伝送データを順次出力するが、前記カウント値がｓ〜（ｔ−１）では伝送データを出力することができない。

従って、送信用無線フレーム処理部１２２ａでは、入力された第２クロック及び第２タイミング信号に基づいて、前記第２クロックのカウント値ｓ〜（ｔ−１）の区間にフレーム同期信号を挿入して第１無線フレームを生成する（図５の「第１無線フレーム」のデータストリームを参照）。一方、送信用無線フレーム処理部１２２ｂでは、入力された第３クロック及び第３タイミング信号に基づいて、前記第３クロックのカウント値ｓ〜（ｔ−１）の区間にフレーム同期信号を挿入して第２無線フレームを生成する（図５の「第２無線フレーム」のデータストリームを参照）。

このように本実施形態に係る無線エントランス装置５４、５６及び無線エントランスシステム１６０では、第２及び第３タイミング信号や第２及び第３クロック信号を送信用現用系装置１０２ａと送信用待機系装置１０２ｂとの間でやり取りする必要がなくなる。そのため、送信用現用系装置１０２ａの伝送データ、フレーム同期信号及び第１無線フレームと送信用待機系装置１０２ｂの伝送データ、フレーム同期信号及び第２無線フレームとの位相誤差は、ＰＬＬ回路１４ａ、１４ｂの定常位相誤差のみとなる。さらに、ＰＬＬ回路１４ａ、１４ｂは、互いに独立して動作しているので、該ＰＬＬ回路１４ａ、１４ｂの切替制御が不要となり、この結果、前記第２及び第３クロックの出力変動が抑制される。

従って、本実施形態に係る無線エントランス装置５４、５６及び無線エントランスシステム１６０では、従来技術に係る無線通信装置２や、本出願人が案出した送信側無線通信装置３０と比較して、送信用現用系装置１０２ａと送信用待機系装置１０２ｂとの間での伝送データとフレーム同期信号と第１及び第２無線フレームとの各位相同期を効率よく行うことが可能となる。

また、メモリ１８ａ、１８ｂの容量を分周数ｓ、ｔ以上とすることにより、該メモリ１８ａ、１８ｂへの前記伝送データの書き込みやメモリ１８ａ、１８ｂからの前記伝送データの読み出しを効率よく行うことができる。

さらに、オフセット部１６２ａ、１６２ｂで前記第１クロックのカウント数を所定数ｆだけオフセットすることにより、メモリ１８ａ、１８ｂに書き込まれる伝送データと、該メモリ１８ａ、１８ｂから読み出される伝送データとのアドレスの衝突を回避することが可能となる。

さらにまた、上述した本実施形態を周波数変換部１２８ａ、１２８ｂに適用して、高周波信号の周波数同期を行うことも可能である。

なお、本発明に係る無線通信装置及びこの無線通信装置を備える無線エントランスシステムは、上述の実施形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることは勿論である。

本実施形態の前提となる無線エントランスシステムを含む通信システムのブロック図である。 図１の無線エントランス装置のブロック図である。 送信用現用系装置から送信用待機系装置への切替により発生するオフセット要素を示すブロック図である。 本実施形態に係る無線エントランス装置の構成を示す部分ブロック図である。 図４の無線エントランス装置での位相同期を示すタイムチャートである。 現用系装置の送信信号と待機系装置の送信信号とを示すタイムチャートである。 従来技術に係る無線通信装置のブロック図である。 図７の無線通信装置に基づいて本出願人が案出した無線通信装置のブロック図である。

符号の説明

８ａ、８ｂ…メモリ回路 １４ａ、１４ｂ…ＰＬＬ回路
１６ａ、１６ｂ…書込カウンタ １８ａ、１８ｂ…メモリ
２０ａ、２０ｂ…読出カウンタ ５４、５６…無線エントランス装置
１００…インターフェース部 １０２ａ…送信用現用系装置
１０２ｂ…送信用待機系装置
１２２ａ、１２２ｂ…送信用無線フレーム処理部
１２４ａ、１２４ｂ…フレーム変調部 １２６ａ、１２６ｂ…変調部
１６０…無線エントランスシステム １６２ａ、１６２ｂ…オフセット部

Claims (6)

1. 伝送データ部と、第１メモリ回路及び第１ＰＬＬ回路を有する現用系装置と、第２メモリ回路及び第２ＰＬＬ回路を有する待機系装置とを備え、
   前記伝送データ部は、伝送データ、第１クロック及び第１タイミング信号を前記第１及び第２メモリ回路に各々出力すると共に、前記第１タイミング信号を前記第１及び第２ＰＬＬ回路に出力し、
   前記第１メモリ回路は、入力された前記第１タイミング信号に基づいて該第１メモリ回路に入力される前記第１クロックの個数をカウントし、そのカウント値に基づいて前記伝送データを順次書き込み、一方で、自己が生成する第２タイミング信号に基づいて前記第１ＰＬＬ回路から前記第１メモリ回路に入力される第２クロックの個数をカウントし、そのカウント値に基づいて、書き込まれている前記伝送データを順次読み出すと共に、前記第２タイミング信号を前記第１ＰＬＬ回路に出力し、
   前記第２メモリ回路は、入力された前記第１タイミング信号に基づいて該第２メモリ回路に入力される前記第１クロックの個数をカウントし、そのカウント値に基づいて前記伝送データを順次書き込み、一方で、自己が生成する第３タイミング信号に基づいて前記第２ＰＬＬ回路から前記第２メモリ回路に入力される第３クロックの個数をカウントし、そのカウント値に基づいて、書き込まれている前記伝送データを順次読み出すと共に、前記第３タイミング信号を前記第２ＰＬＬ回路に出力し、
   前記第１ＰＬＬ回路は、前記第１及び第２タイミング信号が同期するように、前記第２クロックを前記第１メモリ回路に出力し、
   前記第２ＰＬＬ回路は、前記第１及び第３タイミング信号が同期するように、前記第３クロックを前記第２メモリ回路に出力する
   ことを特徴とする無線通信装置。
2. 請求項１記載の無線通信装置において、
   前記第１及び第２メモリ回路は、書込カウンタとメモリと読出カウンタとを有し、
   前記書込カウンタは、入力された前記第１タイミング信号に基づいて、入力される前記第１クロックをカウントし、そのカウント値を前記メモリに順次出力し、
   前記読出カウンタは、前記第２又は第３タイミング信号を生成し、且つ入力される前記第２又は第３クロックをカウントし、そのカウント値を前記メモリに順次出力し、
   前記メモリは、順次入力された前記第１クロックのカウント値に基づいて前記伝送データを書き込み、一方で、順次入力された前記第２又は第３クロックのカウント値に基づいて、書き込まれている前記伝送データを順次読み出す
   ことを特徴とする無線通信装置。
3. 請求項２記載の無線通信装置において、
   前記メモリは、前記第１クロックに対する前記第１タイミング信号の分周数以上、前記第２クロックに対する前記第２タイミング信号の分周数以上、且つ前記第３クロックに対する前記第３タイミング信号の分周数以上の容量を有する
   ことを特徴とする無線通信装置。
4. 請求項２又は３記載の無線通信装置において、
   前記第１及び第２メモリ回路は、前記書込カウンタから出力された前記第１クロックのカウント値を所定数だけオフセットして、オフセットされた前記カウント値を前記メモリに出力するオフセット部をさらに有する
   ことを特徴とする無線通信装置。
5. 請求項１〜４のいずれか１項に記載の無線通信装置において、
   前記現用系装置及び前記待機系装置は、前記メモリ回路から順次読み出された前記伝送データに前記第２又は第３クロックに基づくフレーム同期信号を挿入して送信信号を生成するフレーム生成部と、前記第２又は第３クロックに基づいて前記送信信号を変調する変調部とをさらに有する
   ことを特徴とする無線通信装置。
6. 請求項１〜５のいずれか１項に記載の無線通信装置を送信側の無線通信装置として備える無線エントランスシステム。

Images