KR100577691B1 - 금속층 미세 가공 방법. - Google Patents

금속층 미세 가공 방법. Download PDF

Info

Publication number
KR100577691B1
KR100577691B1 KR1020050008544A KR20050008544A KR100577691B1 KR 100577691 B1 KR100577691 B1 KR 100577691B1 KR 1020050008544 A KR1020050008544 A KR 1020050008544A KR 20050008544 A KR20050008544 A KR 20050008544A KR 100577691 B1 KR100577691 B1 KR 100577691B1
Authority
KR
South Korea
Prior art keywords
metal layer
metal
layer
mask layer
mask
Prior art date
Application number
KR1020050008544A
Other languages
English (en)
Inventor
하병주
김규식
홍석우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050008544A priority Critical patent/KR100577691B1/ko
Priority to US11/298,481 priority patent/US20060172522A1/en
Application granted granted Critical
Publication of KR100577691B1 publication Critical patent/KR100577691B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

개시된 금속 미세 가공 방법은 기판상에 금속층을 증착하고, 금속층상에 금속층과 이온화도가 다른 마스크층을 증착하고, 패터닝한 기판체를 제공하는 단계; 및 기판체를 전해액에 담그어 금속층 및 마스크층 사이에 발생되는 전위차에 의해 금속층을 부식시켜서 원하는 패턴을 얻는 단계;를 포함하며, 금속층은 이온화도 (degree of electrolytic dissociation)가 높은 금속을 사용하여 양극으로 하고, 마스크층은 이온화도가 낮은 금속을 사용하여 음극으로 한다. 이러한 구성을 통해서 금속층을 원하는 사이즈로 정교하게 패터닝할 수 있다.
금속층, 식각, 배선, 마스크

Description

금속층 미세 가공 방법. {FINE PATTERNING METHOD OF METAL LAYER}
도 1a 및 도 1b는 본 발명에 적용되는 기판체가 제조되는 과정을 도시한 도면들,
도 2는 상기 도 1a 및 도 1b의 과정을 통해 제조된 기판체가 전해액에 담그어져 금속층이 가공되는 과정을 설명하기 위한 도면,
도 3은 상기 도 2의 갈바닉 부식 과정을 통해 금속층이 패터닝된 상태를 도시한 도면, 그리고,
도 4는 본 발명에 적용된 갈바닉 부식 원리를 이용하여 음극인 마스크층이 부유구조체로 제작된 예를 나타낸 도면이다.
<도면의 주요 부호에 대한 설명>
1 : 기판 3 : 금속층
5 : 마스크층 7 : 기판체
11 : 전해액 13 : 전해액용기
본 발명은 금속 미세 가공 방법에 관한 것으로서, 보다 상세하게는, MEMS 소 자용 배선(interconnect) 등을 형성하기 위하여 기판상에 금속층을 증착하고, 해당하는 형상으로 패터닝하는 금속 미세 가공 방법에 관한 것이다.
종래에는 MEMS 소자 또는 반도체 소자용 배선 등을 형성하기 위하여, 기판상에 패턴화 될 금속층을 형성하고, 그 금속층상에 마스크층을 형성한다.
마스크층은 예컨대, 포토레지스트(photoresist)로 도포되고, 사진 공정(phtolithography)을 통해 패턴을 형성하여 마스크가 형성된다.
금속층상에 마련된 마스크를 통해, 에칭액(etchant)을 이용한 화학 에칭(이하 "습식 식각(wet etching)"이라 칭함)을 소정의 시간 동안 행하여, 금속층을 패터닝한다.
마스크는 전형적으로 에칭액으로부터 원하는 표면을 보호하기 위해 사용되어지는 것으로, 이 마스크는 습식 식각이 끝나게 되면 벗겨낸다.
그런데, 이와 같은 습식 식각은 등방성 식각을 한다는 큰 단점을 가지고 있다. 따라서, 식각 되어야 할 박막의 두께가 언더컷(Under cut)에 의하여 사용할 수 없게 되는 문제점이 있다. 이와 같은 문제점은 하나의 마스크로 여러 층의 금속을 에칭할 경우에는 더욱 심한 언더컷이 유발되므로 정확한 치수를 얻을 수 없는 문제점이 있다.
또한, 마스크는 전형적으로 에칭액으로부터 원하는 표면을 보호하기 위해 사용되어지는 것이므로, 마스크는 에칭액으로부터 견딜 수 있는 재료로 선택해야만 하는 제약이 따른다.
건식 식각을 이용할 경우에도, 각 금속에 따라 전용가스를 사용하므로 이 또 한 공정의 제약이 따르고 또한, 장비가 고가라는 문제점이 있다.
따라서, 본 발명은 상술한 문제점을 해소시키기 위하여 제안된 것으로서, 본 발명의 첫 번째 목적은 금속층의 패턴을 원하는 사이즈로 정확하게 형성가능한 금속층 미세 가공 방법을 제공하는 데 있다.
본 발명의 두 번째 목적은 금속층의 패턴을 갈바닉 부식 원리를 이용하여 형성함에 따라 식각액 사용의 제약성을 줄이는 금속층 미세 가공 방법을 제공하는 데 있다.
본 발명의 세 번째 목적은 강산의 식각액을 사용하는 것을 해소하여 안전문제가 발생되는 것을 해소할 수 있다.
상술한 목적을 달성하기 위하여 제안된 본 발명의 제 1실시예를 따르면, 기판상에 금속층을 증착하고, 상기 금속층상에 상기 금속층과 이온화도가 다른 마스크층을 증착하고 패턴닝한 기판체를 제공하는 단계; 및 상기 기판체를 전해액에 담그어 상기 금속층 및 마스크층 사이에 발생되는 전위차에 의해 상기 금속층을 부식시켜서 원하는 패터닝을 얻는 단계;를 포함하는 것을 특징으로 하는 금속 미세 가공방법이 제공된다.
상기 금속층은 이온화도 (degree of electrolytic dissociation)가 높은 금속을 사용하여 양극으로 하고, 상기 마스크층은 이온화도가 낮은 금속을 사용하여 음극으로 하는 것이 바람직하다. 여기서, 금속층은 Cr, Ti, Ni, Al, Zn, Mo 중 어 느 하나로 형성되며, 상기 마스크층은 Au, Ag, Pt, Cu중 어느 하나로 형성될 수 있다.
상기 금속층과 상기 마스크층의 면적비를 조절하여 식각률을 조정할 수 있다.
상기 전해액은 수용액으로서, 약알칼리액을 사용함이 바람직하며, 일 예로 TMAH(Tetramethylamoniahydro)를 사용할 수 있다.
상기 마스크층에 대향하는 금속층을 부식시켜 상기 마스크층을 기판으로부터 소정 간격 떨어지게 형성하여 부유구조체를 이룰 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명한다.
도 1a 및 도 1b는 본 발명에 적용되는 기판체가 제조되는 과정을 도시한 도면들이다.
도 1a를 참조하면, 기판(1) 예컨대, 실리콘으로 되는 기판(1)상에 패턴화 될 금속층(3)을 형성한다. 금속층(3)은 예컨대, 일반적인 증착(deposition)에 의해 형성가능하다.
이어, 금속층(3)상에 마스크층(5)을 형성한다. 여기서, 마스크층(5)은 금속층(3)보다 이온화도가 낮은 금속물질로 증착하여 후술하는 전해액(11)에 담글 경우 음극으로 사용될 수 있도록 함이 바람직하다. 여기서, 마스크층(5) 역시 일반적인 증착(deposition)에 의해 증착가능하고, 그 패터닝은 리프트 오프(lift off) 또는 습식 식각 등에 의할 수 있다.
도 1b를 참조하면, 금속층(3)상에 증착된 마스크층(5)을 식각하여 배선 형상에 대응하는 형상으로 패터닝하여 마스크를 제작한다.
상술한 바와 같이 기판(1)상에 금속층(3) 및 마스크층(5)이 차례로 적층된 후 마스크층(5)이 패터닝된 기판체(7)는 전해액(11)에 담그어져 금속층(3)을 원하는 형상(예컨대, 배선형태)로 패터닝하게 된다.
다음은 상술한 기판체(7)를 전해액(11)에 담그어 금속층(3)을 패턴하는 과정에 대해서 좀더 상세히 설명한다.
도 2는 본 발명에 의한 패턴화된 금속층을 형성하는 과정을 설명하기 위한 도면이다.
도 2를 참조하면, 전해액( 11 : electrolyte)이 수용되는 전해액용기(13)가 제공된다. 전해액(11)은 수용액(aqueous solution)으로서, 약알칼리액이 바람직하며, 예컨대, TMAH(Tetramethylamoniahydro)가 사용될 수 있다. 전해액(11)의 온도는 상온(15~25℃) ~ 80℃로 함이 바람직하다.
상술한 기판(1)상에 패턴화 될 금속층(3) 및 마스크층(5)이 증착되어 이루어진 기판체(7)가 담궈진다. 이때, 금속층(3)은 이온화도(degree of electrolytic dissociation)가 높은 금속으로 이루어져 양(+)극(anode)이 되고, 마스크층(5)은 이온화도가 낮은 금속으로 이루어져 음(-)극(cathode)이 된다. 여기서, 금속층(3)은 Cr, Ti, Ni, Al, Zn, Mo 중 어느 하나로 형성되며, 상기 마스크층은 Au, Ag, Pt, Cu중 어느 하나로 형성됨이 바람직하다.
이와 같이 서로 다른 이종금속(금속층(3) 및 마스크층(5))이 전해액(11)에 담그어지게 되면 전위차가 존재하게 되고, 이들 사이에서 전자(electron)의 이동이 일어난다. 그리하여, 음극을 띄는 마스크층(5)은 부식속도가 감소되고, 양극을 띄는 금속층(3)의 부식속도는 촉진된다. 이러한 부식(갈바닉 부식 : galvanic corrosion)원리를 통하여 양극 금속인 금속층(3)이 원하는 모양으로 패터닝된다.
이러한 부식 반응은 양극면적이 음극면적의 4배 이상이면 발생하게 된다.따라서, 그 양극면적 및 음극면적의 비율을 조정하여 식각률을 조정할 수 있다.
도 4는 상술한 갈바닉 부식을 이용하여 음극인 마스크층(5)이 부유구조체로 제작된 예를 나타낸 도면이다.
도 4를 참조하면, 갈바닉 부식 원리를 이용하여 금속층(3)을 완전히 제거하게 되면, 금속층(3)으로 된 마스크층(5)만 남게 되어 기판(1)으로부터 소정의 간격을 두고 띄워지는 부유구조체(9)를 형성할 수 있다. 이러한 부유구조체는 MEMS 미러, 또는 히터 등에 적용될 수 있다.
상술한 바와 같이 구성된 본 발명에 의한 금속 미세 가공 방법에 의하면, 금속층을 새로운 개념으로 패터닝하는 것이 제공된다.
또한, 금속층의 패터닝을 보다 정확하게 할 수 있는 이점이 있다.
또한, 식각액에 대한 제약이 줄어들고, 특히, 강산액을 사용하지 않으므로 안전문제가 해소된다.
이와 같이 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (9)

  1. 기판상에 금속층을 증착하고, 상기 금속층상에 상기 금속층과 이온화도가 다른 마스크층을 증착하고 패턴닝한 기판체를 제공하는 단계; 및
    상기 기판체를 전해액에 담그어 상기 금속층 및 마스크층 사이에 발생되는 전위차에 의해 상기 금속층을 부식시켜서 원하는 패터닝을 얻는 단계;를 포함하는 것을 특징으로 하는 금속층 미세 가공방법.
  2. 제 1항에 있어서, 상기 금속층은 이온화도 (degree of electrolytic dissociation)가 높은 금속을 사용하여 양극으로 하고, 상기 마스크층은 이온화도가 낮은 금속을 사용하여 음극으로 하는 것을 특징으로 금속층 미세 가공 방법.
  3. 제 1항에 있어서, 상기 금속층과 상기 마스크층의 면적비를 조절하여 식각률을 조정하는 것을 특징으로 하는 금속층 미세 가공 방법.
  4. 제 1항에 있어서, 상기 전해액은 수용액인 것을 특징으로 하는 금속층 미세 가공 방법.
  5. 제 4항에 있어서, 상기 전해액은 약알칼리성 수용액으로 하는 것을 특징으로 하는 금속층 미세 가공 방법.
  6. 제 1항에 있어서, 상기 전해액은 TMAH(Tetramethylamoniahydro)로 하는 것을 특징으로 하는 금속층 미세 가공 방법.
  7. 제 1항에 있어서, 상기 마스크층에 대향하는 금속층을 부식시켜 상기 마스크층을 기판으로부터 소정 간격 떨어지게 형성하여 부유구조체를 이루는 것을 특징으로 하는 금속층 미세 가공 방법.
  8. 제 2항에 있어서, 상기 금속층은 Cr, Ti, Ni, Al, Zn, Mo 중 어느 하나로 형성되는 것을 특징으로 하는 금속층 미세 가공 방법.
  9. 제 2항에 있어서, 상기 마스크층은 Au, Ag, Pt, Cu중 어느 하나로 형성되는 것을 특징으로 하는 금속층 미세 가공 방법.
KR1020050008544A 2005-01-31 2005-01-31 금속층 미세 가공 방법. KR100577691B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050008544A KR100577691B1 (ko) 2005-01-31 2005-01-31 금속층 미세 가공 방법.
US11/298,481 US20060172522A1 (en) 2005-01-31 2005-12-12 Method of fine patterning a metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008544A KR100577691B1 (ko) 2005-01-31 2005-01-31 금속층 미세 가공 방법.

Publications (1)

Publication Number Publication Date
KR100577691B1 true KR100577691B1 (ko) 2006-05-10

Family

ID=36757142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008544A KR100577691B1 (ko) 2005-01-31 2005-01-31 금속층 미세 가공 방법.

Country Status (2)

Country Link
US (1) US20060172522A1 (ko)
KR (1) KR100577691B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4629539A (en) * 1982-07-08 1986-12-16 Tdk Corporation Metal layer patterning method
US4842699A (en) * 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
JP2000082588A (ja) * 1997-09-22 2000-03-21 Fuji Electric Co Ltd 有機発光素子およびその製造方法

Also Published As

Publication number Publication date
US20060172522A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
CN109313189B (zh) 借助硬掩模涂层图案化石墨烯
CN109313188B (zh) 在石墨烯薄片上提供临时保护层
KR100490575B1 (ko) 귀금속 박막 패턴 형성방법
US7566939B2 (en) Fabrication of silicon micro-mechanical structures
JP5449300B2 (ja) 微小機械デバイス及びその製造方法
TW201941265A (zh) 蝕刻方法、半導體晶片之製造方法及物品之製造方法
CN112408314A (zh) 一种多层掩膜分步刻蚀方法
US11658034B2 (en) Patterning platinum by alloying and etching platinum alloy
CN101135865A (zh) 一种图形化锆钛酸铅铁电薄膜的剥离制备方法
KR100577691B1 (ko) 금속층 미세 가공 방법.
KR101274155B1 (ko) 금속 마스크 제조방법
JP2012086315A (ja) 微細可動構造体の製造方法および微細可動構造体
KR20200044992A (ko) 생물학적 응용들을 위한 독립 멤브레인을 생성하는 방법
WO2005017971A2 (en) Nanomachined and micromachined electrodes for electrochemical devices
JP2007035679A (ja) エッチングマスクおよびドライエッチング方法
JP4865686B2 (ja) 加速度センサの製造方法および加速度センサ
US9656860B2 (en) Use of metal native oxide to control stress gradient and bending moment of a released MEMS structure
CN117105166A (zh) 微细加工方法
CN108751123B (zh) 一种接触窗的形成方法
US20220415664A1 (en) Structure manufacturing method
CN117383508A (zh) 双层金属引线的制造方法及mems器件
US7597819B1 (en) Redox buffered hydrofluoric acid etchant for the reduction of galvanic attack during release etching of MEMS devices having noble material films
JP6727046B2 (ja) ピラーアレー構造体の製造方法
JP2024072836A (ja) マイクロ電子デバイス
JP2008235536A (ja) 荷電粒子線用ステンシルマスクの製造方法及び荷電粒子線用ステンシルマスク

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee