KR100577307B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100577307B1
KR100577307B1 KR1020040112911A KR20040112911A KR100577307B1 KR 100577307 B1 KR100577307 B1 KR 100577307B1 KR 1020040112911 A KR1020040112911 A KR 1020040112911A KR 20040112911 A KR20040112911 A KR 20040112911A KR 100577307 B1 KR100577307 B1 KR 100577307B1
Authority
KR
South Korea
Prior art keywords
region
semiconductor substrate
gate electrode
forming
layer
Prior art date
Application number
KR1020040112911A
Other languages
English (en)
Inventor
황준
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040112911A priority Critical patent/KR100577307B1/ko
Application granted granted Critical
Publication of KR100577307B1 publication Critical patent/KR100577307B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

본 발명은 생산성 및 소자의 신뢰성을 향상시키도록 한 반도체 소자의 제조방법에 관한 것으로서, 제 1 영역과 제 2 영역으로 정의된 반도체 기판의 필드영역에 소자 격리막을 형성하는 단계와, 상기 소자 격리막에 의해 분리된 반도체 기판의 제 1 영역과 제 2 영역에 각각 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계와, 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계와, 상기 게이트 전극 및 소오스/드레인 불순물 영역이 형성된 반도체 기판 표면에 금속 실리사이드막을 형성하는 단계와, 상기 반도체 기판의 제 2 영역에 마스크층을 형성하고 오픈된 상기 제 1 영역의 금속 실리사이드막을 제거하는 단계와, 상기 마스크층을 제거하는 단계를 포함하여 형성함을 특징으로 한다.
실리사이드, 산화막, 포토레지스트, 게이트 전극

Description

반도체 소자의 제조방법{method for manufacturing of semiconductor device}
도 1a 내지 도 1e는 종래 기술에 의한 반도체 소자의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 소자 격리막
33 : 게이트 절연막 34 : 게이트 전극
35 : LDD 영역 36 : 절연막 측벽
37 : 소오스/드레인 불순물 영역 38 : 금속 실리사이드막
39 : 포토레지스트
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 생산성 및 신뢰성을 향상시키도록 한 반도체 소자의 제조방법에 관한 것이다.
일반적으로 반도체 소자를 형성하는 공정에서 게이트 전극의 형성방법, 그리고 최근의 소자는 신호의 빠른 전달을 요구하기 때문에 게이트의 저항이 대단히 중요하다.
상기 게이트 전극의 형성에 있어서 소자 크기가 축소되고 게이트 산화막이 20Å이하로 얇아지면서 게이트 산화막의 균일성 및 그 특성 형성 기술이 대단히 어렵고, 플라즈마 식각 공정 또한 어려운 기술이다.
그 중 특히 게이트 전극을 패터닝하는 공정에 있어 그 식각 기술은 다음과 같은 기술이 적용된다.
먼저, 얇은(약 20Å) 게이트 산화막위에 게이트 전극용 폴리 실리콘막을 증착한 다음 포토리소그래피 및 식각 공정을 통해 폴리 실리콘막을 선택적으로 제거하여 게이트 전극을 형성한다.
그런데, 상기와 같은 게이트 전극의 형성방법에 있어서 다음과 같은 여러 가지 문제점이 있다.
첫째, 상보형 트랜지스터(CMOS)에서는 NMOS와 PMOS를 동시에 구현하기 때문에 서로 다르게 게이트 전극을 구성한다.
즉, NMOS와 PMOS의 폴리 실리콘에 도핑되는 이온이 서로 다르기 때문에 서로간 식각 속도가 달라 그 식각 형상이 서로 다르게 형성된다.
둘째, 게이트 산화막이 얇기 때문에 플라즈마 건식 식각시 과도시각 조절을 하기가 어렵다.
즉, 과도식각이 너마 많으면 게이트 산화막에 어택(attack)을 입어 산화막의 펀치(punch)가 일어나고, 너무 적게 과도식각을 하게 되면 식각 후 잔류물이 남아 게이트 브릿지(bridge)를 발생하게 된다.
또한, 소자를 형성하는데 있어 속도를 증가시키기 위해 게이트와 액티브에 일반적으로 티타늄 실리사이드 공정을 사용한다.
그러나 이 실리사이드는 모든 게이트에 사용하는 것이 아니고, 빠른 속도를 낼 필요가 없는 영역에는 블랙킹 마스크(blanking mask)를 통하여 실리사이드가 형성되지 않도록 한다.
이와 같은 실리사이드 기술을 사용하는데 있어 다음과 같은 문제가 있다.
즉, 실리사이드를 형성한 게이트 특히 보론(boron)으로 형성하는 PMOS 게이트에서 저항이 증가하는데 이는 실리사이드가 열적으로 불안한 특성을 가지고 있기 때문이다. 이는 소자를 빠르게 동작시키고자 하여 실리사이드 공정을 채택하고 있으나 그 효과를 볼 수 없고 오히려 소자 특성을 악화시킨다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)의 소정영역에 STI(Shallow Trench Isolation) 구조를 갖는 소자 격리막(12)을 형성한다.
여기서 소자 격리막(12)은 반도체 기판에 소정깊이를 갖는 트랜치를 형성한 후, 상기 트랜치내부에 갭-필(Gap-fill) 물질을 매립하여 형성한다.
이어, 상기 소자 격리막(12)을 포함한 반도체 기판(11)의 전면에 게이트 절연막(13)을 형성하고, 상기 게이트 절연막(13)상에 폴리 실리콘층(도시되지 않음)을 형성한다.
그리고 상기 폴리 실리콘층 및 게이트 절연막(13)에 사진석판술 및 식각공정으로 실시하여 선택적으로 패터닝하여 소자 격리막(12)사이의 반도체 기판(11)상에 게이트 전극(14)을 형성한다.
도 1b에 도시한 바와 같이, 상기 게이트 전극(14)을 마스크로 이용하여 반도체 기판(11)의 전면에 저농도 n형 또는 p형 불순물 이온을 주입하여 상기 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 LDD(Lightly Doped Drain)영역(15)을 형성한다.
도 1c에 도시한 바와 같이, 상기 게이트 전극(14)을 포함한 반도체 기판(11)의 전면에 절연막을 형성하고, 전면에 에치백 공정을 실시하여 상기 게이트 전극(14)의 양측면에 절연막 측벽(16)을 형성한다.
이어, 상기 절연막 측벽(16) 및 게이트 전극(14)을 마스크로 이용하여 상기 반도체 기판(11)의 전면에 소오스/드레인용 불순물 이온을 주입하여 상기 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 LDD 영역(15)과 연결되는 소오스/드레인 불순물 확산영역(17)을 형성한다.
도 1d에 도시한 바와 같이, 상기 게이트 전극(14)을 포함한 반도체 기판(11)의 전면에 산화막(18)을 형성하고, 사진석판술 및 식각공정을 실시하여 이후 실리사이드가 형성되지 않을 영역을 덮도록 패터닝한다.
이어, 상기 산화막(18)을 포함한 반도체 기판(11)의 전면에 고융점 금속을 형성한 후, 전면에 열처리 공정을 실시하여 절연막(18)이 덮여있지 않은 반도체 기판(11) 및 게이트 전극(14)의 표면에 금속 실리사이드막(19)을 형성한다.
이어, 상기 반도체 기판(11) 및 게이트 전극(14)과 반응하지 않은 고융점 금속을 습식식각으로 제거한다.
도 1e에 도시한 바와 같이, 상기 산화막(18)을 제거하여 종래 기술에 의한 반도체 소자를 완성한다.
그러나 상기와 같은 종래의 반도체 소자의 제조방법은 다음과 같은 문제점이 있었다.
첫째, 기판의 전면에 산화막을 형성한 후에 실리사이드가 형성되지 않을 영역에 산화막이 남도록 식각하는 공정 및 실리사이드를 형성한 후에 산화막을 제거하는 공정 등이 추가되어 공정이 복잡하다.
둘째, 산화막을 형성하는 경우 소자 특성의 저하를 초래하기 때문에 모든 공정에 대해서 다시 조절하는 작업이 필요하다. 특히 PMOS 소자에서는 마진(Margin) 특성이 감소한다.
즉, 실리사이드 공정시 소량의 산화막이 존재하는 경우에도 실리사이드가 형성되지 않아 생산성이 떨어지고 수율이 저하되며, 소자의 신뢰성이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 생산성 및 소자의 신뢰성을 향상시키도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 제 1 영역과 제 2 영역으로 정의된 반도체 기판의 필드영역에 소자 격리막을 형성하는 단계와, 상기 소자 격리막에 의해 분리된 반도체 기판의 제 1 영역과 제 2 영역에 각각 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계와, 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계와, 상기 게이트 전극 및 소오스/드레인 불순물 영역이 형성된 반도체 기판 표면에 금속 실리사이드막을 형성하는 단계와, 상기 반도체 기판의 제 2 영역에 마스크층을 형성하고 오픈된 상기 제 1 영역의 금속 실리사이드막을 제거하는 단계와, 상기 마스크층을 제거하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(31)의 소정영역에 STI(Shallow Trench Isolation) 구조를 갖는 소자 격리막(32)을 형성한다.
여기서 소자 격리막(32)은 반도체 기판에 소정깊이를 갖는 트랜치를 형성한 후, 상기 트랜치 내부에 갭-필(Gap-fill) 물질을 매립하여 형성한다.
이어, 상기 소자 격리막(32)을 포함한 반도체 기판(31)의 전면에 게이트 절연막(33)을 형성하고, 상기 게이트 절연막(33)상에 폴리 실리콘층(도시되지 않음)을 형성한다.
그리고 상기 폴리 실리콘층 및 게이트 절연막(33)에 사진석판술 및 식각공정으로 실시하여 선택적으로 패터닝하여 소자 격리막(32)사이의 반도체 기판(31)상에 게이트 전극(34)을 형성한다.
도 2b에 도시한 바와 같이, 상기 게이트 전극(34)을 마스크로 이용하여 반도체 기판(31)의 전면에 저농도 불순물 이온을 주입하여 상기 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 LDD(Lightly Doped Drain)영역(35)을 형성한다.
도 2c에 도시한 바와 같이, 상기 게이트 전극(34)을 포함한 반도체 기판(31)의 전면에 절연막 형성하고, 전면에 에치백 공정을 실시하여 상기 게이트 전극(34)의 양측면에 절연막 측벽(36)을 형성한다.
이어, 상기 절연막 측벽(36) 및 게이트 전극(34)을 마스크로 이용하여 상기 반도체 기판(31)의 전면에 소오스/드레인용 불순물 이온을 주입하여 상기 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 LDD 영역(35)과 연결되는 소오스/드레인 불순물 영역(37)을 형성한다.
도 2d에 도시한 바와 같이, 상기 반도체 기판(31)에 세정 공정을 실시하여 자연 산화막 등을 제거하고, 상기 반도체 기판(31)의 전면에 고융점 금속을 형성한 후, 전면에 열처리 공정을 실시하여 반도체 기판(31) 및 게이트 전극(34)의 표면에 금속 실리사이드막(38)을 형성한다.
여기서, 상기 열처리 공정은 두 단계로 나누어 진행할 수도 있다. 즉, 약 500℃에서 약 30초로 1차 RTP 공정을 실시하고, 계속해서 약 750℃에서 약 60초로 2차 RTP 공정을 실시한다.
또한, 상기 고융점 금속은 백금(Au), 망간(Mo), 코발트(Co), 티타늄(Ti), 니켈(Ni), 지르코늄(Zr), 몰리브덴(Mo), 하프늄(Hf) 등을 포함한 여러 가지 금속을 사용할 수가 있다.
도 2e에 도시한 바와 같이, 상기 반도체 기판(31)의 전면에 포토레지스트(39)를 도포한 후, 노광 및 현상공정으로 실리사이드가 필요하지 않은 영역이 오픈(open)되도록 패터닝한다.
이어, 상기 패터닝된 포토레지스트(39)를 마스크로 이용하여 상기 노출된 금속 실리사이드막(38)을 선택적으로 제거한다.
도 2f에 도시한 바와 같이, 상기 포토레지스트(39)를 제거하여 본 발명에 의한 반도체 소자를 완성한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 금속 실리사이드막을 모두 형성한 후 실리사이드가 필요하지 않은 영역의 금속 실리사이드막만을 선택적으로 제거함으로써 산화막을 형성 및 식각하는 공정을 생략하여 공정을 단순화시킬 수 있다.
둘째, 종래와 같이 기판의 전면에 산화막을 형성한 후 식각할 때 실리사이드가 형성될 영역에 산화막이 잔류하지 않기 때문에 금속 실리사이드막이 형성될 영역에 미량의 산화막도 존재하지 않아 균일한 금속 실리사이드막을 형성하여 소자의 신뢰성 및 생산성을 향상시킬 수 있다.

Claims (3)

  1. 제 1 영역과 제 2 영역으로 정의된 반도체 기판의 필드영역에 소자 격리막을 형성하는 단계;
    상기 소자 격리막에 의해 분리된 반도체 기판의 제 1 영역과 제 2 영역에 각각 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계;
    상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계;
    상기 게이트 전극 및 소오스/드레인 불순물 영역이 형성된 반도체 기판 표면에 금속 실리사이드막을 형성하는 단계;
    상기 반도체 기판의 제 2 영역에 마스크층을 형성하고 오픈된 상기 제 1 영역의 금속 실리사이드막을 제거하는 단계;
    상기 마스크층을 제거하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 게이트 전극 양측의 반도체 기판 표면내에 LDD 영역을 형성하는 단계를 더 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 마스크층은 포토레지스트를 사용하는 것을 특징으 로 하는 반도체 소자의 제조방법.
KR1020040112911A 2004-12-27 2004-12-27 반도체 소자의 제조방법 KR100577307B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040112911A KR100577307B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112911A KR100577307B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100577307B1 true KR100577307B1 (ko) 2006-05-10

Family

ID=37181188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112911A KR100577307B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100577307B1 (ko)

Similar Documents

Publication Publication Date Title
JP2008166713A (ja) 複数の誘電体を備えた半導体装置の製造方法
JP2009065020A (ja) 半導体装置及びその製造方法
KR100766255B1 (ko) 반도체 소자 및 그 제조 방법
KR100549006B1 (ko) 완전한 실리사이드 게이트를 갖는 모스 트랜지스터 제조방법
KR20090083654A (ko) 금속 실리사이드를 포함하는 트랜지스터 및 그 제조 방법,이를 이용한 반도체 소자 제조 방법.
KR100577307B1 (ko) 반도체 소자의 제조방법
US7902021B2 (en) Method for separately optimizing spacer width for two or more transistor classes using a recess spacer integration
KR100835430B1 (ko) 반도체 소자의 듀얼 게이트 전극 형성 방법
KR100628218B1 (ko) 반도체 소자의 제조방법
KR20050009482A (ko) 반도체 소자의 제조방법
KR100549001B1 (ko) 완전한 실리사이드 게이트를 갖는 모스 트랜지스터 제조방법
KR100399911B1 (ko) 반도체 소자 및 그의 제조 방법
JP2001015740A (ja) 半導体装置及びその製造方法
KR101068140B1 (ko) 반도체 소자의 제조방법
KR100573648B1 (ko) 실리사이드 형성 방법
KR100720471B1 (ko) 반도체 소자의 제조방법
KR100537186B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR101004808B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR101150756B1 (ko) 반도체 소자의 제조방법
KR20030049353A (ko) 반도체 소자의 제조 방법
KR100432893B1 (ko) 반도체 소자의 제조 방법
KR20040000888A (ko) 반도체 소자의 살리사이드 막 제조방법
KR100557224B1 (ko) 반도체 소자의 제조 방법
KR20070069759A (ko) 반도체 소자의 듀얼 게이트 형성방법
KR100396711B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee