KR100574477B1 - 메모리장치의 ｖｂｂ디텍터 - Google Patents

메모리장치의 ｖｂｂ디텍터 Download PDF

Info

Publication number
KR100574477B1
KR100574477B1 KR1019990009692A KR19990009692A KR100574477B1 KR 100574477 B1 KR100574477 B1 KR 100574477B1 KR 1019990009692 A KR1019990009692 A KR 1019990009692A KR 19990009692 A KR19990009692 A KR 19990009692A KR 100574477 B1 KR100574477 B1 KR 100574477B1
Authority
KR
South Korea
Prior art keywords
pull
vbb
control unit
level
down transistor
Prior art date
Application number
KR1019990009692A
Other languages
English (en)
Other versions
KR20000060985A (ko
Inventor
서영태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990009692A priority Critical patent/KR100574477B1/ko
Publication of KR20000060985A publication Critical patent/KR20000060985A/ko
Application granted granted Critical
Publication of KR100574477B1 publication Critical patent/KR100574477B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 메모리장치의 웨이퍼 가공시 다양한 변수에 의해 문턱전압이 변경되었을 경우 웨이퍼 가공 후에도 간단하게 퓨즈를 절단하여 VBB레벨을 조절할 수 있도록 한 메모리장치의 VBB디텍터에 관한 것으로서, 메모리장치의 VBB디텍터의 바이어스 전압 감지부의 풀다운 트랜지스터의 선택적 사용으로 풀다운 트랜지스터의 저항값을 조절할 수 있도록 풀다운 트랜지스터를 직렬배열과 병렬배열을 조합하고 각 풀다운 트랜지스터를 선택할 수 있도록 퓨즈를 설치하여 VBB레벨을 증가 또는 감소시킬 수 있도록 하여 제조공정시 발생되는 셀의 문턱전압 편차를 보정할 수 있다는 이점이 있다.
메모리장치 VBB디텍터 바이어스 전압 문턱전압 풀다운 트랜지스터

Description

메모리장치의 ＶＢＢ디텍터 {VBB detector of memory device}
도 1은 종래의 메모리장치의 VBB디텍터를 나타낸 회로도이다.
도 2는 본 발명에 의한 메모리장치의 VBB디텍터의 바이어스 전압 감지부를 나타낸 회로구성도이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 바이어스 전압 감지부 20 : 감지부
110 : 제 1저항조절부 120 : 제 2저항조절부
130 : 작동제어부 140 : 제 1퓨즈박스
145 : 제 2퓨즈박스 150 : 제 3저항조절부
본 발명은 메모리장치의 VBB디텍터에 관한 것으로서, 보다 상세하게는 메모리장치의 웨이퍼 가공시 다양한 변수에 의해 문턱전압이 변경되었을 경우 웨이퍼 가공후 간단하게 퓨즈를 절단하여 VBB레벨을 조절할 수 있도록 한 메모리장치의 VBB디텍터에 관한 것이다.
메모리장치는 컴퓨터, 통신시스템, 화상처리시스템등에 사용되는 데이타나 명령어등을 일시적으로 또는 영구적으로 저장하기 위해 사용되는 총칭으로서 반도체, 테이프, 디스크, 광방식 등이 있는데 현재 반도체 메모리가 많은 비중을 차지하고 있다.
이러한 반도체 메모리장치도 데이타의 저장방식의 전기적인 특성에 따라 DRAM, SRAM, Flash 메모리, ROM 등으로 구분된다. 이중 전체 반도체메모리 시장의 대부분을 차지하고 있는 DRAM(Dynamic Random Access Memory)의 특징은 랜덤억세스가 가능하고 전기적으로 데이타의 읽기와 쓰기가 가능하며 특히 쓰기의 횟수에 제한이 없으며, 전원 공급이 중단되면 기억중인 데이타가 소실되는 휘발성 메모리이며, 주기적으로 리프레쉬(Refresh)가 필요하며, 리스토어동작을 만족시키기 위해 매 동작 사이클마다 프리차지(Precharge)시간이 필요하다는 특징이있다.
반도체 메모리장치에서의 VBB 전압은 반도체 기판의 바이어스를 GND에서 네가티브 바이어스(negative bias)로 바꾸어 주어 문턱전압의 기판 바이어스 효과를 감소시키고, 펀치스루전압을 증가시키며, 접합 정전용량을 감소시키고, 언더슈트에 의한 데이타 파괴를 방지하는 등의 이점을 얻기 위해 사용된다.
일반적으로 DRAM의 셀의 문턱전압은 제조 공정상 여러 요인에 의해 목표값이 대비 편차를 가지게 된다. 이때 셀트랜지스터의 웰 바이어스 레벨을 웨이퍼 가공 공정중에 웨이퍼 상태에서 VBB디텍터의 메탈 레이어의 변경으로 저항값을 조절함으 로써 VBB레벨을 상승시켜 문턱전압을 조절하고 있다.
도 1은 종래의 메모리장치의 VBB디텍터를 나타낸 회로도이다.
여기에 도시된 바와 같이 VBB전압에 의해 작동되며 직렬로 저항결합되어 소오스에는 바이어스 전압(VBB)이 연결되고 드레인에는 전원전압(Vcc)이 연결된 다수개의 풀업 트랜지스터(PUn)와 풀다운 트랜지스터(PDn)로 구성된 바이어스 전압 감지부(10)와, 바이어스 전압 감지부(10)의 출력값을 받아 로직의 문턱전압과 비교하는 비교부(20)와, 비교부(20)의 출력값에 의해 VBB오실레이터(미도시)의 작동신호(bbe)를 출력하는 출력부(30)로 이루어진다.
위와 같이 이루어진 메모리장치의 VBB디텍터의 작동을 설명하면 다음과 같다.
목표치 ｜VBB｜레벨 대비 ｜VBB｜레벨이 증가되는 경우에는 바이어스 전압 감지부(10)의 풀다운 트랜지스터(PD)의 채널저항이 낮아져 풀다운 트랜지스터(PD)를 통해 흐르는 전류가 더 커지게 되어 노드 'A'의 전위가 저전위 레벨로 된다. 그러면, 이 노드 'A'의 저전위 레벨은 감지부(20)의 인버터에 의해 결정된 로직의 문턱전압 보다 낮게 되면 감지부의 PMOS트랜지스터가 턴온되어 고전위를 출력하게 된다. 그러면 이 고전위 값은 출력부(30)를 통해 고전위값이 출력되어 높은 전류를 펌핑하는 VBB오실레이터(미도시)의 작동을 중지시키도록 제어한다.
반대로, 목표치 ｜VBB｜레벨 대비 ｜VBB｜레벨이 낮아지게 되는 경우에는 바이어스 전압 감지부(10)의 풀다운 트랜지스터(PD)의 채널저항이 높아져 풀다운 트랜지스터(PD)를 통해 흐르는 전류가 작아지게 되어 노드 'A'의 전위가 고전위 레벨 로 된다. 그러면 이 노드 'A'의 고전위 레벨은 감지부(20)의 인버터에 의해 결정된 로직의 문턱전압 보다 높아지게 되면 하는 NMOS트랜지스터가 턴온되어 저전위를 출력하게 된다. 그러면 이 저전위 값은 출력부(30)를 통해 VBB오실레이터로 저전위값이 출력되어 높은 전류를 펌핑하는 VBB오실레이터를 작동시켜 전류를 펌핑함으로써 VBB레벨을 보상하게 된다.
이때 바이어스 전압 감지부(10)에 의해 감지된 노드 'A'의 값에 따른 목표치｜VBB｜레벨을 조절하기 위해서는 바이어스 전압 감지부(10)의 PDn과 PDn-1의 풀다운 트랜지스터에 병렬로 연결된 스위치를 작동시켜 쇼트시키느냐에 따라 조절할 수 있는데 이 스위치는 메탈 레이어로 구성되어 있어 웨이퍼의 가공시 설계변경으로만 변경가능하게 된다.
따라서, 웨이퍼의 가공이 완료된 후에는 바이어스 전압 감지부(10)의 노드 'A'값을 변경할 수 없다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 메모리장치의 VBB디텍터의 바이어스 전압 감지부의 풀다운 트랜지스터의 선택적 사용으로 풀다운 트랜지스터의 저항값을 조절할 수 있도록 풀다운 트랜지스터를 직렬배열과 병렬배열을 조합하고 각 풀다운 트랜지스터를 선택할 수 있도록 퓨즈를 설치하여 VBB레벨을 증가 또는 감소시킬 수 있도록 하여 제조공정시 발생되는 셀의 문턱전압 편차를 보정할 수 있도록 한 메모리장치의 VBB디텍터를 제공함에 있 다.
상기와 같은 목적을 실현하기 위한 본 발명은 VBB레벨에 의해 저항값이 가변되는 바이어스 전압 감지부를 포함한 메모리장치의 VBB디텍터에 있어서, 바이어스 전압 감지부가 VBB전압에 의해 작동되며 직렬로 저항결합되어 드레인과 전원전압이 연결된 다수개의 풀업 트랜지스터와, 다수개의 풀업 트랜지스터의 소오스에 드레인이 연결되어 VB전압에 의해 작동되며 직렬로 저항결합된 다수개의 풀다운 트랜지스터를 갖는 제 1저항조절부와, 제 1저항조절부와 직렬로 연결되며 상반되게 작동되는 사이즈가 서로 다른 풀다운 트랜지스터가 병렬로 연결된 제 2저항조절부와, 제 2저항조절부의 풀다운 트랜지스터의 턴온시 VBB레벨에 의해 제어되도록 하고 오프시 VCC레벨에 의해 작동되도록 하는 작동제어부와, 퓨즈의 절단상태에 따라 작동제어부로 작동 전압레벨을 출력하는 퓨즈박스와, 제 2저항조절부와 VBB전압단에 매개되고 VBB레벨에 의해 작동되는 서로 다른 사이즈의 풀다운 트랜지스터가 서로 병렬로 연결되며 각 풀다운 트랜지스터와 직렬로 연결되어 전류패스를 단속하는 퓨즈로 구성된 제 3저항조절부로 이루어진 것을 특징으로 한다.
상기와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.
위와 같이 제 1저항조절부 내지 제 3저항조절부가 서로 직렬로 연결시키고, 제 2저항조절부 및 제 3저항조절부를 구성한 서로 사이즈가 다른 풀다운 트랜지스터가 서로 병렬로 연결시켜 퓨즈를 선택적으로 절단함으로써 제 2저항조절부 및 제 3저항조절부를 통해 흐르는 전류패스를 조절하여 전체적인 저항값을 세분화하여 조절함으로서 바이어스 전압 감지부에서 감지할 수 있는 VBB레벨의 목표치를 웨이퍼 가공 후에도 퓨즈로 조절할 수 있도록 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 2는 본 발명에 의한 메모리장치의 VBB디텍터의 바이어스 전압 감지부를 나타낸 회로구성도이다.
여기에 도시된 바와 같이 VBB디텍터의 바이어스 전압 감지부(10)는 VBB전압에 의해 작동되며 직렬로 저항결합되어 드레인에 전원전압(Vcc)이 연결된 제 1 내지 제 9풀업 트랜지스터(미도시)와, 제 9풀업 트랜지스터(미도시)의 소오스에 드레인이 연결되어 VBB전압에 의해 작동되며 직렬로 저항결합된 제 1 내지 제 9풀다운 트랜지스터(PD1~PD9)를 갖는 제 1저항조절부(110)와, 제 1저항조절부(110)의 제 9풀다운 트랜지스터(PD9)의 드레인과 직렬로 연결되며 상반되게 작동되는 사이즈가 서로 다른 제 10풀다운 트랜지스터(PD10)와 제 11풀다운 트랜지스터(PD11)가 병렬로 연결된 제 2저항조절부(120)와, 제 2저항조절부(120)에 포함된 제 10풀다운 트랜지스터(PD10)와 제 11풀다운 트랜지스터(PD11)의 동작을 각각 제어하되, 턴온 제어신호로서는 VBB레벨의 신호를 공급하고 턴-오프 제어신호로서는 VCC레벨의 신호를 공급하여 제 10풀다운 트랜지스터(PD10)와 제 11풀다운 트랜지스터(PD11)를 각각 온/오프제어하는 적어도 하나 이상의 작동제어부(130)와, 제 1퓨즈(F1)의 절단상태에 따라 작동제어부(130)로 작동 전압레벨을 출력하는 제 1퓨즈박스(140)와, 제 2저항조절부(120)와 VBB전압단에 매개되고 VBB레벨에 의해 작동되는 서로 다른 사이즈의 제 14 내지 제 15풀다운 트랜지스터(PD14, PD15)가 서로 병렬로 연결되며 제 14 내지 제 15풀다운 트랜지스터(PD14, PD15)와 직렬로 연결되어 전류패스를 단속하는 제 3퓨즈(F3)와 제 4퓨즈(F4)로 구성된 제 3저항조절부(150)로 이루어진다.
또한, 저항값을 세분화시켜 조절하기 위해 제 2저항조절부(120)와 제 3저항조절부(120) 사이에 직렬로 제 12 내지 제 13풀다운 트랜지스터(PD12, PD13))와 제 2퓨즈(F2)를 포함하여 이루어진 제 2저항조절부(120)를 더 삽입하였다.
위와 같이 이루어진 본 실시예의 작동을 설명하면 다음과 같다.
본 실시예에서는 바이어스 전압 감지부(10)의 제 10 내지 제 15풀다운 트랜지스터(PD10∼PD15)를 제 1 내지 제 4퓨즈(F1∼F4)를 선택적으로 절단함으로써 온오프시켜 저항성분으로 조합하여 원하는 VBB레벨로 변경할 수 있도록 구성하였다.
제 1퓨즈박스(140)와 제 2퓨즈박스(145)는 제 10 내지 제 13풀다운 트랜지스터(PD10∼PF13)를 턴온시키거나 오프시킬 수 있는 레벨을 발생시키는 회로로서 제 1퓨즈(F1)와 제 2퓨즈(F2)가 절단되었을 때에는 저전위 레벨이 출력되고 절단되지 않았을 경우에는 고전위 레벨이 출력된다.
따라서, 제 1퓨즈박스(F1)와 제 2퓨즈박스(F2)의 출력을 받는 작동제어부(130)에서는 제 10 내지 제 13풀다운 트랜지스터(PD10∼PD13)가 턴온되었을 경우에는 VBB전압의 제어를 받도록 하고 제 10 내지 제 13풀다운 트랜지스터(PD10∼PD13)가 오프되었을 경우에는 전원전압에 의해 오프상태를 유지할 수 있도록 한다.
또한, 제 3퓨즈(F3)와 제 4퓨즈(F4)는 서로 병렬로 연결되어 있기 때문에 동시에 절단될 경우에는 전류패스가 차단되어 바이어스 전압 감지부(10)가 작동하지 않기 때문에 동시에 절단되지 않도록 한다. 제 3퓨즈(F3)와 제 4퓨즈(F4)와 직렬로 연결된 제 14 내지 제 15풀다운 트랜지스터(PD14, PD15)는 제 3퓨즈(F3)와 제 4퓨즈(F4)가 모두 연결되어있을 경우에는 제 14 내지 제 15풀다운 트랜지스터(PD14, PD15)의 저항값이 병렬로 작용하여 풀다운 트랜지스터가 가지고 있는 저항값보다 작은 저항값을 얻을 수 있게 된다.
위와 같이 제 1 내지 제 4퓨즈(F1∼F4)의 상태에 따른 제 10 내지 제 15풀다운 트랜지스터(PD10∼PD15)의 작동상태를 표 1에 나타내었다.
F1 F2 F3 F4 PD10 PD11 PD12 PD13 PD14 PD15
0 0 0 0 ON OFF ON OFF ON ON
0 0 0 × ON OFF ON OFF ON OFF
0 0 × 0 ON OFF ON OFF OFF ON
0 0 × × ON OFF ON OFF OFF OFF
0 × 0 0 ON OFF OFF ON ON ON
0 × 0 × ON OFF OFF ON ON OFF
0 × × 0 ON OFF OFF ON OFF ON
0 × × × ON OFF OFF ON OFF OFF
× 0 0 0 OFF ON ON OFF ON ON
× 0 0 × OFF ON ON OFF ON OFF
× 0 × 0 OFF ON ON OFF OFF ON
× 0 × × OFF ON ON OFF OFF OFF
× × 0 0 OFF ON OFF ON ON ON
× × 0 × OFF ON OFF ON ON OFF
× × × 0 OFF ON OFF ON OFF ON
× × × × OFF ON OFF ON OFF OFF
표 1과 같이 제 1 내지 제 4퓨즈(F1∼F4)의 상태에 따라 16가지의 저항값을 얻을 수 있는데 제 1 내지 제 4퓨즈(F1∼F4)를 하나도 절단하지 않은 상태에서 VBB 목표치가 설정되도록 제 10 내지 제 15풀다운 트랜지스터(PD10∼PD15)의 사이즈를 결정한다면 초기상태에서는 추가적인 퓨즈의 절단공정이 필요없게 된다.
이후 공정의 변화에 따른 셀의 문턱전압에 편차가 발생할 경우 퓨즈를 절단하여 저항값을 조절하여 VBB목표치를 변경함으로써 문턱전압을 보정할 수 있게 된다.
도 1에 도시된 풀다운 트랜지스터에 표시된 사이즈대로 설계했을 경우 퓨즈의 절단상태에 따른 VBB레벨 값을 표 2에 도시하였다.
F1 F2 F3 F4 VBB레벨
× × 0 0 -1V+(4α)
0 × 0 0 -1V+(3α)
× 0 0 0 -1V+(2α)
× × × 0 -1V+(1α)
0 0 0 0 -1V+(목표치)
0 × × 0 -1V+(-1α)
× × 0 × -1V+(-2α)
× 0 × 0 -1V+(-3α)
0 × 0 × -1V+(-4α)
0 0 × 0 -1V+(-5α)
× 0 0 × -1V+(-6α)
0 0 0 × -1V+(-7α)
0 0 × × NOT USED
0 × × × NOT USED
× 0 × × NOT USED
× × × × NOT USED
표 2를 살펴볼 때 제 3퓨즈(F3)와 제 4퓨즈(F4)는 서로 병렬로 연결되어 있기 때문에 모두 절단될 경우에는 바이어스 전압 감지부(10)가 작동되지 않기 때문에 사용하지 않고 있음을 알 수 있다.
그리고, 풀다운 트랜지스터의 사이즈는 게이트 전극의 폭/길이로 나타내었다.
따라서, 제 1 내지 제 4퓨즈(F1∼F4)를 절단하여 제 10 내지 제 15풀다운 트 랜지스터(PD10∼PD15)의 저항성분의 합이 작아질 경우에는 전류량이 많아져 노드 'A'가 저전위가 되고 목표치 ｜VBB｜레벨 대비 ｜VBB｜레벨은 더 낮게 할 수 있다.
그리고 제 10 내지 제 15풀다운 트랜지스터(PD10∼PD15)의 저항성분의 합이 커질 경우에는 전류량이 작아여 노드 'A'가 고전위가 되고 목표치 ｜VBB｜레벨 대비 ｜VBB｜레벨은 높아지게 할 수 있다.
상기한 바와 같이 본 발명은 VBB디텍터의 바이어스 전압 감지부의 풀다운 트랜지스터를 직렬배열 및 병렬배열로 조합배치하고 퓨즈 옵션으로 웨이퍼 가공 후 풀다운 트랜지스터를 선택적으로 온/오프시킴으로써 바이어스 전압 감지부의 감지전압 레벨을 조절함으로써 셀 트랜지스터의 문턱전압을 측정하여 목표치에서 벗어날 때 VBB레벨을 조정하여 안정된 수율을 얻을 수 있다는 이점이 있다.
또한, 직렬배열 및 병렬배열로 조합하여 배치함으로써 저항값을 증가시키거나 감소시킬 수 있어 VBB레벨을 상향 또는 하향으로 조절할 수 있다는 이점이 있다.

Claims (1)

  1. VBB레벨에 의해 저항값이 가변되는 바이어스 전압 감지부를 포함한 메모리장치의 VBB디텍터에 있어서,
    바이어스 전압 감지부가 VBB전압에 의해 작동되며 직렬로 저항결합되어 드레인과 전원전압이 연결된 다수개의 풀업 트랜지스터와,
    다수개의 풀업 트랜지스터의 소오스에 드레인이 연결되어 VBB전압에 의해 작동되며 직렬로 저항결합된 다수개의 풀다운 트랜지스터를 갖는 제 1저항조절부와,
    제 1저항조절부와 직렬로 연결되며 상반되게 작동되는 사이즈가 서로 다른 풀다운 트랜지스터가 병렬로 연결된 제 2저항조절부와,
    제 2저항조절부에 포함된 풀다운 트랜지스터의 동작을 제어하되, 턴온 제어신호로서는 VBB레벨의 신호를 공급하고 턴-오프 제어신호로서는 VCC레벨의 신호를 공급하여 상기 풀다운 트랜지스터를 온/오프제어하는 적어도 하나 이상의 작동제어부와,
    퓨즈의 절단상태에 따라 작동제어부로 작동 전압레벨을 출력하는 퓨즈박스와,
    제 2저항조절부와 VBB전압단에 매개되고 VBB레벨에 의해 작동되는 서로 다른 사이즈의 풀다운 트랜지스터가 서로 병렬로 연결되며 각 풀다운 트랜지스터와 직렬로 연결되어 전류패스를 단속하는 퓨즈로 구성된 제 3저항조절부를 포함하여 구성된 것을 특징으로 하는 메모리장치의 VBB디텍터.
KR1019990009692A 1999-03-22 1999-03-22 메모리장치의 ｖｂｂ디텍터 KR100574477B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009692A KR100574477B1 (ko) 1999-03-22 1999-03-22 메모리장치의 ｖｂｂ디텍터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009692A KR100574477B1 (ko) 1999-03-22 1999-03-22 메모리장치의 ｖｂｂ디텍터

Publications (2)

Publication Number Publication Date
KR20000060985A KR20000060985A (ko) 2000-10-16
KR100574477B1 true KR100574477B1 (ko) 2006-04-27

Family

ID=19577309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009692A KR100574477B1 (ko) 1999-03-22 1999-03-22 메모리장치의 ｖｂｂ디텍터

Country Status (1)

Country Link
KR (1) KR100574477B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974210B1 (ko) 2007-12-07 2010-08-06 주식회사 하이닉스반도체 벌크 전압 디텍터

Also Published As

Publication number Publication date
KR20000060985A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
KR0158478B1 (ko) 반도체 메모리장치의 기판전압 조절회로
US7372764B2 (en) Logic device with reduced leakage current
EP0157905B1 (en) Semiconductor device
US6862227B2 (en) Semiconductor memory device having the operating voltage of the memory cell controlled
US5600281A (en) Oscillator circuit generating a clock signal having a temperature dependent cycle and a semiconductor memory device including the same
US6240035B1 (en) Semiconductor integrated circuit device and method of activating the same
KR100232990B1 (ko) 온도 의존성회로 및 그것을 사용한 전류발생회로와 인버터와 발진회로
KR0166402B1 (ko) 반도체 집적회로
US6922098B2 (en) Internal voltage generating circuit
US7940577B2 (en) Semiconductor integrated circuit device minimizing leakage current
KR100336953B1 (ko) 용장 회로를 갖는 반도체 메모리 장치
US7701783B2 (en) Semiconductor storage device
US7961548B2 (en) Semiconductor memory device having column decoder
KR100566302B1 (ko) 파워업 신호 발생 장치
JP3810220B2 (ja) 内部電源供給発生器を有する集積回路半導体メモリ装置
US11342906B2 (en) Delay circuits, and related semiconductor devices and methods
US6628162B2 (en) Semiconductor integrated circuit
US6614674B2 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
KR100347067B1 (ko) 안정된 읽기 동작을 수행하는 반도체 메모리 장치
JP2004103941A (ja) 電圧発生装置
KR100574477B1 (ko) 메모리장치의 ｖｂｂ디텍터
US6738280B2 (en) Read only memory
KR960000896B1 (ko) 반도체 집적회로장치
JP4062405B2 (ja) 電源電圧レベル検出器
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee