KR100571209B1 - 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동장치 - Google Patents

피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동장치 Download PDF

Info

Publication number
KR100571209B1
KR100571209B1 KR1020040038912A KR20040038912A KR100571209B1 KR 100571209 B1 KR100571209 B1 KR 100571209B1 KR 1020040038912 A KR1020040038912 A KR 1020040038912A KR 20040038912 A KR20040038912 A KR 20040038912A KR 100571209 B1 KR100571209 B1 KR 100571209B1
Authority
KR
South Korea
Prior art keywords
electrode
peak current
display panel
plasma display
switch
Prior art date
Application number
KR1020040038912A
Other languages
English (en)
Other versions
KR20050113803A (ko
Inventor
문성학
곽종운
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040038912A priority Critical patent/KR100571209B1/ko
Publication of KR20050113803A publication Critical patent/KR20050113803A/ko
Application granted granted Critical
Publication of KR100571209B1 publication Critical patent/KR100571209B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 패널의 구동 장치에 관한 것으로서, 더욱 자세하게는 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동 장치에 관한 것이다.어드레싱 구간에서 Z전극(서스테인전극)에 바이어스 전압을 인가하는 Z전극(서스테인전극) 구동부를 포함하는 플라즈마 표시 패널의 구동 장치에 있어서, a) 바이어스 전압의 인가를 제어하는 제1 스위치부, b) Z전극(서스테인전극)에 연결되어 Z전극(서스테인전극)에 해당 펄스가 인가되는 것을 제어하는 제2 스위치부 및 c) 제1 스위치부와 제2 스위치부 사이에 연결되는 피크 전류 방지부를 포함한다.
이와 같은 본 발명은 피크 전류 방지부를 구비함으로써 구동 회로의 신뢰성을 높일 수 있다.

Description

피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동 장치{Driving Device of Plasma Display Panel Capable of Decreasing Peak Current}
도 1은 종래의 플라즈마 표시 패널의 구동을 위한 펄스 파형도이다.
도 2는 종래의 Z전극(서스테인전극) 구동부의 회로도이다.
도 3은 종래의 Z전극(서스테인전극) 구동부에서 발생하는 전압 리플과 전류 리플의 파형도이다.
도 4는 본 발명에 따른 Z전극(서스테인전극) 구동부를 포함하는 플라즈마 표시 패널의 구동 장치의 회로도이다.
도 5는 본 발명에 따른 Z전극(서스테인전극) 구동부를 포함하는 플라즈마 표시 패널의 구동 장치에서 발생하는 전압 리플과 전류 리플의 파형도이다.
본 발명은 플라즈마 표시 패널의 구동 장치에 관한 것으로서, 더욱 자세하게는 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동 장치에 관한 것이다.
도 1은 종래의 플라즈마 표시 패널의 구동을 위한 펄스 파형도이다. 도 1에 도시된 바와 같이 플라즈마 표시 패널의 구동은 크게 리셋 구간(reste), 어드레싱(addressing) 구간 및 서스테인(sustain) 구간의 반복에 의하여 이루어진다.
리셋 구간에 인가되는 램프 업(ramp-up) 펄스와 램프 다운(ramp-down) 펄스에 의하여 각 셀들의 전하는 균일하게 분포하게 되며 어드레싱 구간에 인가되는 스캔 펄스와 데이터 펄스에 의하여 턴온될 셀이 선택된다. 그리고 서스테인 구간에 Y전극(스캔전극)과 Z전극(서스테인전극)에 서스테인 펄스가 교번되게 인가됨으로써 선택된 셀의 방전이 유지된다. 리셋 구간의 램프 다운 펄스가 인가되는 구간과 어드레싱 구간에서 Z전극(서스테인전극)에 서스테인 전압(Vs)보다 작은 바이어스 전압(Vzb)이 인가된다.
도 2는 종래의 Z전극(서스테인전극) 구동부의 회로도이다. 도 2에 도시된 바와 같이 제1 스위치(Q1), 제2 스위치(Q2) 및 제3 스위치(Q3)가 턴온함으로써 램프 다운 펄스가 인가되는 구간과 어드레싱 구간에서 Z전극(서스테인전극)에 바이어스 전압(Vzb)이 인가된다. 도 2에서 도면번호 100은 Z전극(서스테인전극)에 서스테인 펄스를 인가하는 에너지 회수 회로이다.
이와 같이 Z전극(서스테인전극)에 바이어스 전압(Vzb)이 인가될 때 X전극(데이터전극)에는 데이터 펄스가 Y전극(스캔전극)에는 스캔 펄스가 인가된다. X전극(데이터전극)에 데이터 펄스가 인가됨에 따라 X전극(데이터전극)과 Z전극(서스테인전극) 사이에 존재하는 캐패시턴스 성분과 제3 스위치(Q3)의 저항 성분에 의하여 미분 성분, 즉, dv/dt의 전압 성분이 Z전극(서스테인전극)에 나타난다.
만약 데이터 펄스의 유무가 빈번하게 일어나는 패턴이 플라즈마 표시 패널에 디스플레이된다면 유기된 전압 성분이 다른 전극의 출력 파형에도 나쁜 영향을 주게 될 뿐만 아니라 도 3의 Z-bias 전류 리플 및 Z-bias 전압 리플의 파형처럼 전압의 미분 성분에 의한 전압 피크(peak)가 큰 피크 전류를 생성한다. 이와 같은 큰 피크 전류는 도 2의 제1 스위치(Q1), 제2 스위치(Q2) 및 제3 스위치(Q3)가 턴온할 때 불필요하게 제1 스위치(Q1), 제2 스위치(Q2) 및 제3 스위치(Q3)를 손상시킨다.
이와 같은 현상은 플라즈마 표시 패널의 한 라인이 방전되고 다음 라인이 방전되지 않고 또 다음 라인이 방전되는 패턴(이하, 교번 패턴) 보다 심각하게 나타난다. 이와 같은 교번 패턴이 인가되면 유기되는 전압의 미분 성분으로 인한 큰 피크 전류가 Vzb 전원단으로 침투하여 Vzb 전원단의 턴온된 제1 스위치(Q1)와 제2 스위치(Q2)의 발열이 심해진다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, X전극(데이터전극)과 Z전극(서스테인전극) 사이의 캐패시턴스 성분과 저항 성분으로 인한 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동 장치를 제공하기 위한 것이다.
상기 목적을 달성하기 위하여 어드레싱 구간에서 Z전극(서스테인전극)에 바이어스 전압을 인가하는 Z전극(서스테인전극) 구동부를 포함하는 플라즈마 표시 패널의 구동 장치에 있어서, a) 바이어스 전압의 인가를 제어하는 제1 스위치부, b) Z전극(서스테인전극)에 연결되어 Z전극(서스테인전극)에 해당 펄스가 인가되는 것을 제어하는 제2 스위치부 및 c) 제1 스위치부와 제2 스위치부 사이에 연결되는 피크 전류 방지부를 포함한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.
도 4는 본 발명에 따른 Z전극(서스테인전극) 구동부를 포함하는 플라즈마 표시 패널의 구동 장치의 회로도이다. 도 4에 도시된 바와 같이 본 발명에 따른 Z전극(서스테인전극) 구동부를 포함하는 플라즈마 표시 패널의 구동 장치는 제1 스위치부(150), 제2 스위치부(170) 및 피크 전류 방지부(200)를 포함한다.
제1 스위치부(150)는 바이어스 전압의 인가를 제어한다. 제2 스위치부(170)는 Z전극(서스테인전극)에 연결되어 Z전극(서스테인전극)에 해당 펄스가 인가되는 것을 제어한다. 피크 전류 방지부(200)는 제1 스위치부(150)와 제2 스위치부(170) 사이에 연결되어 피크 전류를 최소화한다.
도 4에 도시된 바와 같이 Vzb 전원단의 제1 스위치부(150)에 포함된 제2 스위치(Q2)와 제2 스위치부(170)에 포함된 제3 스위치(Q3) 사이에 피크 전류 방지부(200)가 설치된다. 즉, 교번 패턴과 같이 데이터 펄스의 인가를 위한 스위칭이 빈번하게 일어날 때 발생하는 피크 전류가 Vzb 전원단에 침투하는 것을 막기 위하여 제2 스위치와 제3 스위치 사이에 피크 전류 방지부(200)가 설치된다.
이와 같은 피크 전류 방지부(200)는 한쪽 단이 제2 스위치(Q2)의 드레인단에 연결되고 다른 한 쪽단은 제3 스위치(Q3)의 소오스단에 연결되는 코일(L)을 포함한다. 피크 전류 방지부(200)에 포함된 코일(L)은 큰 피크 전류의 침투를 방해하는 유기 기전력을 형성함으로써 피크 전류의 침투로 인한 제1 스위치(Q1)와 제2 스위치(Q2)의 발열을 최소화시킨다. 이 때, 코일(L)의 인덕턴스는 33uH~133uH가 적당하다.
도면번호 100은 Z전극(서스테인전극)에 서스테인 펄스를 인가하는 에너지 회수 회로이다.
도 5는 본 발명에 따른 플라즈마 표시 패널의 구동 장치에서 발생하는 전압 리플과 전류 리플의 파형도이다. 도 5에 도시된 바와 같이 본 발명에 따른 플라즈 마 표시 패널의 구동 장치에 포함된 피크 전류 방지부(200)의 동작에 의하여 Z-bias 전류 리플의 크기가 도 3에 도시된 Z-bias 전류 리플의 크기보다 훨씬 작다는 것을 알 수 있다. 즉, 종래의 구동 장치에서 발생하는 Z-bias 전류 리플의 크기의 크기는 10A 정도였으나 본 발명에 따른 구동 장치에서 발생하는 Z-bias 전류 리플의 크기는 0.6A이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서와 같이 본 발명은 피크 전류 방지부를 구비함으로써 구동 회로의 신뢰성을 높일 수 있다.

Claims (4)

  1. 어드레싱 구간에서 Z전극(서스테인전극)에 바이어스 전압을 인가하는 Z전극(서스테인전극) 구동부를 포함하는 플라즈마 표시 패널의 구동 장치에 있어서,
    상기 바이어스 전압의 인가를 제어하는 제1 스위치부;
    상기 Z전극(서스테인전극)에 연결되어 상기 Z전극(서스테인전극)에 해당 펄스가 인가되는 것을 제어하는 제2 스위치부; 및
    상기 제1 스위치부와 상기 제2 스위치부 사이에 연결되는 피크 전류 방지부를 포함하는 플라즈마 표시 패널의 구동 장치.
  2. 제1항에 있어서,
    상기 피크 전류 방지부는 코일을 포함하는 것을 특징으로 하는 플라즈마 표시 패널의 구동 장치.
  3. 제2항에 있어서,
    상기 코일의 한쪽단은 상기 제1 스위치부에 포함된 스위치의 드레인단에 연결되고 다른쪽 단은 상기 제2 스위치부의 소오스단에 연결되는 것을 특징으로 하는 플라즈마 표시 패널의 구동 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 코일의 인덕턴스는 33uH 이상 133uH 이하인 것을 특징으로 하는 플라즈마 표시 패널의 구동 장치.
KR1020040038912A 2004-05-31 2004-05-31 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동장치 KR100571209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038912A KR100571209B1 (ko) 2004-05-31 2004-05-31 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038912A KR100571209B1 (ko) 2004-05-31 2004-05-31 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동장치

Publications (2)

Publication Number Publication Date
KR20050113803A KR20050113803A (ko) 2005-12-05
KR100571209B1 true KR100571209B1 (ko) 2006-04-17

Family

ID=37288263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038912A KR100571209B1 (ko) 2004-05-31 2004-05-31 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동장치

Country Status (1)

Country Link
KR (1) KR100571209B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777748B1 (ko) * 2006-12-20 2007-11-19 삼성에스디아이 주식회사 플라즈마 디스플레이 장치의 구동 방법

Also Published As

Publication number Publication date
KR20050113803A (ko) 2005-12-05

Similar Documents

Publication Publication Date Title
EP0704834B1 (en) Driver circuit for dot matrix AC plasma display panel of memory type
US6850213B2 (en) Energy recovery circuit for driving a capacitive load
US7015905B2 (en) Capacitive load driving circuit driving capacitive loads such as pixels in plasma display panels and plasma display apparatus having the capacitive load driving circuit
KR100571209B1 (ko) 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동장치
JP2006079088A (ja) プラズマディスプレイ装置及びその駆動方法
KR100589882B1 (ko) 디스플레이 패널 구동 방법
KR20060006825A (ko) 플라즈마 디스플레이 패널을 위한 에너지 복구 디바이스
Cho et al. Study on discharge stability of cost-effective driving method based on V/sub t/close-curve analysis in AC plasma-display panel
KR101071304B1 (ko) 플라즈마 디스플레이 패널을 구동하기 위한 디바이스
KR100625543B1 (ko) 낮은 리셋전압으로 구동되는 플라즈마 디스플레이 패널의구동 장치
Lee et al. Versatile energy recovery circuit for driving AC plasma display panel with single sustain circuit board
KR100786876B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US8405578B2 (en) Plasma display device and driving apparatus thereof
KR100536223B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100648685B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20060004395A (ko) 플라즈마 디스플레이 패널 구동장치
KR20060022583A (ko) 플라즈마 표시 패널의 구동 장치
KR101462573B1 (ko) 플라즈마 디스플레이 패널 구동장치
JP2005070762A (ja) プラズマパネルにおいてアドレス信号を発生する方法、及び該方法を実現するための装置
KR100658635B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100805112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR101219478B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US8207912B2 (en) Driving method for plasma display panel and plasma display device
KR100698191B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee