KR100567484B1 - 불량부 표시 방법 - Google Patents

불량부 표시 방법 Download PDF

Info

Publication number
KR100567484B1
KR100567484B1 KR1020030030787A KR20030030787A KR100567484B1 KR 100567484 B1 KR100567484 B1 KR 100567484B1 KR 1020030030787 A KR1020030030787 A KR 1020030030787A KR 20030030787 A KR20030030787 A KR 20030030787A KR 100567484 B1 KR100567484 B1 KR 100567484B1
Authority
KR
South Korea
Prior art keywords
bum
defective part
system carrier
defective
mark
Prior art date
Application number
KR1020030030787A
Other languages
English (en)
Other versions
KR20040014169A (ko
Inventor
칼리쉬크누트
미에스헨닝
울만뤼디저
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20040014169A publication Critical patent/KR20040014169A/ko
Application granted granted Critical
Publication of KR100567484B1 publication Critical patent/KR100567484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/121—Metallo-organic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 칩 조립용 시스템 캐리어 상의 불량부를 표시하는 방법에 관한 것이다. 본 발명에 의해, 별 다른 추가 비용 없이 이미지 인식 시스템에 의해 식별될 수 있는 충분히 구별되는 영속적인 표시를 만들 수 있으며, 스탬프 효과의 발생을 확실하게 방지시킬 수 있는 불량부 표시 방법이 제공된다. 본 발명에 따르면, 영속성을 가지며, 벗겨지지 않는, 주위와 확연히 구분되는 색의 BUM 표시를 시스템 캐리어 상의 불량부를 표시하는데 사용한다. 이는 시스템 캐리어의 표면으로부터 물질을 제거 또는 증착하는 방법에 의해 이루어질 수도 있다. 또 다른 방안은 원하는 지점의 가열 또는 화학적 표시에 의해 BUM 표시의 구역에서 기판 또는 그 위에 증착된 금속의 표면 부근에 국부적으로 한정된 영속적인 변색을 구현하는 것이다.

Description

불량부 표시 방법{METHOD FOR MARKING BAD PARTS}
도 1은 본 발명에 따른 BUM 표시가 붙은 FBGA 모듈의 시스템 캐리어를 나타낸 도면.
도면의 주요 부분에 대한 부호의 설명
1 : FBGA 모듈
2 : 시스템 캐리어
3 : 스트립 도체
4 : 접점 면
5 : 접속 블록
6 : BUM 표시
7 : 인접 FBGA 모듈 사이의 분리 선
본 발명은 칩 조립용 시스템 캐리어(system carrier) 상의 불량부를 표시하는 방법에 관한 것이다.
FBGA 모듈의 제조를 위한 시스템 캐리어로서는 예컨대, 유리 섬유 강화 중합체로 이루어진 매트릭스 기판이 사용된다. 여기에서, 매트릭스 기판이란 유리 섬유 강화 중합체로 이루어진 시스템 캐리어(기판) 상에 칩을 수용하기 위한 다수의 유닛이 매트릭스의 형태로 배치된 것을 의미한다. 그러한 유닛은 매우 엄격한 품질 요건으로 인해 제조자에 의해 100% 제어될 필요가 있다.
그 경우, 결함이 있는 부분, 소위 불량부는 통상적으로 특수 색펜에 의해 일정한 지점(금으로 코팅된 구리)에 BUM(Bad Unit Marking) 표시한다. 이로써, 그러한 불량부가 FBGA(Fine Ball Grid Array) 모듈, 예컨대 COB(Chip on Board) 모듈의 제조 동안 추가 처리되는 일을 방지할 수 있다. 즉, 칩 접합기에 의해 식별될 수 있는 그러한 색 표시에 의해, 양호한 칩을 불량부 상에 조립함으로써 생기는 칩 손실이 방지될 수 있게 된다.
그러나, 이와 같이 하는 경우에는 색펜에 의해 칠해진 색 표시가 주변 기판보다 더 높게 된다는 단점이 있다.
필요한 공정 설계의 결과로서, 특히 다이 본딩(칩 본딩) 시의 온도 영향으로 인해, 칩 본딩 공정 동안 칩 본딩 공구로 색이 옮겨지고, 색 표시의 색이 칩 본딩 공구에 의해 양호한 부분으로 옮겨지는 일이 생길 수 있다(스탬프 효과;stamp effect). 특히 일반적으로는 이러한 스탬프 효과는, 표시되어 있는 불량부가 처리에 필요한 공구의 가열 도금 면과 접촉되는 곳에서는 어디에서나 가능하다고 할 수 있다. 즉, 스탬프 효과는 몰딩 공정(molding process) 동안에도 일어날 수 있다. 이와 같이 의도하지 않게 결함이 있다고 표시된 양호한 부분까지 역시 추가의 처리로부터 제외되고, 그로 인해 궁극적으로 수 퍼센트의 범위로도 부가적인 수율 손실이 생기게 된다.
종래, 스탬프 효과를 특히 표시의 변위에 의해 또는 표시 디자인의 변경에 의해 해결하려고 시도된 바 있다. 그러나, 이는 소형화가 진행됨으로써 한계가 있다. 또 다른 시도는 칩 조립 조건을 변경시키는 것이었다(예컨대, 좀 더 낮은 가압력, 온도). 그러나, 그것은 결과적으로 칩 접합성의 감소와 관련된 중대한 문제인 박리 및 신뢰성의 문제점을 초래한다.
따라서, 다이 본딩 및 몰딩(칩의 캡슐화 또는 적어도 칩 모서리 보호물의 제작) 후에는 시스템 캐리어가 기계적으로 낱개로 분리된다.
이제, 본 발명의 목적은 별 다른 추가 비용 없이 광학 식별 시스템에 의해 식별될 수 있는, 충분히 구별되는 영속적인 표시를 만들 수 있고, 스탬프 효과의 발생을 확실하게 방지할 수 있도록 하는 불량부 표시 방법을 제공하는 것이다.
본 발명에 기초한 이러한 목적은, 영속성을 가지며, 벗겨지지 않고, 주위와 확연히 구분되는 색의 BUM 표시를 시스템 캐리어 상의 불량부를 표시하는데 사용함으로써 달성된다.
그와 같이 불량부를 영속적으로 표시하는 것은 내열성(temperature stable) 색소에 의해 또는 원래 웨이퍼용으로 제공되는 잉크(ink tint)에 의해서도 이루어질 수 있다.
다른 방안으로, BUM 표시를 매트릭스 기판의 표면으로부터 물질을 제거하는 것에 의해서도 구현할 수 있는데, 그것은 예컨대 물질 제거 가공에 의해 행해질 수 있다.
제거 공정에는 밀링, 보링(boring), 연마, 레이저 공정, 또는 방전 가공(spark erosion)이 사용될 수 있다.
본 발명의 다른 설계에서는, 불량부의 BUM 마킹을 금속을 증착함으로써 행하는 증착 방법에 의해 행한다. 예컨대 납땜 제료를 증착함으로써 지속성을 가진 표시를 형성할 수 있다.
본 발명의 선택적 구성에서는 불량부에 BUM 표시하는 것을 원하는 지점에 열을 가함으로써, BUM 표시의 영역에, 기판 또는 그 위에 증착된 금속의 표면 부근에 적어도 영속적인 변색을 구현한다.
원하는 지점의 가열은 가장 간단한 경우에 가스 버너에 의해 또는 레이저 빔에 의해서도 이루어질 수 있다.
본 발명의 특정 구성에서는 가열을 BUM 구역에서 적어도 최상단 물질 층이 적어도 부분적으로 벗겨질 때까지 행한다. 그 때에 생기는 입자는 진공 흡인에 의해 아무런 문제가 없이 제거될 수 있다.
본 발명의 또 다른 특정의 구성에서는 한정된 면적의 면을 소량의 시약의 도포에 의해 침식하고 변화시켜 시스템 캐리어 상의 불량부를 표시한다. 그것은 불량부의 Cu 패드를 시약에 의해 화학적으로 변화시킴으로써 간단하게 이루어질 수 있다. 그 경우, 시약은 산화제 또는 환원제일 수 있다.
다만, 환원제의 사용은 BUM 표시용으로 제공되는 전체의 면이 사전에 산화된 경우에만 효력이 있다. 그러면, 결과적으로 환원 시에 Cu 표면이 다시 생성되게 된다.
불량부를 표시하는 또 다른 방안은 합성 패터너를 사용하는 것이다. 합성 패터너로서 NH3를 사용하면, 강렬한 청색의 Cu 테라민(teramine) 착물이 생성된다.
본 발명에 따라 전술된 목적을 달성함으로써, 양호한 부분과 불량부를 확실히 구별할 수 있게 되고, 그에 따라 칩 접합기가 현재의 이미지 인식 시스템(패턴 인식 시스템)에 의해 FBGA 매트릭스 기판을 명확하게 분류할 수 있게 된다.
본 발명의 또 다른 장점은 이제는 후처리도 가능하고, 스탬프 효과가 완전히 방지된다는데 있다.
이하, 본 발명을 실시예에 의거하여 더욱 상세히 설명하기로 한다.
첨부 도면으로부터 본 발명에 따른 BUM 표시가 행해진 FBGA 모듈의 시스템 캐리어를 볼 수 있다.
FBGA 모듈(1)은 그 위에 스트립 도체(strip conductor)(3)가 위치된 시스템 캐리어(2)로 이루어지는데, 스트립 도체(3)가 시스템 캐리어(2) 상의 접점 면(4)을 접속 블록(5)에 접속시킨다. 또한, 첨부 도면에는 소위 매트릭스 기판의 구성 요소의 불량부에 BUM 표시(6)가 행해진 것이 도시되어 있다. 아울러, 첨부 도면에는 인접 시스템 캐리어(2)에 대한 분리 선이 개략적으로 도시되어 있다.
매트릭스 기판 상의 불량부를 표시하기 위해서 본 발명에 따라 벗겨질 수 없고 색에 있어 주위와 확연히 구분되는 영속적인 BUM 표시(6)를 사용하는데, 그 경우에 내열성 색소도 역시 사용할 수 있다. 내열성 색소는 예컨대 본래 웨이퍼용으로 제공되는 잉크이다.
BUM 표시(6)를 시스템 캐리어(2)의 표면으로부터 물질을 제거하는 것에 의해 행하는 것도 가능하고, 그것은 예컨대 밀링, 보링, 연마, 레이저 공정, 또는 방전 가공에 의한 제거 공정으로 이루어질 수 있다.
불량부에 BUM 표시(6)를 붙이는데는 증착 방법도 사용할 수 있는데, 그것은 예컨대 금속, 예컨대 납땜 물질을 증착시킴으로써 이루어진다.
특정 변형예에서는 시스템 캐리어 상의 불량부에 BUM 표시(6)를 행하는 것을 원하는 지점을 가열함으로써 행할 수 있고, 이로써 BUM 표시(6)의 구역에서 기판 또는 그 위에 증착된 금속의 표면 부근에 국부적으로 한정된 영속적인 변색을 생성한다. 가열은 가스 버너에 의해 또는 레이저 에너지에 의해 BUM 표시(6)의 구역에서 적어도 최상단 물질 층이 최소한 부분적으로 벗겨질 때까지 행할 수 있다.
BUM 표시(6)를 행할 때에는 경우에 따라 생길 수 있는 입자를 흡인하는 것이 바람직하다.
또한, 시스템 캐리어(2) 상의 불량부를 표시하는 것을 한정된 면적의 면을 소량의 시약의 도포함으로써 침식시키거나 변화시키는 것도 가능하다. 즉, 예컨대 불량부의 Cu 패드를 시약에 의해 의도적으로 침식할 수 있다. 그 경우, 시약으로서는 산화제 또는 환원제가 고려될 수 있다. 다만, 환원제는 BUM 표시용으로 구비한 전체의 면이 이전에 산화된 경우에만 유효하게 사용될 수 있다. 환원의 결과는 순수한 Cu 표면이 생기는 것이다.
끝으로, 불량부를 표시하는데 합성 패터너를 사용하는 방안도 있다. 합성 패터너로서 NH3를 사용하면, 강렬한 청색의 Cu 테라민 착물이 생성된다.
다만, 그와 같이 화학적으로 불량부를 표시할 경우에는 BUM 표시(6)에 실시되는 면이 금으로 도금되지 않을 것이 요구된다. 그럴 경우에만 구리의 화학적 변화가 가능하게 된다. Cu 표면을 이용함으로써 다른 불량부 표시와는 다르게 BUM 표시를 최종 제품에서도(정상 부분에서도) 실시할 수 있다.
본 발명에 따른 불량부 표시 방법에서는 영속성을 가지며, 벗겨지지 않는 주위와 확연히 구분되는 색의 BUM 표시를 시스템 캐리어 상의 불량부에 행하는데 사용함으로써, 양호한 부분과 불량부 사이의 충분한 대비가 가능하게 되고, 그에 따라 칩 접합자가 현재의 이미지 인식 시스템에 의해 FBGA 매트릭스 기판을 명확하게 분류할 수 있게 된다. 본 발명의 또 다른 장점은 후 처리까지도 가능하고, 스탬프 효과가 완전히 방지된다는데 있다. 따라서, 본 발명은 별 다른 추가 비용없이 식별될 수 있는 충분한 대비의 영속적인 표시를 만들고, 스탬프 효과의 발생을 확실하게 방지시킬 수 있도록 하는 불량부 표시 방법을 제공한다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 영속성을 가지며, 벗겨지지 않는 주위와 확연히 구분되는 색의 BUM 표시(6)로 시스템 캐리어(2) 상의 불량부를 표시하는 방법에 있어서,
    상기 BUM 표시(6)를 시스템 캐리어(2)의 표면으로부터 물질을 제거함으로써 행하는 것을 특징으로 하는 불량부 표시 방법.
  5. 제 4 항에 있어서,
    상기 물질의 제거를 물질 제거 공정에 의해 행하는 것을 특징으로 하는 불량부 표시 방법.
  6. 제 5 항에 있어서,
    상기 물질 제거 공정을 밀링, 보링, 연마, 레이저 공정, 또는 방전 가공에 의해 행하는 것을 특징으로 하는 불량부 표시 방법.
  7. 영속성을 가지며, 벗겨지지 않는 주위와 확연히 구분되는 색의 BUM 표시(6)로 시스템 캐리어(2) 상의 불량부를 표시하는 방법에 있어서,
    상기 불량부의 BUM 표시는 증착 방법에 의해 행하는 것을 특징으로 하는 불량부 표시 방법.
  8. 제 7 항 있어서,
    상기 BUM 표시를 위해 금속을 증착시키는 것을 특징으로 하는 불량부 표시 방법.
  9. 제 8 항에 있어서,
    납땜 물질을 증착시키는 것을 특징으로 하는 불량부 표시 방법.
  10. 영속성을 가지며, 벗겨지지 않는 주위와 확연히 구분되는 색의 BUM 표시(6)로 시스템 캐리어(2) 상의 불량부를 표시하는 방법에 있어서,
    시스템 캐리어(2) 상의 불량부에 BUM 표시하는 것을 원하는 지점을 가열함으로써 행하고, 이로써 상기 BUM 표시(6) 영역에서 기판 또는 그 위에 증착된 금속의 표면 부근에 국부적으로 영속적인 변색이 구현되도록 하는 것을 특징으로 하는 불량부 표시 방법.
  11. 제 10 항에 있어서,
    상기 가열을 가스 버너에 의해 행하는 것을 특징으로 하는 불량부 표시 방법.
  12. 제 10 항에 있어서,
    상기 가열을 레이저 에너지에 의해 행하는 것을 특징으로 하는 불량부 표시 방법.
  13. 제 10 항 내지 제 12 항 중의 어느 한 항에 있어서,
    상기 가열을 BUM 표시(6)의 구역에서 적어도 최상단 물질 층이 적어도 부분적으로 벗겨질 때까지 행하는 것을 특징으로 하는 불량부 표시 방법.
  14. 제 4 항 내지 제 12 항 중의 어느 한 항에 있어서,
    상기 BUM 표시 중에 발생하는 입자를 흡인하는 것을 특징으로 하는 불량부 표시 방법.
  15. 영속성을 가지며, 벗겨지지 않는 주위와 확연히 구분되는 색의 BUM 표시(6)로 시스템 캐리어(2) 상의 불량부를 표시하는 방법에 있어서,
    한정된 면적의 면을 소량의 시약의 주입에 의해 침식하고 변화시킴으로써, 시스템 캐리어(2) 상의 불량부를 표시하는 것을 특징으로 하는 불량부 표시 방법.
  16. 제 15 항에 있어서,
    불량부의 Cu 패드를 상기 시약에 의해 침식하는 것을 특징으로 하는 불량부 표시 방법.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 시약으로서 산화제 또는 환원제를 사용하는 것을 특징으로 하는 불량부 표시 방법.
  18. 영속성을 가지며, 벗겨지지 않는 주위와 확연히 구분되는 색의 BUM 표시(6)로 시스템 캐리어(2) 상의 불량부를 표시하는 방법에 있어서,
    합성 패터너를 사용해서 화학적으로 상기 시스템 캐리어(2) 상의 불량부를 표시하는 것을 특징으로 하는 불량부 표시 방법.
  19. 제 18 항에 있어서,
    상기 합성 패터너로서 NH3를 사용하는 것을 특징으로 하는 불량부 표시 방법.
KR1020030030787A 2002-05-15 2003-05-15 불량부 표시 방법 KR100567484B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10221778.5 2002-05-15
DE10221778 2002-05-15

Publications (2)

Publication Number Publication Date
KR20040014169A KR20040014169A (ko) 2004-02-14
KR100567484B1 true KR100567484B1 (ko) 2006-04-03

Family

ID=29413882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030030787A KR100567484B1 (ko) 2002-05-15 2003-05-15 불량부 표시 방법

Country Status (4)

Country Link
US (1) US20040022959A1 (ko)
JP (1) JP2003332477A (ko)
KR (1) KR100567484B1 (ko)
DE (1) DE10321403A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2004302220A1 (en) * 2003-08-08 2005-02-17 Telecommunication Systems, Inc. Method and system for collecting synchronizing and reporting telecommunication call events and work flow related information
US7720185B2 (en) * 2006-11-06 2010-05-18 Qualcomm Incorporated Narrow-band interference canceller
DE102015105752B4 (de) * 2015-04-15 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiteranordnung mit Reservoir für Markermaterial

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US180110A (en) * 1876-07-25 Improvement in base-balls
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
CA2101293C (en) * 1992-08-05 2004-06-29 David A. Nicholas Articulating endoscopic surgical apparatus
FR2728104A1 (fr) * 1994-12-09 1996-06-14 Sgs Thomson Microelectronics Procede de marquage de circuits integres avec un laser, et appareil de marquage s'y rapportant
US5838361A (en) * 1996-01-11 1998-11-17 Micron Technology, Inc. Laser marking techniques
DE19754860C1 (de) * 1997-12-10 1999-05-12 Huebner Stefan Echtheitsmerkmal
US6069089A (en) * 1998-12-18 2000-05-30 Suh; Hong C. Defective semiconductor redistribution labeling system
DE19903196A1 (de) * 1999-01-27 2000-08-10 Siemens Ag Verfahren zur Verbesserung der Erkennbarkeit von Alignmentmarken
US6284184B1 (en) * 1999-08-27 2001-09-04 Avaya Technology Corp Method of laser marking one or more colors on plastic substrates
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
KR100458502B1 (ko) * 2000-09-06 2004-12-03 삼성전자주식회사 웨이퍼에 인식 부호를 마킹하는 방법 및 장치
DE10108924A1 (de) * 2001-02-23 2002-09-05 Infineon Technologies Ag Wafer-Test- und Markierverfahren für Halbleiterbausteine mit Schmelzstrukturen
JP2002367872A (ja) * 2001-06-04 2002-12-20 Mitsubishi Electric Corp レーザ印字装置およびレーザ印字方法
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps

Also Published As

Publication number Publication date
DE10321403A1 (de) 2003-12-04
KR20040014169A (ko) 2004-02-14
US20040022959A1 (en) 2004-02-05
JP2003332477A (ja) 2003-11-21

Similar Documents

Publication Publication Date Title
US6701605B2 (en) Conductive electrical element and antenna with ink additive technology
US6889902B2 (en) Descriptor for identifying a defective die site and methods of formation
US5776799A (en) Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same
US6432796B1 (en) Method and apparatus for marking microelectronic dies and microelectronic devices
JP2013004937A (ja) 高密度実装用基板、高密度実装用基板の判定方法と高密度実装用基板の実装方法
US6744144B2 (en) Method and apparatus for marking microelectronic dies and microelectronic devices
KR100567484B1 (ko) 불량부 표시 방법
CN114127918A (zh) 陶瓷基板及其制造方法、复合基板及其制造方法以及电路基板及其制造方法
IL124591A (en) A method of marking a diamond
CN102036480A (zh) 电路修补贴片结构及其制作方法、电路板及修补方法
CN101330065B (zh) 凸点制作方法
JP2001127399A (ja) 多数個取り配線基板
US20060134851A1 (en) Method of forming a semiconductor laser chip having a marker
US20070281388A1 (en) Selective metal surface treatment process and apparatus for circuit board and resist used in the process
CN103025068A (zh) 制造印刷电路板的方法和使用该方法制造的印刷电路板
US20040141299A1 (en) Burrless castellation via process and product for plastic chip carrier
CN103390610B (zh) 电子零件模组及其制造方法
CN1101597C (zh) 片上引线式半导体芯片封装及其制作方法
JP2006269490A (ja) ウェーハ識別方法および半導体装置の製造方法
CN1217629A (zh) 双面导电金属箔型电路板的制造方法及其产品
JPH10242620A (ja) セラミックス配線基板の製造方法
JP3878755B2 (ja) セラミック基板
CN116779731A (zh) 一种MiniLED制作工艺
CN115668494A (zh) 用于制造具有彩色触片的电子芯片卡模块电路的方法和由该方法生产的电路
KR20030091359A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee