CN115668494A - 用于制造具有彩色触片的电子芯片卡模块电路的方法和由该方法生产的电路 - Google Patents

用于制造具有彩色触片的电子芯片卡模块电路的方法和由该方法生产的电路 Download PDF

Info

Publication number
CN115668494A
CN115668494A CN202180036848.8A CN202180036848A CN115668494A CN 115668494 A CN115668494 A CN 115668494A CN 202180036848 A CN202180036848 A CN 202180036848A CN 115668494 A CN115668494 A CN 115668494A
Authority
CN
China
Prior art keywords
surface layer
layer
conductive material
sheet
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180036848.8A
Other languages
English (en)
Inventor
西蒙·瓦萨尔
卡特利纳·拉姆萨米
弗朗索斯·格雷米翁
尼古拉斯·米查德特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Linxens Holding SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Holding SAS filed Critical Linxens Holding SAS
Publication of CN115668494A publication Critical patent/CN115668494A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07737Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts
    • G06K19/07739Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts comprising a first part capable of functioning as a record carrier on its own and a second part being only functional as a form factor changing part, e.g. SIM cards type ID 0001, removably attached to a regular smart card form factor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • G06K19/07747Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Credit Cards Or The Like (AREA)
  • Physical Vapour Deposition (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种电路,例如印刷电路类型的电路,用于生产旨在集成于芯片卡中的模块。该模块具有电接触片‑或连接器(3)‑区域,用于芯片与读/写系统的连接和通信。为了使它们具有与通常使用的镀金或镀银不同的颜色,这些电接触区域(3)至少部分地覆盖有表面层(14),该表面层(14)包括XpOqNrCs类型的化合物,其中X可以是Hf、Ta、Zr、Nb、Mo、Cr、V、Ti或Sc,其中p、q>0,并且r≥0和/或s≥0。本发明还涉及一种制造这种电路的方法。

Description

用于制造具有彩色触片的电子芯片卡模块电路的方法和由该 方法生产的电路
技术领域
本发明涉及具有连接器的触片或导电迹线的电路领域。
现有技术
在本文中,根据本发明的电路的应用示例取自芯片卡领域,但是该示例很容易转移到其他电路应用。值得注意的是,本发明在消费者使用的成品上可见导电迹线的所有情况下都特别有利。例如,用于SD
存储卡或USB记忆棒的连接器的彩色触片还可以提供附加的美学价值。
芯片卡具有电子模块,该电子模块具有电接触片-或连接器-区域,用于至少一个电子芯片与附接于该模块的读/写系统的连接和通信。
具体而言,芯片卡通常由构成卡的主要部分的、相对刚性的支承件构成,例如刚性支承件由塑料材料制成,在刚性支承件中结合了单独制造的电子模块。该电子模块具有通常柔性的印刷电路,该印刷电路设置有电子芯片(集成电路)和连接或连接器装置/所构成的装置,例如,由在支承件的表面上与所述电子模块齐平的导电金属迹线形成的触片构成。
芯片卡有多种用途:信用卡、手机SIM卡、旅行卡、身份证等。
除了在触片和读/写设备的连接器之间需要具有良好的导电性之外,芯片卡制造商现在希望将触片的颜色与卡的颜色相匹配。为此,触片通常覆盖一层金,以获得镀金饰面,或覆盖一层银或钯,以获得镀银饰面。
为了获得更多颜色,可以使用在文献US6259035B1中描述的方法。这种方法依赖于使用基于金、钯或银的解决方案,以获得更广泛的颜色。然而,这种类型的方法不能获得某些颜色,特别是黑色或接近黑色的颜色。
本发明的一个目的是提供具有彩色的触片或导电迹线的电路,特别是在例如触片或导电迹线的表面的至少一部分上具有黑色或接近黑色,同时仍然特别保持适合于建立电连接的电性能和机械性能。
发明概要
为此,提出一种用于制造电路的方法,特别是用于制造芯片卡模块的方法,该方法包括以下步骤:
提供一种介电基板,导电材料片置于该介电基板上,
在导电材料片上沉积至少一层导电材料,该导电材料层形成覆盖至少一个导电迹线的表面的至少一个区域的表面层,该导电迹线形成在导电材料片中。
在该方法的过程中,表面层的形成包含源自至少一种金属靶进行物理气相沉积的步骤,在所述组合物中涉及下列的至少一种金属:铬,铪、钽、锆、铌、钼、钒、钛和钪;以及包括以下元素中的至少一种气体:氩、氮和氧。可选地,该气体包括氩气、氮气和氧气。
具体而言,凭借着这种类型的物理气相沉积,发明人已经能够获得不仅具有接近黑色甚至非常深的黑色的颜色,而且还具有导电性和坚固性的表面层,从而满足芯片卡领域中特别需要的规范,并且更具体地使用于银行应用的芯片卡领域中。通过这种类型的物理气相沉积,还可以获得用于表面层的其他颜色。
该方法包含以下可选特征中的一个或多个其他特征,它们彼此被独立地考虑或与一个或多个其他特征组合考虑:
表面层由XpOqNrCs类型的化合物组成,其中X包含在由Hf、Ta、Zr、Nb、Mo、Cr、V、Ti和Sc构成的元素中,其中p和q严格地是正数,r和s中的至少有一个是大于或等于零的数;
表面层沉积在键合层上,所述键合层本身是基于包含氩气的工作气体的气氛中的物理气相沉积形成的,其中使用至少一种金属靶,其所述组合物中,涉及下列金属中的至少一种:铬、铪、钽、锆、铌、钼、钒、钛和钪;
其包括激光蚀刻位于至少两个导电迹线之间的表面层和键合层的步骤,以断开这些导电迹线;
键合层和表面层沉积在导电网格上(也就是说,在引线框架技术的范围内使用的导电网格),其在将该网格转移到介电基板之前的步骤过程中在导电材料片中形成;
表面层选择性地被沉积在至少一个导电迹线的表面的至少一个区域上,在该步骤期间,借助激光将预先沉积在支承件上的表面层转移到导电材料片;以及
该方法包括在形成表面层之前制造掩模的步骤,以仅在导电材料片的某些区域上选择性地沉积表面层。
根据另一方面,提出一种特别用于生产芯片卡模块的电路。例如,该电路是通过上述方法制造的。
该电路包括:
介电基板,及放置在介电基板上的导电材料片,
至少一层直接或间接置于在导电材料片上导电材料层,该导电材料层形成覆盖至少一个导电迹线的表面的至少一个区域的表面层,该导电迹线形成在导电材料片中。
在该电路中,表面层包括XpOqNrCs类型的化合物,其中X包含在由Hf、Ta、Zr、Nb、Mo、Cr、V、Ti和Sc构成的元素中,并且其中p和q严格地是正数,r和s中的至少一个是大于或等于0的数。
该层的这种化学计量使得可以获得有颜色的和导电的敷层。该层的粗糙度也有助于赋予其或多或少的强烈外观(尤其是黑色)和或多或少的哑光外观。
此外,该电路可以具有以下可选特征中的一个或多个其他特征,这些可选特征被彼此独立地考虑或与一个或多个其他特征组合考虑:
表面层包括按重量计重的30%至65%的下列金属中的至少一种:铬、铪、钽、锆、铌、钼、钒、钛和钪,按重量计重的0%至40%的氮,按重量计重的15%到55%的氧和按重量计重0%到6%的碳;
它包括位于表面层下方的键合层,该键合层包括下列金属中的至少一种:铬、铪、钽、锆、铌、钼、钒、钛和钪;以及
它包括具有厚度在10和1000纳米之间的键合层;例如,如果键合层主要包含钛,则键合层的厚度接近700纳米;然而,键合层可以任选地具有更小的厚度,例如在10和200纳米之间或甚至在10和100纳米之间;并且表面层具有在100和2000纳米之间的厚度,例如该厚度在300到400纳米之间。
附图说明
以上提及的本发明的其他特征、目的和优点将在阅读以下详细描述并参考附图时变得明显易懂,附图以非限制性示例的方式给出,并且其中:
图1以透视图示意性地示出根据本发明的模块的示例的芯片卡;
图2示意性地且部分剖面示出图1所示的芯片卡模块的连接器的示例部分;
图3示意性地示出用于图1所示的芯片卡模块连接器的电路的一部分的俯视图。
图4示意性地示出根据本发明的方法的实施例的多个示例的各种步骤。
详细说明
如图1所示,根据本发明的电路应用的一个示例,芯片卡1具有带有连接器3的模块2,模块2通常以单独元件的形式制造,该单独元件被插入到芯片卡1的主体形成的空腔中。该元件通常具有由PET、环氧树脂玻璃或聚酰亚胺等制成的柔性的介电基板4(见图2),在该元件上制造随后连接电子芯片(未示出)的连接器3.
图3示出具有两个连接器3的电路5的一部分的示例。每个连接器3包括由导电迹线6形成的接触区域8。在所示示例中,在一个面上(单面电路)上由导电迹线6制成八个电触片7。可选地,如果连接器对应于双面电路,则可以在另一面上产生其他迹线和/或触片。
更具体地,如图2中的部分所示,连接器3(即基本上是没有电子芯片的模块)具有由介电基板4、粘合剂层9、导电材料片10、第一中间层11、可选的第二中间层12、可选的键合层13,最后是表面层14形成的多层结构。
介电基板4是由厚度为例如110微米的环氧树脂玻璃条形成。导电材料片10是由厚度为例如35微米的铜或铜合金片形成。第一中间层11是由例如电沉积镍层形成,其厚度为1000至7000纳米。第二中间层12是由例如电沉积钯或金层形成,厚度为1至300纳米。更普遍地,第一和第二中间层11、12通过电沉积制成,例如,可以包括包含在列表中的金属如钯、铜、铝、铁、金和镍中的至少一种金属。
键合层13基本上由金属层构成,该金属层包括以下金属中的至少一种:铬、铪、钽、锆、铌、钼、钒、钛和钪。该层是气相沉积形成的。表面层14主要由XpOqNrCs型化合物构成,X包含在由Hf、Ta、Zr、Nb、Mo、Cr、V、Ti和Sc构成的元素中,其中p和q严格地是正数,并且r和s中的至少有一个是大于或等于零的数。该表面层也是由按重量计重的30%到65%重量的下列金属之一:铬、铪、钽、锆、铌、钼、钒、钛和钪,重量计重的0%到40%重量的氮,15%至55%重量的氧和0%至6%重量的碳气相沉积制成。键合层13具有例如10至1000纳米之间的厚度,以及表面层14的厚度具有例如100至1000纳米之间的厚度。
图4示意性地示出,根据本发明的用于制造连接器3的方法的实施例的多个示例的各步骤。这些步骤包括:
提供导电材料片10的步骤100;
步骤200包括:
提供一种基板4,基板是由例如环氧玻璃、PET或聚酰亚胺制成,
在基板4的一个面敷着一层粘合剂9,
在敷着有粘合剂层9的基板4上穿孔,以通过基板4和粘合剂层9制成连接阱15和可选的的空腔,该空腔随后用于容纳电子芯片,
将导电材料片10层压至覆着有粘合剂层9的基板4上,并至少部分覆盖连接阱15和空腔,并且任选地与粘合剂层9交联;
光刻步骤300用于在导电材料片10中形成导电迹线6和/或触片7;
通过例如电沉积,沉积第一中间层11和可选的第二中间层12的步骤400;
物理气相沉积可选键合层13和表面层14的步骤500;
步骤600,激光蚀刻位于触片7之间的区域16(见图3)上的键合层13和表面层14的步骤,以暴露这些区域16中的基板,以将导电迹线6和触片7彼此断开。对于该步骤,激光具有直径为例如12微米微米至35微米的光斑,功率为1瓦至15瓦,每次光束撞击之间的间距为0微米至60微米;
转移芯片(例如每个连接器3一个电子芯片)的一个或多个步骤700,单独将连接器3等与在先前步骤结束时获得的电路5分开,并执行模块2的生产和/或完成具有这种模块2的芯片卡1。
可替代地,根据该方法的另一实施例,其包括与步骤100至500相同或相似的步骤。然而,在步骤400和500之间,执行包括在电沉积层11和12上沉积光敏树脂膜的步骤800。此树脂暴露于经设计为穿过掩模的辐射,然后显影以暴露导电迹线6和触片7并且保护位于导电迹线6和触片7之间的区域。因此,在可选键合层13和表面层14的物理气相沉积的步骤500期间,这些层仅在旨在导电的区域(导电迹线6和触片7)中沉积。当然,在键合层13和表面层14的物理气相沉积的步骤500期间保护位于导电迹线6和触片7之间的区域16的树脂随后在步骤900期间被去除。例如,对于这个步骤,去除所用溶液可以是酸性或碱性的,温度在15摄氏度到50摄氏度之间,压力为1巴到5巴。
或者,根据该方法的又一实施例,在步骤300B中切割出在步骤100中提供的导电材料片10,以在导电片中形成导电迹线6和/或触片7。换言之,步骤300B使得制造引线框架成为可能。接下来,在步骤500过程中,通过在引线框架上的物理气相沉积产生可选的键合层13和表面层14。然后执行步骤200B,包括提供由例如环氧玻璃、PET或聚酰亚胺制成的基板4,用粘合剂层9敷着基板4的一个面,在敷着有粘合剂层9的基板4上穿孔,从而通过基板4和粘合剂层9制成连接阱15和可选的空腔,空腔随后用于容纳电子芯片,将引线框层压到涂有粘合剂层9的基板4上,并至少部分覆盖连接阱15和空腔,并且可选地与粘合剂层9交联。由此获得的结构然后可以经历上述的一个或多个步骤700。在这种情况下,步骤600不是必需的,因与上述第一实施例一样,可选键合层13和表面层14仅沉积在引线框架上而不是基板4上,引线框最初可以通过冲头/冲模穿孔工具切割,以便导电迹线6和触片7彼此适当地隔离。
根据该方法的又一实施例,执行上述步骤100至400。并行地,执行步骤500C1。步骤500C1为例如一方面在由PET制成的支承件上的物理气沉积键合层13,另一方面在由PET制成的支承件上的物理气沉积表面层14。接下来,进行选择性激光转移步骤500C2,将在PET载体上的可选的键合层13,然后是在PET载体上的表面层14,转移到旨在被导电层14覆盖的区域,也就是说转移到导电迹线6和触片7。对于该步骤500C2,激光具有直径为12微米至35微米的光斑,功率为1瓦至15瓦,两次光束撞击之间的间距为0微米至60微米。随后可以执行如上所述的一个或多个步骤700,以生产制造模块2和/或完成具有这种模块2的芯片卡1。
表面层14的物理气相沉积借助于使用例如直流电、脉冲直流电或射频电流的磁控溅射装置进行,功率为100瓦至700000瓦,电流密度为每平方米10安培至200安培。沉积在具有1至10·10-3毫巴之间残余压力的真空中进行。
可替代地,也可以借助热蒸发或阴极电弧物理气相沉积(CAPVD)技术执行表面层14的这种物理气相沉积。
表面层14的物理气相沉积使用氩作为工作气体,以100至600标准立方厘米每分钟(SCCM)的流速进行,每分钟10至150标准立方厘米的氮气、每分钟1至100标准立方厘米的氧气和每分钟1至20标准立方厘米的乙炔(如果碳沉积模式使用气体,这涉及旨在获得例如黑色或接近黑色的表面层14的沉积-对于其他颜色,乙炔并不总是必要的)。
表面层14的物理气相沉积,无论是直接在导电迹线6和触片7上进行,或是在转移到导电迹线6和触片7之前在支承件上进行,还可以借助于反应性物理气相沉积法,使用氩气流作为工作气体执行,所述工作气体流速为每分钟40至70标准立方厘米。为了获得具有黑色或接近黑色的表面层14,或者借助于以流速为每分钟100至600标准立方厘米的氩气流下溅射的石墨靶进行碳的添加,或使用流速为每分钟1至20标准立方厘米的乙炔气体等离子体。此外,在该溅射过程中,等离子体由氮和氧组成的气体混合物形成。
导电迹线6或触片7及其表面层14,由于所有这些实施例有利地具有小于500毫欧的接触电阻并且对盐雾腐蚀测试具有高度耐受性,例如用于银行应用的芯片卡所需的盐雾腐蚀测试。
根据该上述方法的可选实施例,通过使用光敏树脂掩模,可以在黄色背景(金底层)或灰色背景(钯、银或镍底层)上产生彩色图案,例如徽标(借助于表面层,以及可选的粘合层),可以出于图形个性化或防止复制的保护的目的生成此类图案。
示例:
示例1:黑色沉积
通过反应性物理气相沉积(参见上文)实施XpOqNrCs的表面层14的沉积。该沉积借助于具有功率为例如4千瓦的溅射装置执行。该沉积在约700纳米的钛结合层13上进行(其本身位于覆盖有镍和金的铜基板上)。该表面层14约为300纳米至400纳米。该表面层14的沉积以氩气为工作气体,并且在二氮(dinitrogen)、二氧(dioxygen)及碳存在的环境中进行。该沉积在具有接近10-2毫巴残余压力的真空中进行。
通过能量色散光谱法(EDX)进行的测量,其不能将表面层的组成与键合层13的成分区分开,给出以下各自的重量浓度:钛:61.8%;氧:17.5%;氮:16.7%,碳:4.0%。
根据标准ISO9227,在24小时盐雾测试之前和之后,获得的接触电阻小于500毫欧姆。
由该实施例得到的表面层14具有在由IEC(国际照明委员会)组织引入的CIELAB色彩空间中具有小于40的索引L*的比色。同样,该颜色空间中的索引a*和b*在绝对值方面接近于零且小于5。
示例2:绿色或蓝色的沉积
通过PVD(物理气相沉积)进行XpOqNrCs的表面层14的沉积。该沉积例如借助于功率为20千瓦的溅射装置(磁控管型)进行。这种沉积是在没有钛的键合子层13的情况下进行的。因此,表面层14直接位于覆盖有镍然后覆盖有金的铜衬底上。该表面层14构成约50纳米至100纳米。该表面层14的沉积使用氩气作为工作气体并在二氮和二氧存在的环境下进行。该沉积在具有接近4.10-3毫巴(mbar)的残余压力的真空中进行。
通过能量色散光谱法进行的测量给出以下各自的重量浓度:
a)绿色:钛:62%;氧:38%;氮:以微量形式存在。
b)蓝色:钛:51%;氧:49%;氮:以微量形式存在。
在所有这些情况下,获得的接触电阻都小于500毫欧。

Claims (13)

1.具有电触片的电路,特别是用于生产芯片卡模块,包括:
介电基板(4),其具有设置在介电基板(4)上的导电材料片材(10),
至少一层导电材料(14),其直接或间接设置于所述导电材料片(10)上,所述层导电材料(14)形成覆盖至少一个导电迹线(6)的表面的至少一个区域的表面层,所述导电迹线(6)形成在导电材料片(10)中并且被设置为形成电触片,
其特征在于,所述表面层(14)包括XpOqNrCs型化合物,其中X包含在Hf、Ta、Zr、Nb、Mo、Cr、V、Ti和Sc构成的元素中,其中p和q严格地是正数,r和s中的至少有一个是大于或等于零的数。
2.根据权利要求1所述的电路,其中所述表面层(14)包括按重量计30%至65%的包括在由Hf、Ta、Zr、Nb、Mo、Cr、V、Ti或Sc构成的列表中的金属中的至少一种,0%到40%重量的氮,15%到55%重量的氧和0%到6%重量的碳。
3.根据权利要求1或2所述的电路,包括位于所述表面层(14)下方的键合层(13),所述键合层(13)包括下列金属中的至少一种:铬、铪、钽、锆、铌、钼、钒、钛和钪。
4.根据权利要求3所述的电路,包括键合层(13)及表面层(14),所述键合层(13)的厚度在10至1000纳米之间;所述表面层(14)的厚度在100至2000纳米之间。
5.根据权利要求1至4之一所述的电路,其中X=Ti。
6.芯片卡,包括卡主体和模块(2),模块(2)插入在卡主体中形成的空腔中,所述模块(2)包括连接器(3),所述连接器(3)包括根据前述权利要求之一的电路。
7.用于制造根据权利要求1至5之一所述的电路而特别设计的制造方法,该方法包括以下步骤:
提供介电基板(4),导电材料片(10)设置于介电基板(4)上,
在导电材料片材(10)上沉积至少一层导电材料(14),所述导电材料层(14)形成覆盖至少一个导电迹线(6)的表面的至少一个区域的表面层(14),该导电迹线(6)形成于导电材料片(10)中并且被设置为形成电触片;
其特征在于,所述表面层(14)的形成包括源自至少一种金属靶进行物理气相沉积的步骤,在该金属靶的组成中涉及下列元素中的至少一种金属:铬、铪、钽、锆、铌、钼、钒、钛和钪,并且在包括以下元素中的至少一种的气体的气氛中:氩、氮和氧。
8.根据权利要求7所述的方法,其中,所述表面层(14)包括XpOqNrCs类型的化合物,其中X包含在由Hf、Ta、Zr、Nb、Mo、Cr、V、Ti和Sc构成的元素中,并且在其中p和q严格地是正数,r和s中至少有一个是大于或等于零的数。
9.根据权利要求7或8所述的方法,其中,所述表面层(14)沉积在键合层(13)上,所述键合层(13)本身由包含氩气的工作气体的气氛中的物理气相沉积形成,其中使用至少一个金属靶,其组成中至少包含下列金属中的一种:铬、铪、钽、锆、铌、钼、钒、钛和钪。
10.根据权利要求9所述的方法,包括激光蚀刻位于至少两个所述导电迹线(6)之间的所述表面层(14)和所述键合层(13)的步骤,以断开这些导所述电迹线(6)。
11.根据权利要求9所述的方法,在将该引线框转移到所述介电基板(4)之前的步骤过程中,所述键合层(13)和所述表面层(14)沉积在形成于所述导电材料片(10)中的引线框架上。
12.根据权利要求7至9中任一项所述的方法,在至少一个所述导电迹线(6)的表面的至少一个区域中选择性地沉积所述表面层(14),在该步骤过程中,借助于激光将预先沉积在支承件上的所述表面层(14)转移到所述导电材料片(10)。
13.根据权利要求7至12中任一项所述的方法,包括在形成所述表面层(14)之前制造掩模的步骤(800),以仅在所述导电材料片(10)的某些区域选择性地沉积所述表面层(14)。
CN202180036848.8A 2020-05-21 2021-05-20 用于制造具有彩色触片的电子芯片卡模块电路的方法和由该方法生产的电路 Pending CN115668494A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FRFR2005396 2020-05-21
FR2005396A FR3110768A1 (fr) 2020-05-21 2020-05-21 Procédé de fabrication d’un circuit électrique pour module électronique de carte à puce avec des contacts ayant une couleur noire ou proche du noir et circuit électrique réalisé par ce procédé
PCT/EP2021/063535 WO2021234118A1 (fr) 2020-05-21 2021-05-20 Circuit electrique pour module electronique de carte a puce avec des contacts de couleur et son procede de realisation

Publications (1)

Publication Number Publication Date
CN115668494A true CN115668494A (zh) 2023-01-31

Family

ID=72801561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180036848.8A Pending CN115668494A (zh) 2020-05-21 2021-05-20 用于制造具有彩色触片的电子芯片卡模块电路的方法和由该方法生产的电路

Country Status (8)

Country Link
US (1) US20230281421A1 (zh)
EP (1) EP4154309B1 (zh)
JP (1) JP2023527301A (zh)
KR (1) KR20230014741A (zh)
CN (1) CN115668494A (zh)
BR (1) BR112022023344A2 (zh)
FR (1) FR3110768A1 (zh)
WO (1) WO2021234118A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2408855T3 (es) 1995-06-27 2013-06-21 Morpho Cards Gmbh Tarjeta inteligente
FR2997550B1 (fr) * 2012-10-26 2016-01-22 Linxens Holding Circuit electrique, module electronique pour carte a puce realise sur ce circuit electrique et procede pour la realisation d’un tel circuit electrique.
FR3074193B1 (fr) * 2017-11-28 2020-07-10 Linxens Holding Circuit electrique, module electronique pour carte a puce realise sur ce circuit electrique et procede pour la realisation d’un tel circuit electrique.

Also Published As

Publication number Publication date
EP4154309A1 (fr) 2023-03-29
US20230281421A1 (en) 2023-09-07
KR20230014741A (ko) 2023-01-30
BR112022023344A2 (pt) 2022-12-20
EP4154309B1 (fr) 2024-07-03
WO2021234118A1 (fr) 2021-11-25
FR3110768A1 (fr) 2021-11-26
JP2023527301A (ja) 2023-06-28

Similar Documents

Publication Publication Date Title
US5071518A (en) Method of making an electrical multilayer interconnect
TWI253714B (en) Method for fabricating a multi-layer circuit board with fine pitch
US6004619A (en) Process for manufacturing printed circuit boards
CA2028043C (en) Chip form of surface mounted electrical resistance and its manufacturing method
CN103000372A (zh) 电子元件
CN105979710B (zh) 复合金属箔及其制造方法以及印刷布线板
EP1097479A1 (fr) Micromodule electronique integre et procede de fabrication d'un tel micromodule
CN107535080B (zh) 电子电路模块
CA2460840C (en) Thin electronic label and method for making same
CN102098883A (zh) 用于制造基板的载体以及使用该载体制造基板的方法
CN101467501B (zh) 印制电路板及该印制电路板的制造方法
CN110382224A (zh) 附有载体箔的超薄铜箔
US6841191B2 (en) Varistor and fabricating method of zinc phosphate insulation for the same
CN110301040A (zh) 附有载体箔的超薄铜箔
CN115668494A (zh) 用于制造具有彩色触片的电子芯片卡模块电路的方法和由该方法生产的电路
CN111465721B (zh) 电路、该电路上实施的芯片卡的电子模块以及这种电路的实施方法
JP2021066921A (ja) 配線基板の製造方法
US20230196053A1 (en) Method for Electrochemical Metallization of a Double-Sided Electrical Circuit for a Smart Card and Electrical Circuit Produced Using Said Method
KR102537766B1 (ko) 스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드
CN110402193A (zh) 附有载体箔的超薄铜箔
EP3892759B1 (en) Tape for electrical circuits with rose-gold contact pads and method for manufacturing such a tape
CN115349034A (zh) 电路上的灰色层或黑色层的电沉积方法,以及用于包括该层的芯片卡的电子模块的电路
CN108495749B (zh) 导电性基板
TW201719362A (zh) 導電性基板
US20060024901A1 (en) Method for fabricating a high-frequency and high-power semiconductor module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination